【課題】同一の層間膜上に画素電極と、ゲート配線を形成した半導体装置において、マス
ク枚数を追加することなく、液晶の焼きつきや特性劣化を低減する。
【解決手段】ゲート配線上に絶縁膜を設けることで、ゲート配線が非選択の期間に液晶に
かかるゲート電圧の絶対値を減少させることができる。絶縁膜は遮光性樹脂膜、柱状スペ
ーサーで形成すると、マスク枚数の増加を抑えることができる。また、絶縁膜上に画素電
極を形成し、ゲート配線と画素電極が重なり合うようにすることで、画素電極の電界遮蔽
効果によって、液晶にかかるゲート電圧を減少させることができる。 （もっと読む）

【課題】薄膜の応力を用いて、トランジスタのしきい値電圧を変化させる。
【解決手段】第１のチャネル形成領域を有する第１の半導体層と、第２のチャネル形成領域を有する第２の半導体層に対して、それらの上に形成された薄膜の応力を用いて、トランジスタのしきい値電圧を異ならせることができる。これらを電気的に接続することで、Ｅ／Ｄ ＭＯＳ回路を提供できる。 （もっと読む）

【課題】動作性能および信頼性の高いＥＬ表示装置を提供する。
【解決手段】第１のチャネル形成領域と、第１のソース領域及び第１のドレイン領域と、ゲート絶縁膜と、第１のゲート電極とを備えた第１のＴＦＴと、第２のチャネル形成領域と、第２のソース領域及び第２のドレイン領域と、ゲート絶縁膜と、第２のゲート電極とを備えた第２のＴＦＴと、第１のＴＦＴ及び第２のＴＦＴ上に設けられた第１の絶縁膜と、第１のソース領域及び第１のドレイン領域の一方と接続されたソース配線と、第１のソース領域及び第１のドレイン領域の他方と接続し、且つ第２のゲート電極に接続された第１のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の一方に接続された第２のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の他方に接続された電流供給線と、を有する。 （もっと読む）

【課題】動作性能および信頼性の高いＥＬ表示装置を提供する。
【解決手段】第１のチャネル形成領域と、第１のソース領域及び第１のドレイン領域と、ゲート絶縁膜と、第１のゲート電極とを備えた第１のＴＦＴと、第２のチャネル形成領域と、第２のソース領域及び第２のドレイン領域と、ゲート絶縁膜と、第２のゲート電極とを備えた第２のＴＦＴと、第１のＴＦＴ及び第２のＴＦＴ上に設けられた第１の絶縁膜と、第１のソース領域及び第１のドレイン領域の一方と接続されたソース配線と、第１のソース領域及び第１のドレイン領域の他方と接続し、且つ第２のゲート電極に接続された第１のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の一方に接続された第２のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の他方に接続された電流供給線と、を有する。 （もっと読む）

【課題】大面積基板など、熱収縮による影響の大きい基板に形成された半導体素子であっても、その影響を受けずに動作するような半導体素子の提供すること。また、そのような半導体素子を搭載し、薄膜半導体回路及び薄膜半導体装置を提供すること。さらに、多少のマスクずれが生じたとしても、その影響を受けずに動作するような半導体素子を提供する。
【解決手段】ドレイン領域１１４、１１７側の半導体層の低濃度不純物領域と重なるように形成した複数のゲート電極１０２を有し、それぞれのゲート電極１０２が形成するチャネル領域１２２、１２３に流れる電流の向きが一方向と一方向と反対の方向となるようにそれぞれのゲート電極１０２に対応するソース領域１１５、１１６とドレイン領域１１４、１１７を形成し、一方向に電流が流れるチャネル領域１２２と一方向と反対の方向に電流が流れるチャネル領域１２３の数が等しい薄膜トランジスタ。 （もっと読む）

【課題】本発明は、アクティブマトリクス型表示装置の製造コストを低減するこ
とを課題とし、安価な表示装置を提供することを課題とする。また、本発明の表
示装置を表示部に用いた安価な電子装置を提供することを目的とする。
【解決手段】 アクティブマトリクス型表示装置の製造コストを低減するために
画素部に用いるＴＦＴを全て一導電型ＴＦＴ（ここではｐチャネル型ＴＦＴもし
くはｎチャネル型ＴＦＴのいずれか一方を指す）とし、さらに駆動回路もすべて
画素部と同じ導電型のＴＦＴで形成することを特徴とする。これにより製造工程
を大幅に削減し製造コストを低減することが可能となる。 （もっと読む）

【課題】電気光学装置において、新規の構成を有する画素回路を用いることにより、従来の構成の画素よりも高い開口率を実現することを目的とする。
【解決手段】ｉ行目を除くゲート信号線の電位は、ｉ行目のゲート信号線１０６が選択されている以外の期間においては定電位となっていることを利用し、ｉ−１行目のゲート信号線１１１をｉ行目のゲート信号線１０６によって制御されるＥＬ素子１０３への電流供給線として兼用することで配線数を減らし、高開口率を実現する。 （もっと読む）

【課題】従来では、ＬＤＤ構造を備えたＴＦＴやＧＯＬＤ構造を備えたＴＦＴを形成しようとすると、その製造工程が複雑なものとなり工程数が増加してしまう問題があった。
【解決手段】第２のドーピング工程によって低濃度不純物領域２４、２５を形成した後、第４のエッチング工程を行うことによって、第３の電極１８ｃに重なる低濃度不純物領域の幅と、第３の電極に重ならない低濃度不純物領域の幅とを自由に調節できる。こうして、第３の電極１８ｃと重なっている領域は、電界集中の緩和が達成されてホットキャリアによる防止ができるとともに、第３の電極１８ｃと重なっていない領域は、オフ電流値を抑えることができる。 （もっと読む）

【課題】光学調整に困難を伴うことなく、３以上のレーザビームを照射面にて合成し、高出力で生産性を向上させることができるレーザを照射する技術の提供。
【解決手段】その技術は、波長の互いに異なるレーザ発振器とダイクロイックミラー、又はそれに加えて偏光子を用いてレーザビームを合成し、高出力で生産性を向上させレーザを照射するものであり、例えばレーザ発振器から射出されたレーザ光１をダイクロイックミラー１を通過させ、レーザ光１とは波長の異なるレーザ発振器から射出されたレーザ光２をダイクロイックミラー１で反射させてレーザ光を合成し、合成されたレーザ光を照射レーザ光とし、照射レーザ光を照射面上に投影するものである。 （もっと読む）

【課題】画素部の周辺領域にＴＦＴを用いて駆動回路を基板上に同時形成するポリシリコンＴＦＴによって回路を構成する際、ＴＦＴのしきい値によって出力振幅が減衰しない、表示装置の駆動回路を提供する。
【解決手段】信号出力端子に電気的に接続されるＴＦＴのゲート電極に、容量手段に保持されている電圧を加えた電位が与えられることにより、当該ＴＦＴにおける振幅減衰が生ずることなく、信号出力端子からは正常な振幅の出力を得ることができる。 （もっと読む）

【課題】さらなる低温プロセス（３５０℃以下、好ましくは３００℃以下）を実現し、安価な半導体装置を提供する。
【解決手段】本発明は、結晶構造を有する半導体層１０３を形成した後、イオンドーピング法を用いて結晶質を有する半導体層１０３の一部にｐ型不純物元素及び水素元素を同時に添加して不純物領域１０７（非晶質構造を有する領域）を形成した後、１００〜３００℃の加熱処理を行うことにより、低抵抗、且つ非晶質な不純物領域１０８を形成し、非晶質な領域のままでＴＦＴのソース領域またはドレイン領域とする。 （もっと読む）

【課題】さらなる低温プロセス（３５０℃以下、好ましくは３００℃以下）を実現し、安価な半導体装置を提供する。
【解決手段】本発明は、結晶構造を有する半導体層１０３を形成した後、イオンドーピング法を用いて結晶質を有する半導体層１０３の一部にｎ型不純物元素及び水素元素を同時に添加して不純物領域１０７（非晶質構造を有する領域）を形成した後、１００〜３００℃の加熱処理を行うことにより、低抵抗、且つ非晶質な不純物領域１０８を形成し、非晶質な領域のままでＴＦＴのソース領域またはドレイン領域とする。 （もっと読む）

【課題】 半導体装置に於けるＬＤＤ構造とＧＯＬＤ構造の形成は、従来、ゲート電極をマスクにセルフアラインで形成しているが、ゲート電極が２層構造となる場合が多く、成膜工程とエッチング工程が複雑になる。またドライエッチング等のプロセスのみでＬＤＤ構造及びＧＯＬＤ構造の形成を行っている為、トランジスタ構造が全て同一構造となり、回路毎にＬＤＤ構造とＧＯＬＤ構造及びシングルドレイン構造を別々に形成することが困難である。
【解決手段】 回折格子パターン或いは半透膜から成る光強度低減機能を有する補助パターンを設置したフォトマスク或いはレチクルをゲート電極形成用フォトリソグラフィ工程に適用することにより、ドライエッチング及びイオン注入工程を通し、回路毎にＧＯＬＤ構造及びＬＤＤ構造及びシングルドレイン構造のトランジスタを簡単に形成することができることを特徴としている。 （もっと読む）

【課題】薄膜トランジスタにおいて生じるリーク電流を抑えつつ、表示装置の生産性を向上させることを目的とする。
【解決手段】基板３０１と、基板３０１に形成されている複数の薄膜トランジスタＴＦＴと、を有する表示装置であって、薄膜トランジスタＴＦＴは、ゲート電極３０３と、ゲート電極３０３の上側に配置される微結晶半導体層３０５と、微結晶半導体層３０５上に配置される非晶質半導体層３０６と、を有し、非晶質半導体層３０６の水素濃度が、１２ａｔｏｍ％以下である、ことを特徴とする表示装置。 （もっと読む）

【課題】本発明は、ＳＯＩにおいて適したゲッタリング方法を適用して得られる半導体装置を提供する。
【解決手段】埋め込み酸化膜と、埋め込み酸化膜上に表面シリコン層を有するＳＯＩ構造を有する半導体装置において、埋め込み酸化膜上に、表面シリコン層を活性層として有するトランジスタと、素子分離絶縁膜を有し、素子分離絶縁膜上に容量が形成されており、素子分離絶縁膜に希ガス元素又は金属元素が含まれていることを特徴とする半導体装置とする。 （もっと読む）

【課題】作製工程を増やすことなく、凹凸形状の画素電極を作製することを目的とする。
【解決手段】凸部は、フォトマスクを用いて作製すると再現性の高いものが得られるため、画素ＴＦＴ１２０３の作製工程にしたがって作製すればよい。画素ＴＦＴ１２０３の作製と同様に積層される半導体層、ゲート絶縁膜および導電膜を積層して凸部を形成する。こうして形成された凸部および同一工程で形成された画素ＴＦＴ、駆動回路に含まれるＴＦＴを覆うように層間絶縁膜を形成する。凹凸を有する層間絶縁膜が形成されたら、その上に画素電極を形成する。画素電極の表面も絶縁膜の凹凸の影響を受け表面が凹凸化する。 （もっと読む）

【課題】小型化が可能な不揮発性メモリを備えた半導体装置を提供する。
【解決手段】基板９０１上に画素と不揮発性メモリとを備え、不揮発性メモリは、基板９０１上に形成される半導体活性層と、半導体活性層上に形成される絶縁膜９２３と、絶縁膜９２３上に形成されるフローティングゲイト電極９０７と、フローティングゲイト電極９０７を酸化して得られる酸化膜９０８，９１５，９２２と、酸化膜９０８，９１５，９２２に接して形成されるコントロールゲイト電極９２９と、を備え、画素と不揮発性メモリとは、基板９０１上に一体形成される。 （もっと読む）

【課題】軽量、薄型、小型であり、かつ読み込んだ画像に明るさのむらが生じないエリアセンサ及びエリアセンサを備えた表示装置を提供する。
【解決手段】エリアセンサが有する画素は、光源としてのＥＬ（エレクトロルミネッセンス）素子と、光電変換素子としてのフォトダイオードと複数のＴＦＴをそれぞれ有しており、ＥＬ素子とフォトダイオードの動作をＴＦＴで制御していることを特徴とするエリアセンサ及びエリアセンサを備えた表示装置。 （もっと読む）

【課題】デジタル階調と時間階調とを組み合わせた駆動方法において、アドレス期間よりも短いサステイン期間を有する場合にも正常に画像（映像）の表示が可能であり、ＥＬ駆動用トランジスタが、劣化によりノーマリーオンとなった場合にも、信号線の電位を変えて動作を補償することの出来る画素を提供することを課題とする。
【解決手段】消去用ＴＦＴ１０５のソース領域とドレイン領域とは、一方は電流供給線１０８に接続され、残る一方はゲート信号線１０６に接続されている。この構造により、ＥＬ駆動用ＴＦＴ１０２のしきい値のシフトにより、ノーマリーオンとなった場合にも、ゲート信号線１０６の電位を変えることで、ＥＬ駆動用ＴＦＴ１０２が確実に非導通状態となるように、ＥＬ駆動用ＴＦＴ１０２のゲート・ソース間電圧を変えることを可能とする。 （もっと読む）

【課題】信号書き込み時間が長くなることを防ぎながら、信号振幅値が大きく、かつ、入出力関係が線形で動作する範囲を大きくすることが出来る半導体装置およびその駆動方法を提供する。
【解決手段】増幅用トランジスタ１０１及びバイアス用トランジスタ１０２を有する半導体装置において、放電用トランジスタ１０８を設けて、プリ放電を行う。または、増幅用トランジスタ１０１及びバイアス用トランジスタ１０２を有する半導体装置において、バイアス用トランジスタ１０２に接続されたバイアス側電源線１０４の電位を、増幅用トランジスタに接続された増幅側電源線１０３の電位に近づけることにより、プリ放電を行う。 （もっと読む）