【課題】ＬＤＭＯＳトランジスタの耐圧を更に向上させること。
【解決手段】ＬＤＭＯＳトランジスタは、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極の両側の半導体基板中にそれぞれ形成されたソース拡散領域及びドレイン拡散領域と、フィールドドレイン部と、を備える。フィールドドレイン部は、ゲート電極とドレイン拡散領域との間に介在するように、ゲート電極の下方の半導体基板中に形成された絶縁体である。フィールドドレイン部は、半導体基板と接触する第１絶縁膜と、第１絶縁膜上に形成され第１絶縁膜よりも高い誘電率を有する第２絶縁膜と、を備える。 （もっと読む）

【課題】ＬＤＭＯＳトランジスタに係る半導体装置の高速動作を可能とする。
【解決手段】Ｐ型ウエル層３の表面に形成された複数の素子分離膜４の中央部に開口溝５を形成する。開口溝５の側壁から開口溝５の内側に向かってゲート絶縁膜６を介して延在するゲート電極７を形成する。ゲート電極７をマスクにしてセルフアラインでボロンの斜めイオン注入により開口溝５内のＰ型ウエル層３にＰ型ボディ層８を形成する。
ゲート電極７をマスクに砒素のイオン注入によりＰ型ボディ層８にＮ＋型ソース層９を、同時に２つの素子分離膜４間のＰ型ウエル層３にＮ＋型ドレイン層１０を形成する。素子分離膜４の下方のＰ型ウエル層３にＰ型ボディ層８の端部からＮ＋型ドレイン層１０に延在するＮ−型ドリフト層を形成する。この際、Ｐ型ボディ層８の端部から開口溝５の側壁下部までの領域ＡのＮ−型ドレイン層１１の幅をできるだけ小さくなるよう制御する。 （もっと読む）

【課題】オン抵抗を低減した半導体装置の製造方法及び半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置の製造方法は、半導体層の表面側に、第１のフィールド絶縁膜と前記第１のフィールド絶縁膜に対して離間し且つ前記第１のフィールド絶縁膜よりも浅い少なくとも１つの第２のフィールド絶縁膜とを同時に形成する工程を備えた。さらに、前記半導体層における前記第１のフィールド絶縁膜及び前記第２のフィールド絶縁膜が形成された領域に第１導電形のドリフト領域を形成する工程を備えた。さらに、前記半導体層における前記第１のフィールド絶縁膜側の表面に、前記ドリフト領域よりも第１導電形不純物濃度が高い第１導電形のドレイン領域を形成する工程を備えた。さらに、前記半導体層における前記第２のフィールド絶縁膜側の表面に、第１導電形のソース領域を形成する工程を備えた。 （もっと読む）

【課題】オン電圧の低減と、破壊耐量確保、高速スイッチングを同時に実現できる横型ＩＧＢＴを提供する。
【解決手段】ｎ型バリア層１５を形成することでエミッタ側のキャリア濃度を高くしてオン電圧の低減を図りつつ、ｎ型バリア層１５を隣り合うエミッタ間に形成しないようにすることで、ターンオフ時間の改善を図る。また、このような構造により、スイッチング時の破壊耐量の向上も図ることも可能となる。したがって、オン電圧の低減と、破壊耐量確保、高速スイッチングを同時に実現できる横型ＩＧＢＴとすることが可能となる。 （もっと読む）

【課題】 ICないしLSIの標準電源電圧用のトランジスタ構成部分ないしはプロセス技術を活用して高電圧動作電界効果トランジスタを該ICないしLSI中に作りこむ。
【解決手段】 電界効果トランジスタの動作電圧を大きくするために、ゲートを分割してドレインにより近い分割ゲートへドレイン電位により近い電位でかつドレイン電位に応じて変化する電位を供給する手段をとる。 （もっと読む）

【課題】プロセスばらつきの影響が小さい半導体装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、半導体基板と、前記半導体基板の上層部分に設けられた第１導電形領域と、前記第１導電形領域の上層部分に相互に離隔して配置された第２導電形のソース領域及びドレイン領域と、前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、を備える。そして、前記第１導電形領域のうち前記ゲート電極の直下域に相当するチャネル領域における実効的な不純物濃度は、前記ゲート絶縁膜との界面において最も高く、下方に向かうにつれて減少している。 （もっと読む）

【課題】電界効果トランジスタにおいて、フィールドプレート終端での高電界の集中を緩和し、もって高耐圧半導体装置として利用可能とする。
【解決手段】本電界効果トランジスタ３０は、ＧａＮ系エピタキシャル基板３２の電子走行層上に、ゲート電極３８を挟んで配置されたソース電極３４及びドレイン電極３６を備え、ゲート電極３８及びソース電極３４はドレイン電極３６を囲み、ソース電極３４の上部に、ゲート電極３８の上方を通過してドレイン電極３６側に庇状に突き出したフィールドプレート１７０が形成され、ＧａＮ系エピタキシャル基板３２の表面層とフィールドプレート１７０との間に、誘電体膜４６が形成され、誘電体膜４６は、フィールドプレート１７０の直下領域においてフィールドプレート終端面と面一状態となるように切れ込み、その下端からドレイン電極３６に接続するようにドレイン電極３６に向かって延びている。 （もっと読む）

【課題】高耐電圧により大電流化が可能で、オン抵抗が低く高速動作が可能で、高集積化と省エネルギーが可能で、素子間分離の容易な、電気熱変換素子駆動用の半導体装置を提供する。
【解決手段】電気熱変換素子とそれに通電するためのスイッチング素子とがｐ型半導体基体１に集積化されている。スイッチング素子は、半導体基体１の表面に設けられたｎ型ウェル領域２と、それに隣接して設けられチャネル領域を提供するｐ型ベース領域６と、その表面側に設けられたｎ型ソース領域７と、ｎ型ウェル領域２の表面側に設けられたｎ型ドレイン領域８，９と、チャネル領域上にゲート絶縁膜を介して設けられたゲート電極４とを有する絶縁ゲート型電界効果トランジスタである。ベース領域６は、ドレイン領域８，９を横方向に分離するように設けられた、ウェル領域２より不純物濃度の高い半導体からなる。 （もっと読む）

【課題】高耐圧でオン電圧を低くできる双方向素子および半導体装置を提供すること。
【解決手段】分割半導体領域にｐオフセット領域５とその表面に第１、第２ｎソース領域９、１０を形成することで、第１、第２ｎソース領域９、１０の平面距離を短縮してセルの高密度化を図り、トレンチに沿って耐圧を維持させることで高耐圧化を図り、ゲート電極７の電圧を第１、第２ｎソース電極１１、１２より高くすることで、トレンチ側壁にチャネルを形成して、双方向へ電流が流れる高耐圧で低オン電圧の双方向ＬＭＯＳＦＥＴとすることができる。 （もっと読む）

【課題】半導体装置の大きさを大きくすることなく、増幅率の向上と、高耐圧化を図ることを課題とする。
【解決手段】基板上にドレイン部，ゲート部およびソース部が形成され、ゲート部は、基板上に形成されたゲート絶縁膜と、その上に形成されたゲート電極とからなり、ドレイン部は、ゲート電極の一方の端部に隣接した位置に設け、基板内部の表面近傍に形成された低濃度ドレイン領域と、より表面近傍に形成された中間濃度ドレイン領域と、基板の上の高濃度ドレイン領域とからなり、ソース部は、ゲート電極の他方の端部に隣接した位置に設け、基板内部の表面近傍に形成された低濃度ソース領域と、より表面近傍に形成された中間濃度ソース領域と、基板上の高濃度ソース領域とからなり、高濃度ソース領域は、ゲート電極の上方であって基板表面に平行な方向に延長されたアーム部を備え、アーム部の端部近傍の位置にコンタクト部を有する電極配線部を備える。 （もっと読む）

【課題】 ＬＤＭＯＳトランジスタのサイズを小さくし、製造コストを下げる製造方法を提供する。
【解決手段】この発明によれば、半導体基板上にトレンチを形成する工程と、前記トレンチ上にシリコン層を形成する工程と、前記シリコン層に第１導電型の不純物を導入する工程と、前記不純物が導入された前記シリコン層を不活性雰囲気下で加熱することにより、前記不純物を前記シリコン層に拡散させる工程と、前記不純物が拡散された前記シリコン層を酸化雰囲気下で加熱する工程と、前記トレンチを挟むように、第１導電型の不純物が導入されたドレインコンタクト領域と第２導電型の不純物が導入されたボディ領域とを形成する工程と、を備える半導体装置の製造方法が提供される。 （もっと読む）

【課題】電界効果トランジスタにおいて、フィールドプレート終端での高電界の集中を緩和し、もって高耐圧半導体装置として利用可能とする。
【解決手段】本電界効果トランジスタ３０は、ＧａＮ系エピタキシャル基板３２の電子走行層上に、ゲート電極３８を挟んで配置されたソース電極３４及びドレイン電極３６を備え、ゲート電極３８の上部に、ドレイン電極３６側及びソース電極３４側に庇状に突き出したフィールドプレート４０が形成され、基板３２の表面層とフィールドプレート４０との間に誘電体膜４６が形成され、誘電体膜４６は、フィールドプレート４０のドレイン電極３６側及びソース電極３４側の終端面と面一状態となるように切れ込み、ドレイン電極３６側の下端からドレイン電極３６に接続するようにドレイン電極３６に向かって延びており、且つ、ソース電極３４側の下端からソース電極３４に接続するようにソース電極３４に向かって延びている。 （もっと読む）

【課題】 ＬＤＭＯＳ型トランジスタなどの半導体装置が動作中に生ずる経時的な特性変動を抑制すると共に、高耐圧かつ低オン抵抗が実現される半導体装置およびその製造方法を提供する。
【解決手段】 Ｎ型半導体層１０２に、深さが１μｍより小さいＰ型の第１ドレインオフセット領域１０３と、深さが第１ドレインオフセット領域１０３より小さく、不純物濃度が第１ドレインオフセット領域１０３より大きいＰ型の第２ドレインオフセット領域１０５と、第１ドレインオフセット領域１０３より深いＮ型のボディ領域１０６と、Ｎ型のソース領域１０７およびドレイン領域１０４とを設ける。またＬＯＣＯＳ酸化膜からなる絶縁膜１１０と、ゲート絶縁膜１０８を介して形成されたゲート電極１０９とをＮ型半導体層１０２上に備える構造とする。 （もっと読む）

【課題】 逆方向回復耐量が高く、高い許容順方向電流を有する高耐圧ダイオード構造を提供する。
【解決手段】 アノード領域のｐウェル層８の長辺方向の端部とダイオードを取り囲むように形成される素子分離領域１０との距離ｄを、最大定格となる逆方向電圧印加時に空乏層が素子分離領域１０まで伸びる５μｍ以下にする。
【効果】 逆方向回復時のpウェル層８の端部での電界強度が低減、ホール電流が抑制し、局所的な温度上昇が抑制する。 （もっと読む）

【課題】デバイスのオン状態及びオフ状態の両方の破壊電圧を同時に最適化する高電圧トランジスタ構造。
【解決手段】高電圧トランジスタは、半導体基板のメサを定める第一及び第二の溝を含む。第一及び第二のフィールドプレート部材は、それぞれ、第一及び第二の溝に配置され、第一及び第二のフィールドプレート部材の各々は、誘電体層でメサから分離されている。メサは複数の部分を含み、各部分は、実質的に一定のドーピング濃度勾配を持ち、一の部分の勾配は、他の部分の勾配よりも少なくとも10％大きい。 （もっと読む）

【課題】 半導体装置の耐圧性を向上させることを目的とする。
【解決手段】 半導体基板１０と、半導体基板１０上に形成されたゲート絶縁膜１１と
、を備え、半導体基板１０が、ゲート絶縁膜直下領域１３に対して、ゲート絶縁膜直下領
域１３のドレイン領域側側部領域１４が掘り込まれた構造を有する。さらに、半導体基板
１０が、ゲート絶縁膜直下領域１３に対して、ゲート絶縁膜直下領域１３のソース領域側
側部領域１５が掘り込まれた構造を有する。 （もっと読む）

【課題】電界集中を緩和し、高い耐圧を得ることが可能な半導体装置を提供する。
【解決手段】
半導体層上において、第１フィールドプレートＦＡは、第１絶縁膜上に、第１電極１０２と第２電極１０３との間に相互に間隔を置いて配置され、第２フィールドプレートＦＢは、第２絶縁膜上に、第１電極１０２上方から第２電極１０３上方までの間に相互に間隔を置いて配置され、
第１電極および第２電極側末端のＦＢは、第１電極または第２電極およびそれに隣り合うＦＡに重なり、
前記第１電極および第２電極側末端ＦＢ以外の一方のＦＡまたはＦＢは、第１電極から第２電極への方向と垂直方向に隣り合う複数の他方のＦＡまたはＦＢに重なり合い、前記第１電極および第２電極側末端ＦＢ以外の他方のＦＡまたはＦＢは、第１電極から第２電極への方向に隣り合う２つの前記一方のＦＡまたはＦＢに重なり合う半導体装置。 （もっと読む）

【課題】耐圧とオン抵抗とのトレードオフ関係を改善する。
【解決手段】ゲート絶縁膜及びＬＯＣＯＳ領域の下、及びドレイン領域を囲むようにドレイン領域に接してオフセット領域を設け、オフセット領域を、第１オフセット領域と、第１オフセット領域の上にドレイン領域を囲み且つＬＯＣＯＳ酸化膜の下に形成される第２オフセット領域と、前記オフセット領域のソース領域側の端部からＬＯＣＯＳのソース領域側の端部までの間のみに形成される第３オフセット領域とで形成し、第２オフセット領域の不純物濃度を、第１オフセット領域及び第３オフセット領域よりも高くする。高濃度の第２オフセット領域を設けることによりオン抵抗の低減を図り且つ高濃度の第２オフセット領域を低濃度のオフセット領域で挟むことにより、第２オフセット領域の深さ方向の空乏化を促進し電界の緩和を図り耐圧の向上を図る。 （もっと読む）

【課題】素子面積を増加させることなく、高耐圧の半導体装置を実現させる。
【解決手段】第１導電型のソース領域１３が設けられた第２導電型のベース領域１２と、ベース領域に隣接する第１導電型のドリフト領域と、ドリフト領域１５の表面から内部にかけて設けられた絶縁体層と、ドリフト領域の表面に設けられた、第１導電型のドレイン領域１４と、ベース領域の表面に設けられたゲート酸化膜と、ゲート酸化膜上に設けられたゲート電極２０と、ソース領域に接続された第１の主電極と、ドレイン領域に接続された第２の主電極と、を備え、ソース領域とドレイン領域とは、半導体層の表面に対して垂直な方向からみて少なくともライン状に略平行に延在しており、絶縁体層とベース領域とにより挟まれた部分の前記ドリフト領域の長さは、略平行に延在している方向に対して略垂直な方向の長さよりも、略平行に延在している方向の長さのほうが短い。 （もっと読む）

【課題】工程数の増加を回避し得る半導体装置及びその製造方法を提供する。
【解決手段】低濃度ドレイン領域２８ｈを形成するためのドーパント不純物が導入される所定領域を除く領域に、所定領域から離間するようにチャネルドープ層２２ｄを形成する工程と、半導体基板１０上にゲート絶縁膜２４を介してゲート電極２６ｄを形成する工程と、ゲート電極の一方の側の半導体基板内に低濃度ソース領域２８ｇを形成し、ゲート電極の他方の側の半導体基板の所定領域に低濃度ドレイン領域２８ｈを形成する工程とを有している。 （もっと読む）