【課題】ドレイン耐圧を向上させる半導体装置及びその製造方法を提供すること。
【解決手段】基板１００表面内に第１、第２拡散層２０６を形成する工程と、前記基板上に第１トランジスタを形成する工程と、前記ゲート電極の第１側壁及び第２側壁にそれぞれ第１、第２絶縁膜２０２を形成することにより、前記第１、第２拡散層の表面の一部の領域を被覆する工程と、この第２拡散層上に第３絶縁膜２０３を形成する工程と、前記第１〜第３絶縁膜、ゲート電極２０１、及び前記基板表面をそれぞれ第４絶縁膜２０４で被覆する工程と、前記ゲート電極の表面、及び第３絶縁膜に対して前記第２絶縁膜と前記第３絶縁膜との間の第１領域と相対する第２領域における前記第２拡散層の表面を露出しつつ、前記第１領域における前記第２拡散層の表面が露出しないよう前記第４絶縁膜を除去する工程とを具備する。 （もっと読む）

【目的】製造工程数を増加させることなく、高い耐圧の半導体集積装置を製造することが可能な半導体集積装置の製造方法、及び半導体集積装置を提供することを目的とする。
【構成】半導体基板の表面に形成されている拡散領域に接するボディ領域と、埋込拡散層との間に、半導体基板よりも電気抵抗が低いシンカー層を設ける。又、かかるシンカー層を形成すべく半導体基板表面に設けるレジスト膜に対して、その側面と半導体基板の底面との交叉角が９０度未満となるテーパー加工処理を施す。 （もっと読む）

【課題】初期故障や偶発故障の発生を低減する。
【解決手段】ＨＦＥＴ１は、下層のＧａＮ層１３およびＧａＮ層１３の一部を露出させるトレンチＴ１が形成された上層のＡｌＧａＮ層１４よりなるＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物半導体層上に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５上に形成されたゲート電極１６と、を備える。少なくともゲート絶縁膜１５と接触するトレンチＴ１底部のＧａＮ層１３上面には、原子層ステップが形成されている。原子層ステップのテラス幅の平均値は、０．２μｍ以上１μｍ未満である。 （もっと読む）

【課題】トランジスタ間の分離性が良好な半導体装置を提供する。
【解決手段】半導体装置において、第１導電型の半導体基板と、前記半導体基板の上層部分を複数の能動領域に区画する素子分離絶縁膜と、前記能動領域の上部に相互に離隔して形成された第２導電型のソース層及びドレイン層と、前記半導体基板上における前記ソース層と前記ドレイン層との間のチャネル領域の直上域に設けられたゲート電極と、前記半導体基板と前記ゲート電極との間に設けられたゲート絶縁膜と、第１導電型であり、実効的な不純物濃度が前記半導体基板の実効的な不純物濃度よりも高く、前記能動領域における前記ソース層及び前記ドレイン層の直下域に形成され、前記ゲート電極の直下域には形成されていないパンチスルーストッパ層と、を設ける。 （もっと読む）

【課題】耐圧性の維持と低オン抵抗化との両立が可能なＬＤＭＯＳトランジスタを提供する。
【解決手段】半導体装置は、第１導電型のドリフト拡散領域１０と、第２導電型のボディ拡散領域２と、第１導電型のソース拡散領域６と、ドリフト拡散領域１０の上部に形成されたトレンチ内に埋め込まれ、ボディ拡散領域２とは離間した位置に形成された絶縁膜１４と、ドリフト拡散領域１０の上部に形成され、絶縁膜１４から見てソース拡散領域６と逆の方向に隣接する第１導電型のドレイン拡散領域７と、ボディ拡散領域２上からドリフト拡散領域１０上を越えて絶縁膜１４上にまで形成されたゲート電極５とを備えている。また、ドリフト拡散領域１０は、基板内部領域１１と、基板内部領域１１よりも高濃度の第１導電型不純物を含む表面領域１２とを有している。 （もっと読む）

【課題】高移動度と高耐圧を両立し、かつ大電流動作が可能なIII族窒化物半導体を用い
た半導体素子を提供する。
【解決手段】半導体素子は、III族窒化物系化合物半導体からなり、シートキャリア密度
が、１×１０^１２ｃｍ^−２以上５×１０^１３ｃｍ^−２以下である半導体動作層と、前記半
導体動作層上に形成された第1の電極及び第２の電極とを備え、前記半導体動作層におけ
る転位密度が１×１０^８ｃｍ^−２以上、５×１０^８ｃｍ^−２以下であることを特徴とする
。 （もっと読む）

【課題】効率的に形成されかつボイドが僅かであるかまたは実質的に存在しないＦＣＣ構造を提供する。
【解決手段】基板内で上表面からある深さまで垂直に伸長し、かつ第１の側壁、第１の底部、及びトレンチの当該第１の底部近傍の当該第１の側壁に形成されているパターン２１５を有する第１のトレンチ２１０を基板内に形成するステップと、第１のトレンチの第１の側壁及び第１の底部上に酸化層２３５を形成するステップと、を含むＬＦＣＣデバイスの製造方法であって、酸化層は、第１のトレンチ内に配されかつ酸化層によって第１のトレンチから分離されている第２のトレンチをもたらす。第２のトレンチは、パターンを呈さず実質的に垂直な第２の側壁及び実質的に平坦な第２の底部を有する。当該パターンは、第１のトレンチの底部と第１の側壁との間の酸化レートの差を補償する。当該ＬＦＣＣ構造は、当該パターンを有する第１のトレンチを含む。 （もっと読む）

【課題】ゲート絶縁膜の端部にトラップされるホットキャリアの数を抑制し、且つ、面積拡大を抑制しつつ高耐圧のＭＯＳトランジスタを作製する。
【解決手段】第１導電型の半導体基板１上に形成したマスクパターン９をマスクとして、第２導電型の一対の第１低濃度拡散領域４と、第１低濃度拡散領域４よりも深くかつ高濃度の第２導電型の一対の第２低濃度拡散領域３と、を形成する。そして、一対の第１低濃度拡散領域４のうちの一方の第１低濃度拡散領域４上から他方の第１低濃度拡散領域４上に亘ってゲート絶縁膜５を形成し、このゲート絶縁膜５上にゲート電極６を形成する。そして、ゲート電極６をマスクとして、第２低濃度拡散領域３よりも高濃度の第２導電型の一対の高濃度拡散領域８を形成する。 （もっと読む）

【課題】 ＬＤＭＯＳトランジスタにおいて、オン抵抗とのトレードオフ関係で最適化されたオフ耐圧を低下させることなく、チャネル長を短くすることによって飽和電流を増加させる。
【解決手段】 チャネルとなる低濃度ボディ領域１０と素子分離膜４の間かつゲート酸化膜８の直下に選択的に低濃度ボディ領域１０と逆の極性で濃度が高いショートチャネル領域１２を設け、ボディ領域１０のゲート酸化膜８直下部分のみを高濃度ソース領域７側に後退させた形状を実現する。 （もっと読む）

【課題】エンハンメント型ＧａＮ系ＨＦＥＴの閾値電圧のバラツキを低減する。
【解決手段】窒化物半導体装置８０では、第２のリセスエッチングによりアンドープＧａＮ層３の上部に突起部５１が設けられる。突起部５１上には、上部が第１のリセスエッチングにより形成されたアンドープＡｌＧａＮ層４ａが設けられる。積層部７は、アンドープＧａＮ層３の突起部５１、アンドープＡｌＧａＮ層４ａ、及び絶縁膜５から構成される。トレンチ部８は、絶縁膜５、アンドープＡｌＧａＮ層４ａ、及びアンドープＧａＮ層３表面がリセスエッチングされたものである。積層部７及びトレンチ部８上にはゲート絶縁膜６が設けられる。ゲート絶縁膜６上には、トレンチ部８を覆うようにゲート電極３３が設けられる。絶縁膜５はゲート絶縁膜６よりも膜厚が厚く設定されている。 （もっと読む）

【課題】ダイヤモンド薄膜内に存在する結晶欠陥、不純物等を減少させ、高品質なダイヤモンド薄膜を作製可能なダイヤモンド薄膜作製方法を提供すること。
【解決手段】ダイヤモンドが安定な高圧力下でアニールを行う。これにより、結晶中に含まれる格子欠陥等が回復、除去され、ダイヤモンド結晶薄膜を高品質化する事ができる。「（ダイヤモンドが）安定な、安定に」とは、ダイヤモンドがグラファイト化せずにダイヤモンドの状態を保つ状態を指す。ダイヤモンドが安定にアニール出来る領域内でアニールを行う温度（アニール温度、とも呼ぶ）Ｔおよびアニールを行う圧力（アニール圧力、とも呼ぶ）Ｐが決定される。この領域は、図２１に示される、Ｐ＞０．７１＋０．００２７ＴまたはＰ＝０．７１＋０．００２７Ｔを満たし、なおかつＰ≧１．５ＧＰａの領域である。このような領域は、図２１中の斜線部分である。 （もっと読む）

【課題】ゲートポリ電極とソース及びドレイン高濃度拡散層との間での位置合わせズレを防止し、素子特性や信頼性の均一化を図ることができる。
【解決手段】半導体基板と、前記半導体基板上に形成した酸化膜と、前記半導体基板上に形成した前記酸化膜の除去された領域の寸法に対応して画定したゲート長を有するゲート電極と、前記半導体基板の内部にチャンネル領域を含む位置に配設し、長さは前記酸化膜の幅に対応して決定したオフセット層と、前記オフセット層の内部に配設し、前記ゲート長方向に、前記チャンネル領域から離隔し、前記オフセット層の低濃度不純物より高濃度の不純物を含むソース及びドレイン高濃度不純物拡散層と、前記オフセット層の前記ゲート長方向の両端部に配設し、ソース及びドレイン高濃度拡散層を形成するための不純物のイオン注入に対してのマスクとなる厚さを有する酸化膜とを備えている。 （もっと読む）

【課題】占有面積が小さく、所望の耐圧と熱破壊の防止を両立した保護トランジスタを提供する。
【解決手段】ゲート長方向の一方の側でゲート直下の領域に隣接しているゲート・ドレイン間領域ＲＥｇｄが、ゲート幅方向に互いに隣接する領域として、第１領域ＲＥｇｄ１と第２領域ＲＥｇｄ２とを有する。第１領域は、ドレイン耐圧が相対的に大きく、第２領域は、ドレイン電極（ドレインコンタクト部に設けられているシリサイド層１０Ｄ）からの距離が平面視で第１領域より遠く、ドレイン耐圧が相対的に小さい。このため、耐圧が低いゲート・ドレイン間領域ＲＥｇｄ２の加熱部分Ａからドレインコンタクト部が遠いが、面積は小さく（または拡大しない）構造となっている。 （もっと読む）

【課題】 チャネルのしきい値電圧がより高いエンハンスメント型の電界効果型トランジスタを提供する。
【解決手段】 複数層の窒化物半導体を有する電界効果トランジスタにおいて、複数層の窒化物半導体のうち、電界効果トランジスタのキャリアが走行するチャネル層半導体１０２と、チャネル層半導体１０２よりも下層にあって、チャネル層半導体１０２よりもバンドギャップの大きい窒化物半導体からなる下方障壁層半導体１０４と、チャネル層半導体１０２と下方障壁層半導体１０４との間にあって、バンドギャップが下方障壁層半導体１０４のバンドギャップより大きい薄高障壁層半導体１０３とを設ける。 （もっと読む）

【課題】素子面積が小さくしかも素子の耐圧の高い半導体装置およびその製造方法を提供する。
【解決手段】基板１１と、基板上に設けられた一導電型の第１の半導体層１３と、第１の半導体層上に設けられた一導電型で低不純物濃度の第２の半導体層１５と、アイソレーション領域５０によって分離された素子領域７１内に形成されたＭＯＳトランジスタ７５と、素子領域内に一主面から第１の半導体層に達して設けられた一導電型で高不純物濃度の領域１７と、領域１７とＭＯＳトランジスタのドレイン領域３５との間に設けられた絶縁領域６０であって、一主面１０から第１の半導体層１３に達し、基板１１に達していない絶縁領域６０とを備える。 （もっと読む）

【課題】ＩＧＢＴのＥＳＤ耐性を高くしつつ、ＩＧＢＴのバイポーラトランジスタを確実に動作させる。
【解決手段】シンカー層１１５は第１導電型ウェル１０２に接しており、かつ第１導電型コレクタ層１０８及び第２導電型ドリフト層１０４から離れている。シンカー層１１５の表層には、第２導電型拡散層（第２の第２導電型高濃度拡散層）１１６が形成されている。第２導電型拡散層１１６はシンカー層１１５より不純物濃度が高い。第２導電型拡散層１１６と第１導電型コレクタ層１０８は、素子分離絶縁膜１６を介して互いに分離している。 （もっと読む）

【課題】パワーＭＯＳＦＥＴを備える半導体装置のコストの低減を図る。
【解決手段】半導体装置１では、Ｐ型の半導体基板２上に、Ｎ型の半導体層３が積層されている。そして、半導体装置１は、ＬＤＭＯＳ領域５に、ボディ領域８、ドレインバッファ領域９、ソース領域１１およびゲート電極１４などからなるＬＤＭＯＳＦＥＴを備えている。すなわち、半導体装置１は、ＬＤＭＯＳＦＥＴを備えながら、厚膜ＳＯＩ基板ではなく、Ｎ型の半導体層３が直上に設けられたＰ型の半導体基板２を採用している。そして、フィールド絶縁膜１３上に７つのフィールドプレート１５が設けられ、そのフィールドプレート１５の間隔がボディ領域８側（ソース領域１１側）ほど小さくされている。 （もっと読む）

【課題】高耐圧かつ、電流駆動能力が高く、かつ電流集中による素子破壊の起こりにくい誘電体分離型半導体装置を提供する。
【解決手段】半導体支持基板の上に、絶縁された第一導電型の半導体領域とを有する誘電分離基板に形成した誘電体分離型半導体装置において、第一導電型の半導体領域と絶縁分離領域の間と、前記第１導電型の半導体領域の基板表面側と、に形成されたドレイン領域と、第一導電型のソースと第二導電型の半導体領域のチャネルからなる複数個の単位ソース領域と、第一導電型の半導体領域の基板表面側に形成されたドレイン領域と前記複数個の単位ソース領域の間を制御する複数個のゲート電極とを、備え、隣接する前記単位ソース領域間に絶縁分離領域が、基板底面側から基板表面側に向けて突き出した形状とされ、この絶縁分離領域上の素子表面領域が前記第一導電型の半導体領域より抵抗値が高い。 （もっと読む）

【課題】ＬＤＭＯＳトランジスタのオフ時における耐圧を高めること。
【解決手段】ＬＤＭＯＳトランジスタ３００は、Ｐ型基板３０１の表面に形成されたＮ型ドリフト領域３０２と、Ｎ型ドリフト領域３０２の表面上のフィールド酸化膜３０３と、Ｎ型ドリフト領域３０２の表面上にフィールド酸化膜３０３に隣接して配置されたＮ＋型ドレイン領域３０４と、Ｐ型基板３０１の表面上のＮ＋型ソース領域３０５と、Ｐ型基板３０１のフィールド酸化膜３０３とＮ＋型ソース領域３０５との間の表面を覆うゲート電極３０６とを備える。ゲート電極３０６はＰ型基板３０１の表面と絶縁体により分離されている。フローティング電極３０７は、ゲート電極３０６及びＮ型ドリフト領域３０２とそれぞれ容量結合するように配置されている。 （もっと読む）

【課題】ゲート絶縁膜の絶縁破壊を抑制または防止できる構造を有する窒化物半導体素子を提供する。
【解決手段】電界効果トランジスタ１（窒化物半導体素子）は、窒化物半導体の積層構造部３と、ゲート絶縁膜１５と、ゲート電極１６と、ソース電極１８と、ドレイン電極１９と、ガードリング層１１とを含む。積層構造部３は、ｎ型ＧａＮ層４，５、ｐ型ＧａＮ層６およびｎ型ＧａＮ層７を積層して構成されている。ゲート絶縁膜１５は、ｎ型ＧａＮ層５、ｐ型ＧａＮ層６およびｎ型ＧａＮ層７に跨るように、積層構造部３の壁面９に形成されている。ゲート電極１６は、ゲート絶縁膜１５を挟んでｐ型ＧａＮ層６に対向している。ガードリング層１１は、ｐ型ＧａＮ層６における壁面９に間隔を開けて対向するようにｎ型ＧａＮ層５上に形成されたｐ型ＧａＮ層からなる。 （もっと読む）