幅広い電子デバイスのアレイ及びシステムにおける電力消費を低減する一式の新たな構造及び方法が提供される。これらの構造及び方法のうちの一部は、大部分が既存のバルクＣＭＯＳのプロセスフロー及び製造技術を再利用することで実現され、半導体産業及びより広いエレクトロニクス産業がコスト及びリスクを伴って代替技術へ切り替わることを回避可能にする。これらの構造及び方法のうちの一部は、深空乏化チャネル（ＤＤＣ）設計に関係し、ＣＭＯＳベースのデバイスが従来のバルクＣＭＯＳと比較して低減されたσＶＴを有することと、チャネル領域にドーパントを有するＦＥＴの閾値電圧ＶＴがより一層正確に設定されることとを可能にする。ＤＤＣ設計はまた、従来のバルクＣＭＯＳトランジスタと比較して強いボディ効果を有することができ、それにより、ＤＤＣトランジスタにおける電力消費の有意義な動的制御が可能になる。
（もっと読む）

【課題】 高誘電体ゲート絶縁膜およびシリコン基板との界面を高品質化して、ＭＩＳＦＥＴの特性向上を図る。
【解決手段】 シリコン基板１１上にｈｉｇｈ−ｋ膜２１とゲート電極２４を形成する半導体装置の製造方法において、ｈｉｇｈ−ｋ膜形成後にフッ素雰囲気でアニール処理２３を施し、その後のプロセス温度を６００℃以下で行う、半導体装置の製造方法。 （もっと読む）

【課題】高移動度チャネルを有する装置のソース/ドレイン工学を提供する。
【解決手段】集積回路構造は、基板及び基板の上方のチャネルを備える。チャネルは、III族元素とV族元素から構成される第一III-V族化合物半導体材料からなる。ゲート構造はチャネルの上方に設置される。ソース/ドレイン領域はチャネルに隣接し、本質的に、シリコン、ゲルマニウム、及び、それらの組み合わせからなる群から選択されるドープされたIV族半導体材料から形成されるIV族領域を含む。 （もっと読む）

【課題】従来よりも界面準位密度を低減させることができる半導体デバイス及びその製造方法を提供する。
【解決手段】窒素ガス雰囲気下で低ダメージなＥＣＲプラズマを用いたＥＣＲプラズマ処理を行うことにより、III−Ｖ族化合物半導体層２の表面を窒化処理したことで、当該III−Ｖ族化合物半導体層２にＩｎ−Ｎ結合及びＧａ−Ｎ結合を形成しＡｓ酸化物を抑制して界面特性を向上させることができ、かくして従来よりも界面準位密度が低減されたＭＯＳＦＥＴ１を提供できる。また、アニール処理することにより、窒化処理層５においてＧａ−Ｎ結合が支配的となった界面結合状態を形成し、界面準位密度を一段と低減させることができる。 （もっと読む）

【課題】トランジスタのゲート電極上に第１の誘電体層を形成し、かつ金属層と接合したダマシン構造を形成する方法を提供する。
【解決手段】トランジスタのゲート電極上に第１の誘電体層を形成し、第１の誘電体層上にエッチストップ層を形成し、第１の誘電体層およびエッチストップ層を貫通する開口を形成し、トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出し、開口内に、エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである表面を有する金属層を形成して、トランジスタのＳ／Ｄ領域に接触させ、さらに金属層と接合したダマシン構造を形成する。 （もっと読む）

【課題】縦型ＭＯＳトランジスタを備えた半導体装置を形成する際のゲート電極とコンタクトプラグとの短絡を防止することが可能な半導体装置及びその製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、前記半導体基板上にシリコン窒化膜（ＳｉＮ膜）からなるマスク窒化膜のパターンを形成したのちに、溝および半導体ピラーを前記半導体基板に形成する第一工程と、前記マスク窒化膜を残存させたまま、前記溝を覆うゲート絶縁膜を形成したのちに前記半導体ピラーよりも低い高さのゲート電極を形成する第二工程と、前記溝を覆うように、シリコン酸窒化膜（ＳｉＯＮ膜）からなるライナー膜を形成したのちに、前記ライナー膜上を覆い、かつ、前記溝内を充填するように層間膜（ＳＯＤ膜）を形成する第三工程と、前記マスク窒化膜をエッチングにより選択的に除去する第四工程と、を採用する。 （もっと読む）

【解決課題】 自己整合損傷層を有するデバイス構造体の形成方法を提供すること。
【解決手段】デバイス構造体は、基板の半導体材料内部に画定された第１導電型の第１及び第２ドープ領域を有する。逆の導電型の第３ドープ領域が、横方向に第１ドープ領域を第２ドープ領域から分離する。ゲート構造部が基板の上表面に配置され、第３ドープ領域と垂直方向で重なる関係を有する。第１結晶損傷層は基板の半導体材料の内部に画定される。第１結晶損傷層は、基板の半導体材料によって取り囲まれた第１の複数のボイドを有する。第１ドープ領域は、第１結晶損傷層と基板の上表面との垂直方向の間に配置される。第１結晶損傷層は横方向に第３ドープ領域内には延びない。 （もっと読む）

基板上に設けられるシリコン層をエッチングする方法は、シリコン層に第１のトレンチを異方性エッチングすること；第１のトレンチ内のシリコン表面を選択的に異方性ウェットエッチングすることであって、該ウェットエッチングが、シリコン表面を、芳香族トリ（低級）アルキル第四級オニウム水酸化物と、非対称テトラアルキル第四級ホスホニウム塩とを含む水性組成物に曝すことを含み、該ウェットエッチングが、シリコン層の（１１０）面及び（１００）面をおよそ等しい速度で（１１１）面よりも優先的にエッチングして、（１１１）面に側壁を有する拡大されたトレンチを形成する、選択的に異方性ウェットエッチングすることを含む。応力をシリコン層の少なくとも一部分に導入するプロセスの一環として、このようにして作製したトレンチ内にシリコン合金をエピタキシャル堆積させてもよい。 （もっと読む）

【課題】ＲＣ型トランジスタのチャネル領域の高さを所望の範囲に調整するとともに、前記チャネル領域に近接して残存する薄皮状のバリ部を完全に除去して、半導体装置を製造するという課題があった。
【解決手段】半導体基板１の一面に、溝部と、溝部に囲まれ、側壁面の少なくとも一部が傾斜面である凸部３９とを形成してから、溝部を埋める素子分離用絶縁膜を形成する第１工程と、素子分離用絶縁膜をマスクの一部にして半導体基板１の一面をドライエッチングして凸部３９内に凹部２７を設けるとともに、凹部２７と素子分離用絶縁膜との間にチャネル領域４となる薄肉部４１を形成する第２工程と、ウェットエッチングにより、薄肉部４１の高さを調整する第３工程と、を有する半導体装置の製造方法を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】第１配線の比抵抗が小さく、シリサイド異常成長が抑制された半導体装置の製造方法の提供。
【解決手段】第１溝を半導体基板１に設けた後、第１溝内に、シリコンとの間でシリサイドを形成しない材料からなる導体層６と半導体層１０とを含む第１配線１１を形成して、半導体層と半導体基板とを直接に接触させる工程と、半導体層に含まれるドーパントを半導体基板に拡散させて第１不純物拡散領域１３を形成する工程と、第１溝と交差する方向に延在する第２溝を半導体基板に設けることで、第１不純物拡散領域を包含して半導体基板に立設されたピラー部１ｂを形成する工程と、第２溝の側壁面にゲート絶縁膜１６を形成してから、ゲート絶縁膜を介してピラー部に対向する第２配線１７を第２溝内に形成する工程と、ピラー部の先端部に、第２不純物拡散領域１９を形成する工程と、を具備してなる半導体装置の製造方法を採用する。 （もっと読む）

【課題】高誘電率ゲート絶縁膜およびメタルゲート電極を有するＭＩＳＦＥＴを備えた半導体装置の信頼性向上を図る。
【解決手段】ｎチャネル型ＭＩＳＦＥＴ用の高誘電率ゲート絶縁膜としてＨｆとＬａとＯとを主成分として含有するＨｆ含有絶縁膜４ａを形成し、ｐチャネル型ＭＩＳＦＥＴ用の高誘電率ゲート絶縁膜としてＨｆとＡｌとＯとを主成分として含有するＨｆ含有絶縁膜４ｂを形成する。それから、金属膜７とシリコン膜８を形成し、これらをドライエッチングでパターニングしてゲート電極ＧＥ１，ＧＥ２を形成する。その後、ゲート電極ＧＥ１，ＧＥ２で覆われない部分のＨｆ含有絶縁膜４ａ，４ｂをウェットエッチングで除去するが、この際、フッ酸を含有しない酸性溶液でのウェット処理とアルカリ性溶液でのウェット処理とを行ってから、フッ酸を含有する酸性溶液でのウェット処理を行う。 （もっと読む）

【課題】半導体基板に対し簡易な手法により均質な絶縁膜を高速に形成できるようにする。
【解決手段】絶縁膜形成装置１は、堆積部１０の電子ビーム蒸着源１２からハフニウム金属の原子線を照射して、基板７０のシリコン酸化膜７２上に液体状のハフニウム微粒子７３を堆積させて堆積状態とし、照射部２０のプラズマ源２２から窒素原子、活性窒素分子及び窒素イオンでなる活性粒子７４を照射することにより、表面に窒化ハフニウムシリケート膜７６を形成すると共にシリコン酸化膜７２をシリコン酸窒化膜７５に変化させ、基板７０を成膜状態とする。この結果絶縁膜形成装置１は、基板７０へのハフニウム微粒子７３の堆積処理及び窒素プラズマでなる活性粒子７４の照射処理を行うことにより、高誘電率ゲート絶縁膜として機能し得る窒化ハフニウムシリケート膜７６を短時間で容易に形成することができる。 （もっと読む）

【課題】フィンの下部に適切に不純物が導入された半導体装置及びその製造方法を提供する。
【解決手段】半導体装置としてのＦｉｎＦＥＴ１は、基体としての半導体基板１０と、半導体基板１０上に形成された複数のフィン２０とを有し、複数のフィン２０は、第１の間隔と第１の間隔よりも間隔が狭い第２の間隔とを繰り返して形成され、第１の間隔を形成する側に面した第１の側面２２１の下部の不純物濃度が、第２の間隔を形成する側に面した第２の側面２２２の下部の不純物濃度よりも高い半導体領域を有する。 （もっと読む）

【課題】ＭＩＰＳ構造を採るメタル膜とコンタクトプラグとの界面抵抗を低減できるようにする。
【解決手段】まず、半導体基板１の上に、ゲート絶縁膜３を形成し、形成したゲート絶縁膜３の上に、ＴｉＮ膜４及びポリシリコン膜５を順次形成する。続いて、ポリシリコン膜５にＴｉＮ膜４を露出するコンタクトホール５ａを形成する。続いて、ポリシリコン膜５における第１のコンタクトホール５ａの少なくとも底面及び壁面上に金属膜７を形成する。 （もっと読む）

【課題】高電圧を印加しても壊れにくい電界効果トランジスタを提供する。
【解決手段】電界効果トランジスタは、基板１、チャネル層３及びバリア層４と、バリア層４上にこの順で離間して設けられたソース電極６、ゲート電極７およびドレイン電極８とを備え、ソース電極６の直下に第１のｎ型不純物拡散領域１２が設けられ、ドレイン電極８の直下に第２のｎ型不純物拡散領域１３が設けられ、第２のｎ型不純物拡散領域の下側の前記チャネル層３および第２のｎ型不純物拡散領域の前記ゲート電極側の前記チャネル層３および前記バリア層４に第３のｎ型不純物拡散領域１５が設けられる。第３のｎ型不純物拡散領域１５は第２のｎ型不純物拡散領域１３よりも低いｎ型不純物濃度を有し、ゲート電極とドレイン電極との間に電圧が印加されたときバリア層４およびチャネル層３においてその絶縁破壊強度を超える電界集中が生じることを抑制する。 （もっと読む）

【課題】より高い耐熱性を有するシリサイド層を備えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１００の製造方法は、半導体基板２上にゲート絶縁膜４を介してゲート電極５を形成する工程と、半導体基板２上のゲート電極５の両側に、Ｇｅ含有領域８を形成する工程と、半導体基板２およびＧｅ含有領域８のゲート電極５の両側の領域中に、ソース・ドレイン領域９を形成する工程と、Ｇｅ含有領域８上に、濃度５原子％以上のＰｄを含む金属シリサイドからなるシリサイド層１１を形成する工程と、シリサイド層１１を形成した後、半導体基板２に６５０〜７５０℃の熱処理を施す工程と、を含む。 （もっと読む）

【課題】スループットを高く維持しつつリーク電流を抑制してリーク特性も高く維持することが可能な成膜方法を提供する。
【解決手段】被処理体の表面とゲート電極との間に介在されるゲート絶縁層を形成する成膜方法において、シリコンを含む界面膜を所定の温度で形成する界面膜形成工程Ｓ１と、被処理体を冷却する冷却工程Ｓ２と、冷却された被処理体に対して界面膜形成工程の所定の温度より低い温度でゲート絶縁膜を形成するゲート絶縁膜形成工程Ｓ３とを有する。 （もっと読む）

方法および装置はトランジスタを製造するために提供される。トランジスタが、半導体材料１０４、１０６、１０８、１１０上に配置されたゲートスタック１４２、１４４、１４６を備える。ゲートスタックが、半導体材料上に堆積される酸化物層１２６、堆積された酸化物層上に配置された酸素拡散バリア層１２８、酸素拡散バリア層上に配置された高誘電率の誘電体層１３４、および高誘電率の誘電体層上に配置された酸素ゲッター導電性層１３８を備える。酸素拡散バリア層が、堆積された酸化物層から酸素ゲッター導電性層への酸素の拡散を防止する。
（もっと読む）

【課題】 高性能の半導体構造およびかかる構造を製造する方法を提供する。
【解決手段】 半導体構造は、半導体基板１２の上面１４上に位置する、例えばＦＥＴのような少なくとも１つのゲート・スタック１８を含む。構造は更に、少なくとも１つのゲート・スタックのチャネル４０上にひずみを誘発する第１のエピタキシ半導体材料３４を含む。第１のエピタキシ半導体材料は、少なくとも１つのゲート・スタックの対向側に存在する基板内の１対のくぼみ領域２８の実質的に内部で少なくとも１つのゲート・スタックの設置場所に位置する。くぼみ領域の各々において第１のエピタキシ半導体材料の上面内に拡散拡張領域３８が位置する。構造は更に、拡散拡張領域の上面上に位置する第２のエピタキシ半導体材料３６を含む。第２のエピタキシ半導体材料は、第１のエピタキシ半導体材料よりも高いドーパント濃度を有する。 （もっと読む）

【課題】 高誘電率ゲート絶縁膜を用い、ＰＭＯＳ、ＮＭＯＳそれぞれに適した仕事関数を有するＣＭＯＳＦＥＴを有する半導体装置及びその製造方法を提供する。
【解決手段】 半導体基板の主面に素子分離領域によって、絶縁分離されたＰ型及びＮ型領域を形成する工程と、前記第Ｐ型及びＮ型領域上にシリコン酸化膜或いはシリコン酸窒化膜からなる第一の絶縁膜を形成する工程と、前記Ｐ型領域上の前記第一の絶縁膜上にランタン酸化膜を形成する工程と、前記Ｐ型領域上の前記ランタン酸化膜及び前記Ｎ型領域上の前記第一の絶縁膜上にハフニウム或いはジルコニウムを含む第二の絶縁膜を形成する工程と、前記第二の絶縁膜上にＴｉ_ｘＮ_ｙとするとｘ／ｙ＜１を満たすチタンナイトライド膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。 （もっと読む）