半導体デバイス及びその製造方法
【課題】従来よりも界面準位密度を低減させることができる半導体デバイス及びその製造方法を提供する。
【解決手段】窒素ガス雰囲気下で低ダメージなECRプラズマを用いたECRプラズマ処理を行うことにより、III−V族化合物半導体層2の表面を窒化処理したことで、当該III−V族化合物半導体層2にIn−N結合及びGa−N結合を形成しAs酸化物を抑制して界面特性を向上させることができ、かくして従来よりも界面準位密度が低減されたMOSFET1を提供できる。また、アニール処理することにより、窒化処理層5においてGa−N結合が支配的となった界面結合状態を形成し、界面準位密度を一段と低減させることができる。
【解決手段】窒素ガス雰囲気下で低ダメージなECRプラズマを用いたECRプラズマ処理を行うことにより、III−V族化合物半導体層2の表面を窒化処理したことで、当該III−V族化合物半導体層2にIn−N結合及びGa−N結合を形成しAs酸化物を抑制して界面特性を向上させることができ、かくして従来よりも界面準位密度が低減されたMOSFET1を提供できる。また、アニール処理することにより、窒化処理層5においてGa−N結合が支配的となった界面結合状態を形成し、界面準位密度を一段と低減させることができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体デバイス及びその製造方法に関し、例えばIII族元素としてGa(ガリウム)を含むIII−V族化合物半導体層が設けられた半導体デバイスに適用して好適なものである。
【背景技術】
【0002】
従来、III族元素としてGaを含むIII−V族化合物半導体層は、電子移動度が高いことから、SiCMOSと置き換わる有望な候補となっている。実際上、Si基板上のIII−V族化合物半導体層をチャネル層として用いたMOSFET(Metal-Oxide-Semiconductor Field-Effect-Transistor:金属・酸化膜・半導体電界効果トランジスタ)は、その高い電子移動度と、低いキャリアの有効質量とから、小型化されたSiCMOSの特性をさらに向上する回路素子として期待されている(例えば、非特許文献1〜3参照)。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】Ren, F. et al. Demonstration of enhancement-mode p- and n-channel GaAs MOSFETs with Ga2O3(Gd2O3) As gate oxide. Solid State Electron. 41, 1751-1753 (1997).
【非特許文献2】Ren, F. et al. Ga2O3(Gd2O3)/InGaAs enhancement-mode n-channel MOSFET’s. IEEE Electron Device Lett. 19, 309-311 (1998).
【非特許文献3】Ye, P. D. et al. GaAs MOSFET with oxide gate dielectric grown by atomic layer deposition. IEEE Electron Device Lett. 24, 209-211 (2003).
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、このようなIII−V族化合物半導体層では、界面準位密度を低減させることで、電子移動度を高くすることができ、動作特性を向上させることができる。ここで、界面準位密度を低減させるためには、III族酸化物及びV族酸化物の除去が効果的であることは分かっており、そのため硫化物溶液によって表面をS終端化させたり、或いは原子堆積法(ALD(Atomic Layer Deposition)法)によるセルフクリーニング効果を利用して、界面準位密度を低減させることが考えられている。
【0005】
しかしながら、このような手法を用いても、III−V族化合物半導体層が有する高い電子移動度と、低いキャリアの有効質量とを十分に活かせていないため、電子移動度を高くして動作特性を一段と向上させるために、従来よりも界面準位密度をさらに低減させることが望まれている。
【0006】
本発明は以上の点を考慮してなされたもので、従来よりも界面準位密度を低減させることができる半導体デバイス及びその製造方法を提案することを目的とする。
【課題を解決するための手段】
【0007】
かかる課題を解決するため本発明の請求項1は、III族元素としてGaを含み、前記III族元素とV族元素からなるIII−V族化合物半導体層を有する半導体デバイスにおいて、窒素ガス雰囲気中でのプラズマ処理により、前記III−V族化合物半導体層の表面が窒化処理された窒化処理層と、前記窒化処理層の表面に成膜された絶縁膜とを備えることを特徴とするものである。
【0008】
また、本発明の請求項2は、前記窒化処理層及び前記絶縁膜に対してアニール処理がされていることを特徴とするものである。
【0009】
また、本発明の請求項3は、真空状態で前記III−V族化合物半導体層の表面が窒化処理されて前記窒化処理層が形成された後、前記真空状態を維持したまま、スパッタリング法により前記窒化処理層の表面に前記絶縁膜が成膜されることを特徴とするものである。
【0010】
また、本発明の請求項4は、前記プラズマ処理ではECR(Electron Cyclotron Resonance)プラズマが用いられていることを特徴とするものである。
【0011】
また、本発明の請求項5は、ソース及びドレインが設けられ、前記ソース及び前記ドレイン間にチャネル層として前記III−V族化合物半導体層が配置されていることを特徴とするものである。
【0012】
また、本発明の請求項6は、III族元素としてGaを含み、前記III族元素とV族元素からなるIII−V族化合物半導体層を有する半導体デバイスの製造方法において、窒素ガス雰囲気中でのプラズマ処理により、前記III−V族化合物半導体層の表面を窒化処理して窒化処理層を形成する窒化処理ステップと、前記窒化処理層の表面に絶縁膜を成膜する成膜ステップとを備えることを特徴とするものである。
【0013】
また、本発明の請求項7は、前記窒化処理層及び前記絶縁膜に対してアニール処理をするアニール処理ステップを備えることを特徴とするものである。
【0014】
また、本発明の請求項8は、前記成膜ステップは、真空状態で前記III−V族化合物半導体層の表面が窒化処理されて前記窒化処理層が形成された後、前記真空状態を維持したまま、スパッタリング法により前記窒化処理層の表面に前記絶縁膜を成膜することを特徴とするものである。
【0015】
また、本発明の請求項9は、前記窒化処理ステップの前記プラズマ処理ではECRプラズマが用いられていることを特徴とするものである。
【0016】
また、本発明の請求項10は、前記成膜ステップの後に、前記III−V族化合物半導体層の所定領域にソース及びドレインを設け、前記ソース及び前記ドレイン間にチャネル層として前記III−V族化合物半導体層を配置させることを特徴とするものである。
【発明の効果】
【0017】
本発明の請求項1の半導体デバイス及び請求項5の製造方法によれば、窒素ガス雰囲気下でのプラズマ処理によってIII−V族化合物半導体層の表面を窒化処理するようにしたことで、当該III−V族化合物半導体層のAs酸化物を抑制して界面特性を向上させることができ、かくして従来よりも界面準位密度が低減した半導体デバイスを提供できる。
【0018】
また、請求項2の半導体デバイス及び請求項6の製造方法によれば、アニール処理することにより、窒化処理層においてGa−N結合が支配的となった界面結合状態を形成し、界面準位密度を一段と低減させることができる。
【図面の簡単な説明】
【0019】
【図1】本発明におけるMOSFETの断面構造を示す概略図である。
【図2】MOSFETの製造方法の説明に供する概略図である。
【図3】SiO2単層基板及び窒化処理基板のC−V特性を示すグラフである。
【図4】窒化処理基板、窒化低温度処理基板、窒化高温度処理基板及びアニール未処理基板のC−V特性を示すグラフと、窒化高温度処理基板に所定の高周波電圧を印加したときのC−V特性を示すグラフである。
【図5】アニール温度を変化させた際の界面準位密度の推移を示すグラフである。
【図6】アニール処理する際に、フォーミングガスと窒素ガスとを用いたときのC−V特性を示すグラフである。
【図7】III−V族化合物半導体層と窒化処理層と酸化膜との界面を示すTEM像である。
【図8】XPSによるIn3d、Ga2p、As3dの測定結果を示すグラフである。
【図9】XPSによるGa2pの測定結果を示すグラフと、XPSによるN1sの測定結果を示すグラフである。
【発明を実施するための形態】
【0020】
以下図面に基づいて本発明の実施の形態を詳述する。
(1)MOSFETの構成
図1において、1は半導体デバイスとしてのnチャネルのMOSFET1を示し、例えばInGaAs(インジウムガリウム砒素)でなるIII−V族化合物半導体層2がInP基板(図示せず)の表面に設けられていると供に、例えばSi,S,Seをドープしたソース3及びドレイン4が当該III−V族化合物半導体層2に形成されており、これらソース3及びドレイン4間の領域にあるIII−V族化合物半導体層2がチャネル層として形成され得る。
【0021】
かかる構成に加えて、本発明におけるIII−V族化合物半導体層2には、低ダメージなECRプラズマを利用して窒化処理がされていることにより、ソース3及びドレイン4間の表面に窒化処理層5が形成されている。これに加えて、この窒化処理層5には、所定のアニール温度でアニール処理がされている。これにより窒化処理層5は、Ga−N結合が支配的となり、界面の化学結合状態が安定化されている。
【0022】
このようにしてIII−V族化合物半導体層2では、窒化処理層5が形成されていると供に、当該窒化処理層5にアニール処理がされていることによって、界面準位密度が低減され、電子移動度が向上し得るように構成されている。
【0023】
なお、このMOSFET1には、窒化処理層5上にSiO2からなる酸化膜6を介してゲート7が形成されており、ゲート7にゲート電圧が印加されると供に、ソース3及びドレイン4間にドレイン電圧が印加されることによりソース3からドレイン4へ電流が流れ得る。
【0024】
因みに、上述した実施の形態においては、Si,S,Seをドープしてソース3及びドレイン4を形成し、nチャネルのMOSFET1を形成するようにした場合について述べたが、本発明では、Zn,Mg,Beをドープしてソース3及びドレイン4を形成し、pチャネルのMOSFETを形成するようにしてもよい。
(2)MOSFETの製造方法
このようなMOSFET1は、以下のような製造方法により製造される。先ず始めに、有機金属気相成長法(以下、MOVPE(Metal-Organic Vapor Phase Epitaxy)と呼ぶ)により、InP(インジウムリン)からなるInP基板の表面に、InGaAsの結晶をエピタキシャル成長させ、III−V族化合物半導体層2を形成する。
【0025】
次いで、図示しないECR(Electron Cyclotron Resonance)プラズマ装置の反応室内に、III−V族化合物半導体層2が形成されたInP基板を載置する。ECRプラズマ装置では、真空状態で窒素ガスを含んだ雰囲気中にECRプラズマを発生させるECRプラズマ処理によって、III−V族化合物半導体層2の表面に、図2(A)に示すようなIn−N結合及びGa−N結合した窒化処理層5を形成する。
【0026】
次いで、ECRプラズマ装置の反応室内を真空状態にさせたまま、当該ECRプラズマ装置を用いたECRスパッタリング法によって、図2(A)に示したように、III−V族化合物半導体層2上の窒化処理層5の表面に、例えばSiO2からなる酸化膜6を成膜する。
【0027】
その後、nチャネルのMOSFET1ではIII−V族化合物半導体層2内にSi,S,Seをドープしてソース3及びドレイン4を形成する。因みに、このようなソース3及びドレイン4の形成は、次のような製造方法で行う。nチャネルのMOSFET1を形成する場合には、III−V族化合物半導体層2の酸化膜6上にレジストを塗布し、所定のマスクを用いて当該レジストを露光することで、ソース形成予定部及びドレイン形成予定部のみレジストを除去するようパターニングする。
【0028】
続いて、酸化膜6におけるソース形成予定部及びドレイン形成予定部上に、インプラテーション処理をすることにより、Si,S,Seのキャリア不純物を低濃度で導入し、図2(B)に示すように、III−V族化合物半導体層2にソース形成部3a及びドレイン形成部4aを形成する。
【0029】
次いで、全てのレジストを除去した後、酸化膜6上に再びレジストを塗布し、所定のマスクを用いて当該レジストを露光することで、ソース形成部3a及びドレイン形成部4aのうち所定領域のみレジストを除去するようパターニングする。続いて、ソース形成部3a及びドレイン形成部4a上の露出した所定領域に対して、インプラテーション処理をすることにより、Si,S,Seのキャリア不純物を高濃度で導入し、図2(C)に示すように、キャリア不純物の濃度が2段階でなるソース3及びドレイン4をIII−V族化合物半導体層2に形成する。
【0030】
また、かかる工程に加えて、本発明では、窒化処理層5や、ソース3、ドレイン4、酸化膜6を形成したIII−V族化合物半導体層2に対し、例えば窒素ガスやフォーミングガス(Forming gas)等のアニール雰囲気ガスを用い、アニール温度250〜450℃(好ましくは450℃)、アニール時間90minでアニール処理する。これにより、窒化処理の際におけるECRプラズマダメージがアニール処理により回復すると供に、窒化処理層5においてGa−N結合が支配的となり、界面特性が向上し得るようになされている。
【0031】
次いで、酸化膜6上に例えばAlからなるゲート形成部を蒸着させた後、当該ゲート形成部上にレジストを塗布し、所定のマスクを用いて当該レジストを露光することによりパターニングし、所定溶液を用いてゲート形成部、酸化膜6及び窒化処理層5をエッチングして、図2(D)に示すように、ソース3及びドレイン4間に所定形状のゲート7、酸化膜6及び窒化処理層5を形成する。
【0032】
最後に、ゲート7、ソース3及びドレイン4の全面に酸化膜を形成した後、全面をエッチバックすることで、ゲート7の側面にも酸化膜6を成膜し、図1に示すようなMOSFET1を製造できる。
【0033】
(3)動作及び効果
以上の構成において、半導体デバイスとしてのMOSFET1では、窒素ガス雰囲気中でのECRプラズマ処理により、III−V族化合物半導体層2の表面が窒化されている。これによりMOSFET1では、III−V族化合物半導体層2の表面に窒化処理層5が形成されて、当該III−V族化合物半導体層2の表面がN終端化され、III族酸化物及びV族酸化物の形成を抑制させることができ、かくして界面準位密度を低減させることができる。
【0034】
また、このMOSFET1では、III−V族化合物半導体層2上に窒化処理層5及び酸化膜6を形成した後に、所定温度の熱を加えるアニール処理がなされている。これによりMOSFET1では、III−V族化合物半導体層2上に窒化処理層5を形成する際に生じるECRプラズマダメージを回復できると供に、窒化処理層5においてGa−N結合が支配的となった界面結合状態を形成し、界面準位密度を一段と低減させることができる。
【0035】
以上の構成によれば、窒素ガス雰囲気中で低ダメージなECRプラズマを用いたECRプラズマ処理を行うことで、III−V族化合物半導体層2の表面を窒化処理するようにしたことで、当該III−V族化合物半導体層2にIn−N結合及びGa−N結合を形成しAsの酸化物を抑制して界面特性を向上させることができ、かくして従来よりも界面準位密度が低減されたMOSFET1を提供できる。
【0036】
(4)実施例
次に、III−V族化合物半導体層2に窒化処理層5を形成すると供に、アニール処理をしたときにどのような特性を有するかについて種々の検証を行った。
【0037】
ここでは、先ず始めに、MOVPEにより、InP(インジウムリン)からなるInP基板の表面に、610℃でInGaAsの結晶をエピタキシャル成長させ、SiがドープされたIn0.53Ga0.47As(不純物濃度(Si)〜5E+15)からなる厚さ1μmのInGaAs膜を、III−V族化合物半導体層2として形成した。
【0038】
次いで、10%HClの溶液を用いてIII−V族化合物半導体層2の表面の自然酸化膜を除去した後、ECRプラズマ装置(装置名AFTEX2300(エム・イー・エス・アフティ株式会社製))を用いたECRプラズマ処理によってIII−V族化合物半導体層2の表面を窒化処理して窒化処理層5を形成した。この場合、ECRプラズマ装置は、窒素(N2)ガスの流量4.5sccm、アルゴン(Ar)ガスの流量15sccm、真空度〜1×10-1Paの雰囲気下で、マイクロ波出力500Wとして、15min、ECRプラズマを発生させた。
【0039】
続いて、このままECRプラズマ装置を用い、真空状態とさせたままIII−V族化合物半導体層2の窒化処理層5上に厚さ8nmの酸化膜6を成膜した。実際上、ECRプラズマ装置では、基板加熱することなく、酸素(O2)ガスの流量6.8sccm、アルゴン(Ar)ガスの流量15sccm、真空度〜1×10-1Paの雰囲気下で、マイクロ波出力500W、RF出力500Wとして、15min、Siターゲットをスパッタし、窒化処理層5上に酸化膜6を成膜した。
【0040】
次いで、酸化膜6上にゲート電極としてAlを真空蒸着し、酸化膜6と対向したInP基板にバック接点としてAlを真空蒸着した。その後、アニール雰囲気ガスとしてフォーミングガス(H2 4%)を用いてアニール温度350℃でアニール処理することにより、実施例となる窒化処理基板を作製した。
【0041】
また、これとは別に、III−V族化合物半導体層2に対し窒化処理を行わずにアニール処理をしたSiO2単層基板を作製した。この比較例となるSiO2単層基板は、上述のようなIII−V族化合物半導体層2に対し窒化処理を行わずに、上述した窒化処理基板の作製条件と同じ条件で、III−V族化合物半導体層2に酸化膜6を成膜し、Alを酸化膜6及びInP基板にそれぞれ真空蒸着してゲート電極及びバック接点を形成した。その後、SiO2単層基板ではフォーミングガスを用いてアニール温度350℃でアニール処理した。
【0042】
そして、SiO2単層基板のゲート電極にゲート電圧を印加し、当該SiO2単層基板の室温におけるC−V特性を測定したところ、図3(A)に示すような結果が得られた。また、上述した窒化処理基板についても、同様にゲート電極にゲート電圧を印加し、当該窒化処理基板の室温におけるC−V特性を測定したところ、図3(B)に示すような結果が得られた。
【0043】
図3(A)及び(B)では、横軸がゲート電圧を示し、縦軸が静電容量比C/Coxを示している。なお、縦軸の静電容量比C/Coxは、酸化膜6の静電容量Coxと全体の静電容量Cとの比を示している。また、このC−V特性の測定には、周波数が1kHz、10kHz、100kHz、1MHzの高周波の電圧を用いた。なお、図3(A)及び(B)における各曲線は、上方から順に1kHz、10kHz、100kHz、1MHzの各周波数でのC−V特性を示し、「Forward」は-2.0Vから1.0Vへ電圧を印加していったときの変位を示し、「Reverse」は1.0Vから-2.0Vへ電圧を戻していったときの変位を示している。
【0044】
III−V族化合物半導体層2の表面を窒化処理した窒化処理基板は、図3(A)及び(B)から、SiO2単層基板よりも反転側領域Hでの静電容量比C/Coxが低下していることが容易に確認でき、界面準位応答が低減することが分かった。また、窒化処理基板は、SiO2単層基板よりもヒステリシスが低減することが確認できた。
【0045】
次に、アニール処理することにより生じる効果について検証を行った。ここでは、上述した窒化処理基板の他に、当該窒化処理基板のアニール温度よりも低い250℃のアニール温度でアニール処理した窒化低温度処理基板と、当該窒化処理基板のアニール温度よりも高い450℃のアニール温度でアニール処理した窒化高温度処理基板と、これらと異なりアニール処理を行わなかったアニール未処理基板を作製した。なお、これら窒化低温度処理基板、窒化高温度処理基板及びアニール未処理基板は、アニール処理の条件以外は窒化処理基板の作製条件と同じ条件にて作製した。
【0046】
そして、これら窒化処理基板、窒化低温度処理基板、窒化高温度処理基板及びアニール未処理基板について、1MHzの高周波の電圧を用い、それぞれゲート電極にゲート電圧を印加し、室温におけるC−V特性を測定したところ、図4(A)に示すような結果が得られた。なお、図4(A)中における「W/O」はアニール処理を行っていないことを示し、「250℃」、「350℃」及び「450℃」はアニール温度を示している。また、図4(A)における「w/ Nitridation」は窒化処理を行っていることを示し、「PMFGA」(post-metalization forming gas anneal)はフォーミングガスを用いたアニール処理を行っていることを示している(以下同様)。
【0047】
図4(A)に示すように、窒化処理後における窒化処理基板、窒化低温度処理基板及び窒化高温度処理基板では、アニール未処理基板よりも、静電容量比C/Coxが低下していることが確認できた。このことからアニール処理により、静電容量の特性が改善することが確認できた。また、アニール温度を高温にするほど、C−V特性が向上することが確認できた。
【0048】
なお、窒化高温度処理基板について、高周波電圧を1kHz、10kHz、100kHz、1MHzとしたときの各静電容量について測定したところ、図4(B)に示すような結果が得られた。図4(B)に示すように、反転側領域での静電容量が低下しており、界面準位応答が低減することが確認できた。
【0049】
次に、窒化処理後に行われるアニールのアニール温度を変化させたときの界面準位密度について測定したところ、図5に示すような結果が得られた。図5に示すように、アニール温度を上昇させるに伴い、界面準位密度が低減することが確認できた。また、窒化処理を行った後に、450℃のアニール温度でアニールすることにより、界面準位密度が〜2×1011 cm-2eV-1となり、界面準位密度が最も低減することが確認できた。
【0050】
次に、アニール雰囲気ガスとして、フォーミングガス(H2 4%)を用いた場合と、窒素ガスを用いた場合とでは、C−V特性がどのように変化するかについて調べた。ここでは、いずれもアニール温度を450℃とし、アニール時間を90minとして、それぞれアニール処理を行ったところ、図6に示すような結果が得られた。なお、図6では、フォーミングガスを「FG」と示し、窒素ガスを「N2」と示している。図6に示すように、アニール雰囲気ガスによるC−V特性の違いはほとんどなく、窒化処理後に行われるアニール処理による界面特性の向上が主として熱であることが確認できた。
【0051】
因みに、アニール処理を行う前と、アニール処理を行った後とについて、界面のTEM(Transmission Electron Microscope)観察を行ったところ、図7(A)及び(B)に示すような結果が得られた。アニール処理を行った後を示す図7(B)の界面は、アニール処理を行う前を示す図7(A)の界面(例えば図7(A)中の領域ER)に比べて、界面の荒れが低減していることが確認できた。
【0052】
次に、X線光電子分光法(以下、XPS(X-ray photoelectron spectroscopy)と呼ぶ)によって、次の3種類の試料について、アニール処理前のIn3d、Ga2p、As3dを測定したところ、図8に示すような結果が得られた。ここで3種類の試料としては、窒化処理を行った後、アニール処理を行っていないアニール未処理基板(「窒化+SiO2」と示す)と、窒化処理及びアニール処理を行っておらず、III−V族化合物半導体層2上にSiO2からなる酸化膜を成膜しただけの基板(「SiO2」と示す)と、同じく窒化処理及びアニール処理を行っておらず、III−V族化合物半導体層2上にSiNからなる絶縁膜を成膜しただけの基板(「SiN」と示す)を用意した。
【0053】
そして、これら3種類の試料について、いずれも〜1nmの堆積膜上からXPSにより界面状態を観察した。この場合、図8に示すように、窒化処理により、III酸化物のAsの酸化物が低減することが確認できた。
【0054】
次に、窒化処理を行い、かつ450℃のアニール温度でアニール処理した窒化高温度処理基板と、窒化処理を行わずに450℃のアニール温度でアニール処理した非窒化処理基板とについて、それぞれXPSによりGa2pを測定したところ、図9(A)に示すような結果が得られた。なお、図9(A)では、窒化処理を行わずに450℃のアニール温度でアニール処理した非窒化処理基板について「w/o Nitridation」と示している。また、窒化処理を行い、かつ250℃のアニール温度でアニール処理した窒化低温度処理基板と、窒化処理を行うものの、アニール処理を行わなかったアニール未処理基板について、それぞれXPSによりN1sを測定したところ、図9(B)に示すような結果が得られた。
【0055】
これら検証結果から、窒化処理によりN1sピークが出現すること(図9(A))、アニール処理前はIn−N結合とGa−N結合の混合ピークであるが、アニール処理によりGa−N結合が支配的となること(図9(A))が確認できた。そして、これらの検証結果から、Ga−N結合の増加、In−N結合の減少、又はこの両方が、界面特性の向上に寄与していると推測できる。
【0056】
(5)他の実施の形態
なお、本発明は、本実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施の形態においては、III−V族化合物半導体層2の表面を窒化処理するためのプラズマ処理として、低ダメージなECRプラズマを用いたECRプラズマ処理を適用した場合について述べたが、本発明はこれに限らず、III−V族化合物半導体層2の表面を窒化処理することができれば、例えばリモートプラズマやダウンフロープラズマ、表面波プラズマ等この他種々のプラズマを用いたプラズマ処理を適用してもよい。
【0057】
また、上述した実施の形態においては、III−V族化合物半導体層2の表面に窒化処理を行うと供に、アニール処理を行ったMOSFET1を適用した場合について述べたが、本発明はこれに限らず、III−V族化合物半導体層2の表面に窒化処理だけを行い、アニール処理を行わずに作製されたMOSFETであってもよい。
【0058】
さらに、上述した実施の形態においては、III−V族化合物半導体層2にソース3及びドレイン4を形成した後にアニール処理を行うようにした場合について述べたが、本発明はこれに限らず、ソース3及びドレイン4の形成前となる酸化膜6を形成した後や、或いは、ゲート7を形成した後等この他種々のタイミングでアニール処理を行うようにしてもよい。
【0059】
さらに、上述した実施の形態においては、III族元素としてGaを含み、当該III族元素とV族元素からなるIII−V族化合物半導体層として、InGaAsからなるIII−V族化合物半導体層2を適用した場合について述べたが、本発明はこれに限らず、例えばGaP,GaAs,GaSb,InGaP,InGaSb,AlGaP,AlGaAs,AlGaSb,InGaAsP,InGaAsSb,InGaPSb,AlGaAsP,AlGaAsSb,AlGaPSb等この他種々のIII族元素とV族元素からなるIII−V族化合物半導体層を適用してもよい。
【0060】
さらに、上述した実施の形態においては、絶縁膜として、SiO2からなる酸化膜6を適用した場合について述べたが、本発明はこれに限らず、Al2O3、AlN、SiN、SiON、Ta2O5、ZrO2、HfO2のうちいずれか1種、或いはこれらを混合した絶縁膜を適用してもよい。
【符号の説明】
【0061】
1 MOSFET(半導体デバイス)
2 III−V族化合物半導体層
3 ソース
4 ドレイン
5 窒化処理層
6 酸化膜(絶縁膜)
【技術分野】
【0001】
本発明は、半導体デバイス及びその製造方法に関し、例えばIII族元素としてGa(ガリウム)を含むIII−V族化合物半導体層が設けられた半導体デバイスに適用して好適なものである。
【背景技術】
【0002】
従来、III族元素としてGaを含むIII−V族化合物半導体層は、電子移動度が高いことから、SiCMOSと置き換わる有望な候補となっている。実際上、Si基板上のIII−V族化合物半導体層をチャネル層として用いたMOSFET(Metal-Oxide-Semiconductor Field-Effect-Transistor:金属・酸化膜・半導体電界効果トランジスタ)は、その高い電子移動度と、低いキャリアの有効質量とから、小型化されたSiCMOSの特性をさらに向上する回路素子として期待されている(例えば、非特許文献1〜3参照)。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】Ren, F. et al. Demonstration of enhancement-mode p- and n-channel GaAs MOSFETs with Ga2O3(Gd2O3) As gate oxide. Solid State Electron. 41, 1751-1753 (1997).
【非特許文献2】Ren, F. et al. Ga2O3(Gd2O3)/InGaAs enhancement-mode n-channel MOSFET’s. IEEE Electron Device Lett. 19, 309-311 (1998).
【非特許文献3】Ye, P. D. et al. GaAs MOSFET with oxide gate dielectric grown by atomic layer deposition. IEEE Electron Device Lett. 24, 209-211 (2003).
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、このようなIII−V族化合物半導体層では、界面準位密度を低減させることで、電子移動度を高くすることができ、動作特性を向上させることができる。ここで、界面準位密度を低減させるためには、III族酸化物及びV族酸化物の除去が効果的であることは分かっており、そのため硫化物溶液によって表面をS終端化させたり、或いは原子堆積法(ALD(Atomic Layer Deposition)法)によるセルフクリーニング効果を利用して、界面準位密度を低減させることが考えられている。
【0005】
しかしながら、このような手法を用いても、III−V族化合物半導体層が有する高い電子移動度と、低いキャリアの有効質量とを十分に活かせていないため、電子移動度を高くして動作特性を一段と向上させるために、従来よりも界面準位密度をさらに低減させることが望まれている。
【0006】
本発明は以上の点を考慮してなされたもので、従来よりも界面準位密度を低減させることができる半導体デバイス及びその製造方法を提案することを目的とする。
【課題を解決するための手段】
【0007】
かかる課題を解決するため本発明の請求項1は、III族元素としてGaを含み、前記III族元素とV族元素からなるIII−V族化合物半導体層を有する半導体デバイスにおいて、窒素ガス雰囲気中でのプラズマ処理により、前記III−V族化合物半導体層の表面が窒化処理された窒化処理層と、前記窒化処理層の表面に成膜された絶縁膜とを備えることを特徴とするものである。
【0008】
また、本発明の請求項2は、前記窒化処理層及び前記絶縁膜に対してアニール処理がされていることを特徴とするものである。
【0009】
また、本発明の請求項3は、真空状態で前記III−V族化合物半導体層の表面が窒化処理されて前記窒化処理層が形成された後、前記真空状態を維持したまま、スパッタリング法により前記窒化処理層の表面に前記絶縁膜が成膜されることを特徴とするものである。
【0010】
また、本発明の請求項4は、前記プラズマ処理ではECR(Electron Cyclotron Resonance)プラズマが用いられていることを特徴とするものである。
【0011】
また、本発明の請求項5は、ソース及びドレインが設けられ、前記ソース及び前記ドレイン間にチャネル層として前記III−V族化合物半導体層が配置されていることを特徴とするものである。
【0012】
また、本発明の請求項6は、III族元素としてGaを含み、前記III族元素とV族元素からなるIII−V族化合物半導体層を有する半導体デバイスの製造方法において、窒素ガス雰囲気中でのプラズマ処理により、前記III−V族化合物半導体層の表面を窒化処理して窒化処理層を形成する窒化処理ステップと、前記窒化処理層の表面に絶縁膜を成膜する成膜ステップとを備えることを特徴とするものである。
【0013】
また、本発明の請求項7は、前記窒化処理層及び前記絶縁膜に対してアニール処理をするアニール処理ステップを備えることを特徴とするものである。
【0014】
また、本発明の請求項8は、前記成膜ステップは、真空状態で前記III−V族化合物半導体層の表面が窒化処理されて前記窒化処理層が形成された後、前記真空状態を維持したまま、スパッタリング法により前記窒化処理層の表面に前記絶縁膜を成膜することを特徴とするものである。
【0015】
また、本発明の請求項9は、前記窒化処理ステップの前記プラズマ処理ではECRプラズマが用いられていることを特徴とするものである。
【0016】
また、本発明の請求項10は、前記成膜ステップの後に、前記III−V族化合物半導体層の所定領域にソース及びドレインを設け、前記ソース及び前記ドレイン間にチャネル層として前記III−V族化合物半導体層を配置させることを特徴とするものである。
【発明の効果】
【0017】
本発明の請求項1の半導体デバイス及び請求項5の製造方法によれば、窒素ガス雰囲気下でのプラズマ処理によってIII−V族化合物半導体層の表面を窒化処理するようにしたことで、当該III−V族化合物半導体層のAs酸化物を抑制して界面特性を向上させることができ、かくして従来よりも界面準位密度が低減した半導体デバイスを提供できる。
【0018】
また、請求項2の半導体デバイス及び請求項6の製造方法によれば、アニール処理することにより、窒化処理層においてGa−N結合が支配的となった界面結合状態を形成し、界面準位密度を一段と低減させることができる。
【図面の簡単な説明】
【0019】
【図1】本発明におけるMOSFETの断面構造を示す概略図である。
【図2】MOSFETの製造方法の説明に供する概略図である。
【図3】SiO2単層基板及び窒化処理基板のC−V特性を示すグラフである。
【図4】窒化処理基板、窒化低温度処理基板、窒化高温度処理基板及びアニール未処理基板のC−V特性を示すグラフと、窒化高温度処理基板に所定の高周波電圧を印加したときのC−V特性を示すグラフである。
【図5】アニール温度を変化させた際の界面準位密度の推移を示すグラフである。
【図6】アニール処理する際に、フォーミングガスと窒素ガスとを用いたときのC−V特性を示すグラフである。
【図7】III−V族化合物半導体層と窒化処理層と酸化膜との界面を示すTEM像である。
【図8】XPSによるIn3d、Ga2p、As3dの測定結果を示すグラフである。
【図9】XPSによるGa2pの測定結果を示すグラフと、XPSによるN1sの測定結果を示すグラフである。
【発明を実施するための形態】
【0020】
以下図面に基づいて本発明の実施の形態を詳述する。
(1)MOSFETの構成
図1において、1は半導体デバイスとしてのnチャネルのMOSFET1を示し、例えばInGaAs(インジウムガリウム砒素)でなるIII−V族化合物半導体層2がInP基板(図示せず)の表面に設けられていると供に、例えばSi,S,Seをドープしたソース3及びドレイン4が当該III−V族化合物半導体層2に形成されており、これらソース3及びドレイン4間の領域にあるIII−V族化合物半導体層2がチャネル層として形成され得る。
【0021】
かかる構成に加えて、本発明におけるIII−V族化合物半導体層2には、低ダメージなECRプラズマを利用して窒化処理がされていることにより、ソース3及びドレイン4間の表面に窒化処理層5が形成されている。これに加えて、この窒化処理層5には、所定のアニール温度でアニール処理がされている。これにより窒化処理層5は、Ga−N結合が支配的となり、界面の化学結合状態が安定化されている。
【0022】
このようにしてIII−V族化合物半導体層2では、窒化処理層5が形成されていると供に、当該窒化処理層5にアニール処理がされていることによって、界面準位密度が低減され、電子移動度が向上し得るように構成されている。
【0023】
なお、このMOSFET1には、窒化処理層5上にSiO2からなる酸化膜6を介してゲート7が形成されており、ゲート7にゲート電圧が印加されると供に、ソース3及びドレイン4間にドレイン電圧が印加されることによりソース3からドレイン4へ電流が流れ得る。
【0024】
因みに、上述した実施の形態においては、Si,S,Seをドープしてソース3及びドレイン4を形成し、nチャネルのMOSFET1を形成するようにした場合について述べたが、本発明では、Zn,Mg,Beをドープしてソース3及びドレイン4を形成し、pチャネルのMOSFETを形成するようにしてもよい。
(2)MOSFETの製造方法
このようなMOSFET1は、以下のような製造方法により製造される。先ず始めに、有機金属気相成長法(以下、MOVPE(Metal-Organic Vapor Phase Epitaxy)と呼ぶ)により、InP(インジウムリン)からなるInP基板の表面に、InGaAsの結晶をエピタキシャル成長させ、III−V族化合物半導体層2を形成する。
【0025】
次いで、図示しないECR(Electron Cyclotron Resonance)プラズマ装置の反応室内に、III−V族化合物半導体層2が形成されたInP基板を載置する。ECRプラズマ装置では、真空状態で窒素ガスを含んだ雰囲気中にECRプラズマを発生させるECRプラズマ処理によって、III−V族化合物半導体層2の表面に、図2(A)に示すようなIn−N結合及びGa−N結合した窒化処理層5を形成する。
【0026】
次いで、ECRプラズマ装置の反応室内を真空状態にさせたまま、当該ECRプラズマ装置を用いたECRスパッタリング法によって、図2(A)に示したように、III−V族化合物半導体層2上の窒化処理層5の表面に、例えばSiO2からなる酸化膜6を成膜する。
【0027】
その後、nチャネルのMOSFET1ではIII−V族化合物半導体層2内にSi,S,Seをドープしてソース3及びドレイン4を形成する。因みに、このようなソース3及びドレイン4の形成は、次のような製造方法で行う。nチャネルのMOSFET1を形成する場合には、III−V族化合物半導体層2の酸化膜6上にレジストを塗布し、所定のマスクを用いて当該レジストを露光することで、ソース形成予定部及びドレイン形成予定部のみレジストを除去するようパターニングする。
【0028】
続いて、酸化膜6におけるソース形成予定部及びドレイン形成予定部上に、インプラテーション処理をすることにより、Si,S,Seのキャリア不純物を低濃度で導入し、図2(B)に示すように、III−V族化合物半導体層2にソース形成部3a及びドレイン形成部4aを形成する。
【0029】
次いで、全てのレジストを除去した後、酸化膜6上に再びレジストを塗布し、所定のマスクを用いて当該レジストを露光することで、ソース形成部3a及びドレイン形成部4aのうち所定領域のみレジストを除去するようパターニングする。続いて、ソース形成部3a及びドレイン形成部4a上の露出した所定領域に対して、インプラテーション処理をすることにより、Si,S,Seのキャリア不純物を高濃度で導入し、図2(C)に示すように、キャリア不純物の濃度が2段階でなるソース3及びドレイン4をIII−V族化合物半導体層2に形成する。
【0030】
また、かかる工程に加えて、本発明では、窒化処理層5や、ソース3、ドレイン4、酸化膜6を形成したIII−V族化合物半導体層2に対し、例えば窒素ガスやフォーミングガス(Forming gas)等のアニール雰囲気ガスを用い、アニール温度250〜450℃(好ましくは450℃)、アニール時間90minでアニール処理する。これにより、窒化処理の際におけるECRプラズマダメージがアニール処理により回復すると供に、窒化処理層5においてGa−N結合が支配的となり、界面特性が向上し得るようになされている。
【0031】
次いで、酸化膜6上に例えばAlからなるゲート形成部を蒸着させた後、当該ゲート形成部上にレジストを塗布し、所定のマスクを用いて当該レジストを露光することによりパターニングし、所定溶液を用いてゲート形成部、酸化膜6及び窒化処理層5をエッチングして、図2(D)に示すように、ソース3及びドレイン4間に所定形状のゲート7、酸化膜6及び窒化処理層5を形成する。
【0032】
最後に、ゲート7、ソース3及びドレイン4の全面に酸化膜を形成した後、全面をエッチバックすることで、ゲート7の側面にも酸化膜6を成膜し、図1に示すようなMOSFET1を製造できる。
【0033】
(3)動作及び効果
以上の構成において、半導体デバイスとしてのMOSFET1では、窒素ガス雰囲気中でのECRプラズマ処理により、III−V族化合物半導体層2の表面が窒化されている。これによりMOSFET1では、III−V族化合物半導体層2の表面に窒化処理層5が形成されて、当該III−V族化合物半導体層2の表面がN終端化され、III族酸化物及びV族酸化物の形成を抑制させることができ、かくして界面準位密度を低減させることができる。
【0034】
また、このMOSFET1では、III−V族化合物半導体層2上に窒化処理層5及び酸化膜6を形成した後に、所定温度の熱を加えるアニール処理がなされている。これによりMOSFET1では、III−V族化合物半導体層2上に窒化処理層5を形成する際に生じるECRプラズマダメージを回復できると供に、窒化処理層5においてGa−N結合が支配的となった界面結合状態を形成し、界面準位密度を一段と低減させることができる。
【0035】
以上の構成によれば、窒素ガス雰囲気中で低ダメージなECRプラズマを用いたECRプラズマ処理を行うことで、III−V族化合物半導体層2の表面を窒化処理するようにしたことで、当該III−V族化合物半導体層2にIn−N結合及びGa−N結合を形成しAsの酸化物を抑制して界面特性を向上させることができ、かくして従来よりも界面準位密度が低減されたMOSFET1を提供できる。
【0036】
(4)実施例
次に、III−V族化合物半導体層2に窒化処理層5を形成すると供に、アニール処理をしたときにどのような特性を有するかについて種々の検証を行った。
【0037】
ここでは、先ず始めに、MOVPEにより、InP(インジウムリン)からなるInP基板の表面に、610℃でInGaAsの結晶をエピタキシャル成長させ、SiがドープされたIn0.53Ga0.47As(不純物濃度(Si)〜5E+15)からなる厚さ1μmのInGaAs膜を、III−V族化合物半導体層2として形成した。
【0038】
次いで、10%HClの溶液を用いてIII−V族化合物半導体層2の表面の自然酸化膜を除去した後、ECRプラズマ装置(装置名AFTEX2300(エム・イー・エス・アフティ株式会社製))を用いたECRプラズマ処理によってIII−V族化合物半導体層2の表面を窒化処理して窒化処理層5を形成した。この場合、ECRプラズマ装置は、窒素(N2)ガスの流量4.5sccm、アルゴン(Ar)ガスの流量15sccm、真空度〜1×10-1Paの雰囲気下で、マイクロ波出力500Wとして、15min、ECRプラズマを発生させた。
【0039】
続いて、このままECRプラズマ装置を用い、真空状態とさせたままIII−V族化合物半導体層2の窒化処理層5上に厚さ8nmの酸化膜6を成膜した。実際上、ECRプラズマ装置では、基板加熱することなく、酸素(O2)ガスの流量6.8sccm、アルゴン(Ar)ガスの流量15sccm、真空度〜1×10-1Paの雰囲気下で、マイクロ波出力500W、RF出力500Wとして、15min、Siターゲットをスパッタし、窒化処理層5上に酸化膜6を成膜した。
【0040】
次いで、酸化膜6上にゲート電極としてAlを真空蒸着し、酸化膜6と対向したInP基板にバック接点としてAlを真空蒸着した。その後、アニール雰囲気ガスとしてフォーミングガス(H2 4%)を用いてアニール温度350℃でアニール処理することにより、実施例となる窒化処理基板を作製した。
【0041】
また、これとは別に、III−V族化合物半導体層2に対し窒化処理を行わずにアニール処理をしたSiO2単層基板を作製した。この比較例となるSiO2単層基板は、上述のようなIII−V族化合物半導体層2に対し窒化処理を行わずに、上述した窒化処理基板の作製条件と同じ条件で、III−V族化合物半導体層2に酸化膜6を成膜し、Alを酸化膜6及びInP基板にそれぞれ真空蒸着してゲート電極及びバック接点を形成した。その後、SiO2単層基板ではフォーミングガスを用いてアニール温度350℃でアニール処理した。
【0042】
そして、SiO2単層基板のゲート電極にゲート電圧を印加し、当該SiO2単層基板の室温におけるC−V特性を測定したところ、図3(A)に示すような結果が得られた。また、上述した窒化処理基板についても、同様にゲート電極にゲート電圧を印加し、当該窒化処理基板の室温におけるC−V特性を測定したところ、図3(B)に示すような結果が得られた。
【0043】
図3(A)及び(B)では、横軸がゲート電圧を示し、縦軸が静電容量比C/Coxを示している。なお、縦軸の静電容量比C/Coxは、酸化膜6の静電容量Coxと全体の静電容量Cとの比を示している。また、このC−V特性の測定には、周波数が1kHz、10kHz、100kHz、1MHzの高周波の電圧を用いた。なお、図3(A)及び(B)における各曲線は、上方から順に1kHz、10kHz、100kHz、1MHzの各周波数でのC−V特性を示し、「Forward」は-2.0Vから1.0Vへ電圧を印加していったときの変位を示し、「Reverse」は1.0Vから-2.0Vへ電圧を戻していったときの変位を示している。
【0044】
III−V族化合物半導体層2の表面を窒化処理した窒化処理基板は、図3(A)及び(B)から、SiO2単層基板よりも反転側領域Hでの静電容量比C/Coxが低下していることが容易に確認でき、界面準位応答が低減することが分かった。また、窒化処理基板は、SiO2単層基板よりもヒステリシスが低減することが確認できた。
【0045】
次に、アニール処理することにより生じる効果について検証を行った。ここでは、上述した窒化処理基板の他に、当該窒化処理基板のアニール温度よりも低い250℃のアニール温度でアニール処理した窒化低温度処理基板と、当該窒化処理基板のアニール温度よりも高い450℃のアニール温度でアニール処理した窒化高温度処理基板と、これらと異なりアニール処理を行わなかったアニール未処理基板を作製した。なお、これら窒化低温度処理基板、窒化高温度処理基板及びアニール未処理基板は、アニール処理の条件以外は窒化処理基板の作製条件と同じ条件にて作製した。
【0046】
そして、これら窒化処理基板、窒化低温度処理基板、窒化高温度処理基板及びアニール未処理基板について、1MHzの高周波の電圧を用い、それぞれゲート電極にゲート電圧を印加し、室温におけるC−V特性を測定したところ、図4(A)に示すような結果が得られた。なお、図4(A)中における「W/O」はアニール処理を行っていないことを示し、「250℃」、「350℃」及び「450℃」はアニール温度を示している。また、図4(A)における「w/ Nitridation」は窒化処理を行っていることを示し、「PMFGA」(post-metalization forming gas anneal)はフォーミングガスを用いたアニール処理を行っていることを示している(以下同様)。
【0047】
図4(A)に示すように、窒化処理後における窒化処理基板、窒化低温度処理基板及び窒化高温度処理基板では、アニール未処理基板よりも、静電容量比C/Coxが低下していることが確認できた。このことからアニール処理により、静電容量の特性が改善することが確認できた。また、アニール温度を高温にするほど、C−V特性が向上することが確認できた。
【0048】
なお、窒化高温度処理基板について、高周波電圧を1kHz、10kHz、100kHz、1MHzとしたときの各静電容量について測定したところ、図4(B)に示すような結果が得られた。図4(B)に示すように、反転側領域での静電容量が低下しており、界面準位応答が低減することが確認できた。
【0049】
次に、窒化処理後に行われるアニールのアニール温度を変化させたときの界面準位密度について測定したところ、図5に示すような結果が得られた。図5に示すように、アニール温度を上昇させるに伴い、界面準位密度が低減することが確認できた。また、窒化処理を行った後に、450℃のアニール温度でアニールすることにより、界面準位密度が〜2×1011 cm-2eV-1となり、界面準位密度が最も低減することが確認できた。
【0050】
次に、アニール雰囲気ガスとして、フォーミングガス(H2 4%)を用いた場合と、窒素ガスを用いた場合とでは、C−V特性がどのように変化するかについて調べた。ここでは、いずれもアニール温度を450℃とし、アニール時間を90minとして、それぞれアニール処理を行ったところ、図6に示すような結果が得られた。なお、図6では、フォーミングガスを「FG」と示し、窒素ガスを「N2」と示している。図6に示すように、アニール雰囲気ガスによるC−V特性の違いはほとんどなく、窒化処理後に行われるアニール処理による界面特性の向上が主として熱であることが確認できた。
【0051】
因みに、アニール処理を行う前と、アニール処理を行った後とについて、界面のTEM(Transmission Electron Microscope)観察を行ったところ、図7(A)及び(B)に示すような結果が得られた。アニール処理を行った後を示す図7(B)の界面は、アニール処理を行う前を示す図7(A)の界面(例えば図7(A)中の領域ER)に比べて、界面の荒れが低減していることが確認できた。
【0052】
次に、X線光電子分光法(以下、XPS(X-ray photoelectron spectroscopy)と呼ぶ)によって、次の3種類の試料について、アニール処理前のIn3d、Ga2p、As3dを測定したところ、図8に示すような結果が得られた。ここで3種類の試料としては、窒化処理を行った後、アニール処理を行っていないアニール未処理基板(「窒化+SiO2」と示す)と、窒化処理及びアニール処理を行っておらず、III−V族化合物半導体層2上にSiO2からなる酸化膜を成膜しただけの基板(「SiO2」と示す)と、同じく窒化処理及びアニール処理を行っておらず、III−V族化合物半導体層2上にSiNからなる絶縁膜を成膜しただけの基板(「SiN」と示す)を用意した。
【0053】
そして、これら3種類の試料について、いずれも〜1nmの堆積膜上からXPSにより界面状態を観察した。この場合、図8に示すように、窒化処理により、III酸化物のAsの酸化物が低減することが確認できた。
【0054】
次に、窒化処理を行い、かつ450℃のアニール温度でアニール処理した窒化高温度処理基板と、窒化処理を行わずに450℃のアニール温度でアニール処理した非窒化処理基板とについて、それぞれXPSによりGa2pを測定したところ、図9(A)に示すような結果が得られた。なお、図9(A)では、窒化処理を行わずに450℃のアニール温度でアニール処理した非窒化処理基板について「w/o Nitridation」と示している。また、窒化処理を行い、かつ250℃のアニール温度でアニール処理した窒化低温度処理基板と、窒化処理を行うものの、アニール処理を行わなかったアニール未処理基板について、それぞれXPSによりN1sを測定したところ、図9(B)に示すような結果が得られた。
【0055】
これら検証結果から、窒化処理によりN1sピークが出現すること(図9(A))、アニール処理前はIn−N結合とGa−N結合の混合ピークであるが、アニール処理によりGa−N結合が支配的となること(図9(A))が確認できた。そして、これらの検証結果から、Ga−N結合の増加、In−N結合の減少、又はこの両方が、界面特性の向上に寄与していると推測できる。
【0056】
(5)他の実施の形態
なお、本発明は、本実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施の形態においては、III−V族化合物半導体層2の表面を窒化処理するためのプラズマ処理として、低ダメージなECRプラズマを用いたECRプラズマ処理を適用した場合について述べたが、本発明はこれに限らず、III−V族化合物半導体層2の表面を窒化処理することができれば、例えばリモートプラズマやダウンフロープラズマ、表面波プラズマ等この他種々のプラズマを用いたプラズマ処理を適用してもよい。
【0057】
また、上述した実施の形態においては、III−V族化合物半導体層2の表面に窒化処理を行うと供に、アニール処理を行ったMOSFET1を適用した場合について述べたが、本発明はこれに限らず、III−V族化合物半導体層2の表面に窒化処理だけを行い、アニール処理を行わずに作製されたMOSFETであってもよい。
【0058】
さらに、上述した実施の形態においては、III−V族化合物半導体層2にソース3及びドレイン4を形成した後にアニール処理を行うようにした場合について述べたが、本発明はこれに限らず、ソース3及びドレイン4の形成前となる酸化膜6を形成した後や、或いは、ゲート7を形成した後等この他種々のタイミングでアニール処理を行うようにしてもよい。
【0059】
さらに、上述した実施の形態においては、III族元素としてGaを含み、当該III族元素とV族元素からなるIII−V族化合物半導体層として、InGaAsからなるIII−V族化合物半導体層2を適用した場合について述べたが、本発明はこれに限らず、例えばGaP,GaAs,GaSb,InGaP,InGaSb,AlGaP,AlGaAs,AlGaSb,InGaAsP,InGaAsSb,InGaPSb,AlGaAsP,AlGaAsSb,AlGaPSb等この他種々のIII族元素とV族元素からなるIII−V族化合物半導体層を適用してもよい。
【0060】
さらに、上述した実施の形態においては、絶縁膜として、SiO2からなる酸化膜6を適用した場合について述べたが、本発明はこれに限らず、Al2O3、AlN、SiN、SiON、Ta2O5、ZrO2、HfO2のうちいずれか1種、或いはこれらを混合した絶縁膜を適用してもよい。
【符号の説明】
【0061】
1 MOSFET(半導体デバイス)
2 III−V族化合物半導体層
3 ソース
4 ドレイン
5 窒化処理層
6 酸化膜(絶縁膜)
【特許請求の範囲】
【請求項1】
III族元素としてGaを含み、前記III族元素とV族元素からなるIII−V族化合物半導体層を有する半導体デバイスにおいて、
窒素ガス雰囲気中でのプラズマ処理により、前記III−V族化合物半導体層の表面が窒化処理された窒化処理層と、
前記窒化処理層の表面に成膜された絶縁膜と
を備えることを特徴とする半導体デバイス。
【請求項2】
前記窒化処理層及び前記絶縁膜に対してアニール処理がされている
ことを特徴とする請求項1記載の半導体デバイス。
【請求項3】
真空状態で前記III−V族化合物半導体層の表面が窒化処理されて前記窒化処理層が形成された後、前記真空状態を維持したまま、スパッタリング法により前記窒化処理層の表面に前記絶縁膜が成膜される
ことを特徴とする請求項1又は2記載の半導体デバイス。
【請求項4】
前記プラズマ処理ではECR(Electron Cyclotron Resonance)プラズマが用いられている
ことを特徴とする請求項1〜3のうちいずれか1項記載の半導体デバイス。
【請求項5】
ソース及びドレインが設けられ、前記ソース及び前記ドレイン間にチャネル層として前記III−V族化合物半導体層が配置されている
ことを特徴とする請求項1〜4のうちいずれか1項記載の半導体デバイス。
【請求項6】
III族元素としてGaを含み、前記III族元素とV族元素からなるIII−V族化合物半導体層を有する半導体デバイスの製造方法において、
窒素ガス雰囲気中でのプラズマ処理により、前記III−V族化合物半導体層の表面を窒化処理して窒化処理層を形成する窒化処理ステップと、
前記窒化処理層の表面に絶縁膜を成膜する成膜ステップと
を備えることを特徴とする半導体デバイスの製造方法。
【請求項7】
前記窒化処理層及び前記絶縁膜に対してアニール処理をするアニール処理ステップを備える
ことを特徴とする請求項6記載の半導体デバイスの製造方法。
【請求項8】
前記成膜ステップは、
真空状態で前記III−V族化合物半導体層の表面が窒化処理されて前記窒化処理層が形成された後、前記真空状態を維持したまま、スパッタリング法により前記窒化処理層の表面に前記絶縁膜を成膜する
ことを特徴とする請求項6又は7記載の半導体デバイスの製造方法。
【請求項9】
前記窒化処理ステップの前記プラズマ処理ではECRプラズマが用いられている
ことを特徴とする請求項6〜8のうちいずれか1項記載の半導体デバイスの製造方法。
【請求項10】
前記成膜ステップの後に、
前記III−V族化合物半導体層の所定領域にソース及びドレインを設け、前記ソース及び前記ドレイン間にチャネル層として前記III−V族化合物半導体層を配置させる
ことを特徴とする請求項6〜9のうちいずれか1項記載の半導体デバイスの製造方法。
【請求項1】
III族元素としてGaを含み、前記III族元素とV族元素からなるIII−V族化合物半導体層を有する半導体デバイスにおいて、
窒素ガス雰囲気中でのプラズマ処理により、前記III−V族化合物半導体層の表面が窒化処理された窒化処理層と、
前記窒化処理層の表面に成膜された絶縁膜と
を備えることを特徴とする半導体デバイス。
【請求項2】
前記窒化処理層及び前記絶縁膜に対してアニール処理がされている
ことを特徴とする請求項1記載の半導体デバイス。
【請求項3】
真空状態で前記III−V族化合物半導体層の表面が窒化処理されて前記窒化処理層が形成された後、前記真空状態を維持したまま、スパッタリング法により前記窒化処理層の表面に前記絶縁膜が成膜される
ことを特徴とする請求項1又は2記載の半導体デバイス。
【請求項4】
前記プラズマ処理ではECR(Electron Cyclotron Resonance)プラズマが用いられている
ことを特徴とする請求項1〜3のうちいずれか1項記載の半導体デバイス。
【請求項5】
ソース及びドレインが設けられ、前記ソース及び前記ドレイン間にチャネル層として前記III−V族化合物半導体層が配置されている
ことを特徴とする請求項1〜4のうちいずれか1項記載の半導体デバイス。
【請求項6】
III族元素としてGaを含み、前記III族元素とV族元素からなるIII−V族化合物半導体層を有する半導体デバイスの製造方法において、
窒素ガス雰囲気中でのプラズマ処理により、前記III−V族化合物半導体層の表面を窒化処理して窒化処理層を形成する窒化処理ステップと、
前記窒化処理層の表面に絶縁膜を成膜する成膜ステップと
を備えることを特徴とする半導体デバイスの製造方法。
【請求項7】
前記窒化処理層及び前記絶縁膜に対してアニール処理をするアニール処理ステップを備える
ことを特徴とする請求項6記載の半導体デバイスの製造方法。
【請求項8】
前記成膜ステップは、
真空状態で前記III−V族化合物半導体層の表面が窒化処理されて前記窒化処理層が形成された後、前記真空状態を維持したまま、スパッタリング法により前記窒化処理層の表面に前記絶縁膜を成膜する
ことを特徴とする請求項6又は7記載の半導体デバイスの製造方法。
【請求項9】
前記窒化処理ステップの前記プラズマ処理ではECRプラズマが用いられている
ことを特徴とする請求項6〜8のうちいずれか1項記載の半導体デバイスの製造方法。
【請求項10】
前記成膜ステップの後に、
前記III−V族化合物半導体層の所定領域にソース及びドレインを設け、前記ソース及び前記ドレイン間にチャネル層として前記III−V族化合物半導体層を配置させる
ことを特徴とする請求項6〜9のうちいずれか1項記載の半導体デバイスの製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【公開番号】特開2011−103318(P2011−103318A)
【公開日】平成23年5月26日(2011.5.26)
【国際特許分類】
【出願番号】特願2009−256756(P2009−256756)
【出願日】平成21年11月10日(2009.11.10)
【新規性喪失の例外の表示】特許法第30条第1項適用申請有り 〔刊行物名〕 第70回応用物理学会学術講演会 講演予稿集 〔発行所〕 社団法人応用物理学会 〔発行日〕 平成21年9月8日
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成21年度、NEDO 戦略的技術開発 ナノエレクトロ二クス半導体新材料・新構造技術開発事業 産業技術力強化法第19条の適用を受ける特許出願
【出願人】(504137912)国立大学法人 東京大学 (1,942)
【Fターム(参考)】
【公開日】平成23年5月26日(2011.5.26)
【国際特許分類】
【出願日】平成21年11月10日(2009.11.10)
【新規性喪失の例外の表示】特許法第30条第1項適用申請有り 〔刊行物名〕 第70回応用物理学会学術講演会 講演予稿集 〔発行所〕 社団法人応用物理学会 〔発行日〕 平成21年9月8日
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成21年度、NEDO 戦略的技術開発 ナノエレクトロ二クス半導体新材料・新構造技術開発事業 産業技術力強化法第19条の適用を受ける特許出願
【出願人】(504137912)国立大学法人 東京大学 (1,942)
【Fターム(参考)】
[ Back to top ]