半導体装置の製造方法
【課題】高誘電率ゲート絶縁膜およびメタルゲート電極を有するMISFETを備えた半導体装置の信頼性向上を図る。
【解決手段】nチャネル型MISFET用の高誘電率ゲート絶縁膜としてHfとLaとOとを主成分として含有するHf含有絶縁膜4aを形成し、pチャネル型MISFET用の高誘電率ゲート絶縁膜としてHfとAlとOとを主成分として含有するHf含有絶縁膜4bを形成する。それから、金属膜7とシリコン膜8を形成し、これらをドライエッチングでパターニングしてゲート電極GE1,GE2を形成する。その後、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bをウェットエッチングで除去するが、この際、フッ酸を含有しない酸性溶液でのウェット処理とアルカリ性溶液でのウェット処理とを行ってから、フッ酸を含有する酸性溶液でのウェット処理を行う。
【解決手段】nチャネル型MISFET用の高誘電率ゲート絶縁膜としてHfとLaとOとを主成分として含有するHf含有絶縁膜4aを形成し、pチャネル型MISFET用の高誘電率ゲート絶縁膜としてHfとAlとOとを主成分として含有するHf含有絶縁膜4bを形成する。それから、金属膜7とシリコン膜8を形成し、これらをドライエッチングでパターニングしてゲート電極GE1,GE2を形成する。その後、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bをウェットエッチングで除去するが、この際、フッ酸を含有しない酸性溶液でのウェット処理とアルカリ性溶液でのウェット処理とを行ってから、フッ酸を含有する酸性溶液でのウェット処理を行う。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、特に、高誘電率ゲート絶縁膜およびメタルゲート電極を有するMISFETを備えた半導体装置の製造技術に適用して有効な技術に関する。
【背景技術】
【0002】
半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、イオン注入などによりソース・ドレイン領域を形成することで、MISFET(Metal Insulator Semiconductor Field Effect Transistor)を形成することができる。ゲート絶縁膜としては酸化シリコン膜を、ゲート電極としてはポリシリコン膜を使用することが一般的である。
【0003】
しかしながら、近年、MISFET素子の微細化に伴いゲート絶縁膜の薄膜化が進み、ポリシリコン膜をゲート電極に使用した場合におけるゲート電極の空乏化の影響が無視できなくなってきている。このため、ゲート電極としてメタルゲート電極を用いてゲート電極の空乏化現象を抑制する技術がある。
【0004】
また、MISFET素子の微細化に伴いゲート絶縁膜の薄膜化が進み、薄い酸化シリコン膜をゲート絶縁膜として使用すると、MISFETのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。このため、ゲート絶縁膜として、酸化シリコン膜より誘電率の高い材料(高誘電率材料)を使用することにより、容量を同じにしても物理的膜厚を増加させることで、リーク電流を低減する技術がある。
【0005】
特開2005−79311号公報公報(特許文献1)には、High−k膜のエッチングに関する技術が記載されている。
【0006】
特開2003−173998号公報(特許文献2)には、半導体基板の洗浄に関する技術が記載されている。
【0007】
特開2005−32851号公報(特許文献3)には、High−k膜のエッチングに関する技術が記載されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2005−79311号公報
【特許文献2】特開2003−173998号公報
【特許文献3】特開2005−32851号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明者の検討によれば、次のことが分かった。
【0010】
メタルゲート電極を用いた場合、ゲート電極の空乏化の問題は解決できるが、ポリシリコンゲート電極を用いた場合に比べて、MISFETのしきい値電圧(しきい値)の絶対値が大きくなってしまい、CMISFETであれば、nチャネル型MISFETおよびpチャネル型MISFETの両方でしきい値電圧の絶対値が大きくなってしまう。このため、メタルゲート電極を適用する場合には、低しきい値化(しきい値電圧の絶対値の低下)を図ることが望まれる。
【0011】
ゲート絶縁膜用の高誘電率膜(High−k膜)として、Hfを含有する高誘電率膜であるHf系ゲート絶縁膜が優れているが、nチャネル型MISFETにおけるHf系ゲート絶縁膜にランタン(La)を導入すると、nチャネル型MISFETを低しきい値化することができる。また、pチャネル型MISFETにおけるHf系ゲート絶縁膜にアルミニウム(Al)を導入すると、pチャネル型MISFETを低しきい値化することができる。
【0012】
しかしながら、Hf系ゲート絶縁膜は、一般的にエッチングが困難であり、Hf系ゲート絶縁膜にLaやAlを導入した場合には、ゲート加工時にHf系ゲート絶縁膜のエッチングに起因した不具合が生じる可能性があることが、本発明者の検討により分かった。
【0013】
すなわち、ドライエッチングでメタルゲート電極を加工した際に、ドライエッチング工程を終了した段階では、このドライエッチングに伴うエッチング残渣または堆積物(反応生成物)が半導体基板の主面に付着している。メタルゲート電極加工時のドライエッチング工程は、メタルゲート電極で覆われない部分のHf系ゲート絶縁膜が露出するまで行われるため、ドライエッチングに伴うこの堆積物(反応生成物)には、Hf系ゲート絶縁膜が含有するLa(ランタン)やAl(アルミニウム)を含むものが生じ得る。ドライエッチングでメタルゲート電極を加工した後には、メタルゲート電極で覆われない部分のHf系ゲート絶縁膜を除去する必要があるが、このHf系ゲート絶縁膜の除去工程にフッ酸を用いようとすると、LaやAlはフッ酸中のフッ素と結合してフッ化物を生成しやすいため、上記堆積物(反応生成物)中に含まれるLaやAlとフッ酸中のフッ素とが結合してLaフッ化物やAlフッ化物が生成されてしまう。しかしながら、Laフッ化物やAlフッ化物はフッ酸に溶けにくいため、Laフッ化物やAlフッ化物が一旦生成されてしまうと、このLaフッ化物やAlフッ化物がフッ酸によるHf系ゲート絶縁膜のエッチングを阻害したり、あるいは、エッチング終了後にLaフッ化物やAlフッ化物が異物として残存してしまう。これは、製造された半導体装置の信頼性を低下させる可能性がある。
【0014】
本発明の目的は、高誘電率ゲート絶縁膜およびメタルゲート電極を有するMISFETを備えた半導体装置において、信頼性向上を図ることができる技術を提供することにある。
【0015】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0016】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0017】
代表的な実施の形態による半導体装置の製造方法は、半導体基板上にnチャネル型MISFET用でHfとLaとOとを主成分として含有する第1高誘電率ゲート絶縁膜とpチャネル型MISFET用でHfとAlとOとを主成分として含有する第2高誘電率ゲート絶縁膜を形成してから、その上に金属膜を形成する。それから、この金属膜をドライエッチングによりパターニングして、nチャネル型MISFET用の第1メタルゲート電極とpチャネル型MISFET用の第2メタルゲート電極とを形成してから、第1メタルゲート電極で覆われていない部分の第1高誘電率ゲート絶縁膜と第2メタルゲート電極で覆われていない部分の第2高誘電率ゲート絶縁膜とをウェットエッチングにより除去する。このウェットエッチング工程は、フッ酸を含有しない酸性溶液で半導体基板をウェット処理する工程と、アルカリ性溶液で半導体基板をウェット処理する工程と、これら両工程の後でフッ酸を含有する酸性溶液で半導体基板をウェット処理する工程とを含むものである。
【発明の効果】
【0018】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0019】
代表的な実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【0020】
【図1】本発明の一実施の形態である半導体装置の要部断面図である。
【図2】本発明の一実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。
【図3】図2のステップS6の工程の一例を示す製造プロセスフロー図である。
【図4】図2のステップS12のウェットエッチング工程の詳細を示す製造プロセスフロー図である。
【図5】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図6】図5に続く半導体装置の製造工程中の要部断面図である。
【図7】図6に続く半導体装置の製造工程中の要部断面図である。
【図8】図7に続く半導体装置の製造工程中の要部断面図である。
【図9】図8に続く半導体装置の製造工程中の要部断面図である。
【図10】図9に続く半導体装置の製造工程中の要部断面図である。
【図11】図10に続く半導体装置の製造工程中の要部断面図である。
【図12】図11に続く半導体装置の製造工程中の要部断面図である。
【図13】図12に続く半導体装置の製造工程中の要部断面図である。
【図14】図13に続く半導体装置の製造工程中の要部断面図である。
【図15】図14に続く半導体装置の製造工程中の要部断面図である。
【図16】図15に続く半導体装置の製造工程中の要部断面図である。
【図17】図16に続く半導体装置の製造工程中の要部断面図である。
【図18】ステップS11のドライエッチング工程を終了した段階を模式的に示す説明図である。
【図19】ステップS12aの第1のウェット処理を行った状態を模式的に示す説明図である。
【図20】ステップS12bの第2のウェット処理を行った状態を模式的に示す説明図である。
【図21】ステップS12cの第3のウェット処理を行った状態を模式的に示す説明図である。
【図22】図2のステップS6の工程の他の例を示す製造プロセスフロー図である。
【図23】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図24】図23に続く半導体装置の製造工程中の要部断面図である。
【図25】図24に続く半導体装置の製造工程中の要部断面図である。
【図26】図25に続く半導体装置の製造工程中の要部断面図である。
【図27】図26に続く半導体装置の製造工程中の要部断面図である。
【図28】図27に続く半導体装置の製造工程中の要部断面図である。
【図29】本発明の他の実施の形態である半導体装置の他の製造工程中の要部断面図である。
【図30】図29に続く半導体装置の製造工程中の要部断面図である。
【図31】図30に続く半導体装置の製造工程中の要部断面図である。
【図32】図31に続く半導体装置の製造工程中の要部断面図である。
【図33】図32に続く半導体装置の製造工程中の要部断面図である。
【図34】図33に続く半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【0021】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0022】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0023】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【0024】
(実施の形態1)
本実施の形態の半導体装置を図面を参照して説明する。
【0025】
図1は、本発明の一実施の形態である半導体装置、ここではCMISFET(Complementary Metal Insulator Semiconductor Field Effect Transistor)を有する半導体装置の要部断面図である。
【0026】
図1に示されるように、本実施の形態の半導体装置は、半導体基板1のnMIS形成領域(第1領域)1Aに形成されたnチャネル型MISFET(Metal Insulator Semiconductor Field Effect Transistor:MIS型電界効果トランジスタ)Qnと半導体基板1のpMIS形成領域(第2領域)1Bに形成されたpチャネル型MISFETQpとを有している。
【0027】
すなわち、p型の単結晶シリコンなどからなる半導体基板1は、素子分離領域2によって規定されて互いに電気的に分離されたnMIS形成領域1AおよびpMIS形成領域1Bを有しており、nMIS形成領域1Aの半導体基板1にp型ウエルPWが形成され、pMIS形成領域1Bの半導体基板1にn型ウエルNWが形成されている。nMIS形成領域1Aのp型ウエルPWの表面上には、nチャネル型MISFETQnのゲート絶縁膜として機能するHf含有絶縁膜(第1高誘電率ゲート絶縁膜)4aを介して、nチャネル型MISFETQnのゲート電極(第1メタルゲート電極)GE1が形成されている。また、pMIS形成領域1Bのn型ウエルNWの表面上には、pチャネル型MISFETQpのゲート絶縁膜として機能するHf含有絶縁膜(第2高誘電率ゲート絶縁膜)4bを介して、pチャネル型MISFETQpのゲート電極(第2メタルゲート電極)GE2が形成されている。
【0028】
また、Hf含有絶縁膜4aおよびHf含有絶縁膜4bは、半導体基板1(p型ウエルPWおよびn型ウエルNW)の表面(シリコン面)上に直接的に形成する(すなわち界面層3を省略する)こともできるが、Hf含有絶縁膜4aおよびHf含有絶縁膜4bと半導体基板1(p型ウエルPWおよびn型ウエルNW)との界面に、薄い酸化シリコン膜または酸窒化シリコン膜からなる絶縁性の界面層(絶縁層、絶縁膜)3を設けることもできる。酸化シリコンまたは酸窒化シリコンからなる界面層(第1絶縁膜)3を設けることで、ゲート絶縁膜と半導体基板(のシリコン面)の界面をSiO2/Si(またはSiON/Si)構造にし、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができる。
【0029】
Hf含有絶縁膜4aとHf含有絶縁膜4bとは、それぞれ酸化シリコンよりも誘電率(比誘電率)が高い絶縁材料膜、いわゆるHigh−k膜(高誘電率膜)である。なお、本願において、High−k膜、高誘電率膜あるいは高誘電率ゲート絶縁膜と言うときは、酸化シリコン(SiOx、代表的にはSiO2)よりも誘電率(比誘電率)が高い膜を意味する。また、本願において、Hfを含有するゲート絶縁膜をHf系ゲート絶縁膜と称する場合もある。
【0030】
nチャネル型MISFETQnの高誘電率ゲート絶縁膜として機能するHf含有絶縁膜4aは、Hf(ハフニウム)とO(酸素)とを主成分として含有する絶縁材料からなり、更にLa(ランタン)を含有していることを特徴の一つとしている。このHf含有絶縁膜4aは、Hf(ハフニウム)とO(酸素)とLa(ランタン)とを必須の構成元素として含有するが、それ以外に更にN(窒素)とSi(シリコン、ケイ素)の一方または両方を含有することもできる。Hf含有絶縁膜4aがLa(ランタン)を含有するのは、nチャネル型MISFETQnの低しきい値化を図るためである。なお、MISFETの低しきい値化とは、そのMISFETのしきい値(しきい値電圧)の絶対値を小さく(低く)することに対応する。
【0031】
従って、Hf含有絶縁膜4aとして、HfLaO膜、HfLaON膜、HfLaSiON膜またはHfLaSiO膜を好適に用いることができる。
【0032】
ここで、HfLaO膜は、ハフニウム(Hf)とランタン(La)と酸素(O)とで構成された絶縁材料膜であり、HfLaON膜は、ハフニウム(Hf)とランタン(La)と酸素(O)と窒素(N)とで構成された絶縁材料膜である。また、HfLaSiON膜は、ハフニウム(Hf)とランタン(La)とシリコン(Si)と酸素(O)と窒素(N)とで構成された絶縁材料膜であり、HfLaSiO膜は、ハフニウム(Hf)とランタン(La)とシリコン(Si)と酸素(O)とで構成された絶縁材料膜である。
【0033】
なお、HfLaSiON膜と表記した場合、HfLaSiON膜におけるHfとLaとSiとOとNの原子比は1:1:1:1:1に限定されるものではない。このことは、HfLaO膜、HfLaON膜、HfLaSiO膜、HfAlO膜、HfAlON膜、HfAlSiON膜、HfAlSiO膜、HfO膜、HfON膜、HfSiON膜、HfSiO膜などについても同様である。
【0034】
pチャネル型MISFETQpの高誘電率ゲート絶縁膜として機能するHf含有絶縁膜4bは、Hf(ハフニウム)とO(酸素)とを主成分として含有する絶縁材料からなり、更にAl(アルミニウム)を含有していることを特徴の一つとしている。このHf含有絶縁膜4bは、Hf(ハフニウム)とO(酸素)とAl(アルミニウム)とを必須の構成元素として含有するが、それ以外に更にN(窒素)とSi(シリコン、ケイ素)の一方または両方を含有することもできる。Hf含有絶縁膜4bがAl(アルミニウム)を含有するのは、pチャネル型MISFETQpの低しきい値化を図るためである。従って、Hf含有絶縁膜4bとして、HfAlO膜、HfAlON膜、HfAlSiON膜またはHfAlSiO膜を好適に用いることができる。
【0035】
ここで、HfAlO膜は、ハフニウム(Hf)とアルミニウム(Al)と酸素(O)とで構成された絶縁材料膜であり、HfAlON膜は、ハフニウム(Hf)とアルミニウム(Al)と酸素(O)と窒素(N)とで構成された絶縁材料膜である。また、HfAlSiON膜は、ハフニウム(Hf)とアルミニウム(Al)とシリコン(Si)と酸素(O)と窒素(N)とで構成された絶縁材料膜であり、HfAlSiO膜は、ハフニウム(Hf)とアルミニウム(Al)とシリコン(Si)と酸素(O)とで構成された絶縁材料膜である。
【0036】
各ゲート電極GE1,GE2は、ゲート絶縁膜(nMIS形成領域1AではHf含有絶縁膜4a、pMIS形成領域1BではHf含有絶縁膜4b)に接する金属膜(金属層、メタルゲート膜)7と、この金属膜7上のシリコン膜8との積層膜(積層構造)で構成されている。ゲート電極GE1,GE2のうち、ゲート電極GE1はnMIS形成領域1Aに形成され、ゲート電極GE2はpMIS形成領域1Bに形成されている。
【0037】
ゲート電極GE1は、高誘電率ゲート絶縁膜であるHf含有絶縁膜4aに接する金属膜7を有し、ゲート電極GE2は、高誘電率ゲート絶縁膜であるHf含有絶縁膜4bに接する金属膜7を有しており、各ゲート電極GE1,GE2は、いわゆるメタルゲート電極(金属ゲート電極)である。
【0038】
なお、本願において、金属膜(金属層)とは、金属伝導を示す導電膜(導電層)を言い、単体の金属膜(純金属膜)や合金膜だけでなく、金属伝導を示す金属化合物膜(窒化金属膜や炭化金属膜など)も含むものとする。このため、金属膜7は、金属伝導を示す導電膜であり、金属級に抵抗率が低い。金属膜7として特に好ましいのは、窒化チタン(TiN)膜、窒化タンタル(TaN)膜、窒化タングステン(WN)膜、炭化チタン(TiC)膜、炭化タンタル(TaC)膜、炭化タングステン(WC)膜または窒化炭化タンタル(TaCN)膜である。
【0039】
nMIS形成領域1Aのp型ウエルPWには、nチャネル型MISFETQnのLDD(Lightly doped Drain)構造のソース・ドレイン領域として、n−型半導体領域(エクステンション領域、LDD領域)EX1とそれよりも高不純物濃度のn+型半導体領域(ソース・ドレイン領域)SD1とが形成されている。また、pMIS形成領域1Bのn型ウエルNWには、pチャネル型MISFETQpのLDD構造のソース・ドレイン領域として、p−型半導体領域(エクステンション領域、LDD領域)EX2とそれよりも高不純物濃度のp+型半導体領域(ソース・ドレイン領域)SD2とが形成されている。n+型半導体領域SD1は、n−型半導体領域EX1よりも不純物濃度が高くかつ接合深さが深く、p+型半導体領域SD2は、p−型半導体領域EX2よりも不純物濃度が高くかつ接合深さが深い。
【0040】
ゲート電極GE1,GE2(のシリコン膜8)上には、絶縁膜9が形成されている。この絶縁膜9は、ゲート電極GE1,GE2を加工する際のハードマスクとして使用したものであるが、ハードマスク(絶縁膜9)は残っていなくてもよく、シリコン電極(シリコン膜8)上部をシリサイド化(金属シリサイド化)する場合は、後の工程(ゲート電極加工後でシリサイド化前の工程)で絶縁膜9を除去してもよい。
【0041】
ゲート電極GE1,GE2の側壁上には、絶縁体からなるサイドウォール(側壁スペーサ、側壁絶縁膜)SWが形成されている。nMIS形成領域1Aにおいて、n−型半導体領域EX1はゲート電極GE1に整合して形成され、n+型半導体領域SD1はゲート電極GE1の側壁上に設けられたサイドウォールSWに整合して形成されている。また、pMIS形成領域1Bにおいて、p−型半導体領域EX2はゲート電極GE2に整合して形成され、p+型半導体領域SD2はゲート電極GE2の側壁上に設けられたサイドウォールSWに整合して形成されている。すなわち、n−型半導体領域EX1は、ゲート電極GE1の側壁上に形成されたサイドウォールSWの下に位置して、nチャネル型MISFETQnのチャネル領域とn+型半導体領域SD1との間に介在し、p−型半導体領域EX2は、ゲート電極GE2の側壁上に形成されたサイドウォールSWの下に位置して、pチャネル型MISFETQpのチャネル領域とp+型半導体領域SD2との間に介在している。
【0042】
更に、後述の絶縁膜(層間絶縁膜)11、コンタクトホールCNT、プラグPG、ストッパ絶縁膜12、絶縁膜13および配線M1(後述の図16および図17参照)や、更に上層の多層配線構造が形成されているが、ここでは図示およびその説明は省略する。
【0043】
次に、本実施の形態の半導体装置の製造工程を図面を参照して説明する。
【0044】
図2は、本実施の形態の半導体装置、ここではCMISFETを有する半導体装置の製造工程の一部を示す製造プロセスフロー図である。図3は、図2のステップS6の工程の一例を示す製造プロセスフロー図である。図4は、図2のステップS12のウェットエッチング工程の詳細を示す製造プロセスフロー図である。図5〜図17は、本実施の形態の半導体装置、ここではCMISFETを有する半導体装置の製造工程中の要部断面図である。
【0045】
まず、図5に示されるように、例えば1〜10Ωcm程度の比抵抗を有するp型の単結晶シリコンなどからなる半導体基板(半導体ウエハ)1を準備(用意)する(図2のステップS1)。本実施の形態の半導体装置が形成される半導体基板1は、nチャネル型のMISFETが形成される領域であるnMIS形成領域1Aと、pチャネル型のMISFETが形成される領域であるpMIS形成領域1Bとを有している。それから、半導体基板1の主面に素子分離領域2を形成する(図2のステップS2)。素子分離領域2は酸化シリコンなどの絶縁体からなり、例えばSTI(Shallow Trench Isolation)法により形成される。例えば、半導体基板1に形成された溝(素子分離溝)に埋め込まれた絶縁膜により、素子分離領域2を形成することができる。
【0046】
次に、図6に示されるように、半導体基板1のnチャネル型MISFETを形成する領域(nMIS形成領域1A)にp型ウエルPWを形成し、pチャネル型MISFETを形成する領域(pMIS形成領域1B)にn型ウエルNWを形成する(図2のステップS3)。このステップS3において、p型ウエルPWは、例えばホウ素(B)などのp型の不純物をイオン注入することなどによって形成され、n型ウエルNWは、例えばリン(P)またはヒ素(As)などのn型の不純物をイオン注入することなどにより形成される。また、p型ウエルPWおよびn型ウエルNWの形成前または形成後に、半導体基板1の上層部に対して、後で形成されるMISFETのしきい値調整用のイオン注入(いわゆるチャネルドープイオン注入)を必要に応じて行なうこともできる。
【0047】
次に、例えばフッ酸(HF)水溶液を用いたウェットエッチングなどにより半導体基板1の表面の自然酸化膜を除去することによって、半導体基板1の表面を清浄化(洗浄)する。これにより、半導体基板1(p型ウエルPWおよびn型ウエルNW)の表面(シリコン面)が露出される。
【0048】
次に、半導体基板1の表面(すなわちp型ウエルPWおよびn型ウエルNWの表面)上に、酸化シリコン膜または酸窒化シリコン膜からなる界面層(絶縁層、第1絶縁膜)3を形成する(図2のステップS4)。
【0049】
このステップS4を省略して界面層3を形成することなく、半導体基板1(p型ウエルPW)の表面(シリコン面)上に直接的にHf系高誘電率ゲート絶縁膜を形成することもできるが、ステップS4で界面層3を形成してから、この界面層3上にHf系高誘電率ゲート絶縁膜を形成すれば、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができるため、より好ましい。界面層3を形成する場合、界面層3の膜厚は薄く、好ましくは0.3〜1nm、例えば0.6nm程度とすることができる。ステップS4において、界面層3は、例えば熱酸化法などを用いて形成することができる。
【0050】
次に、図7に示されるように、半導体基板1の主面上に、すなわち界面層3上に、Hf含有膜(Hf含有層、第1Hf含有膜)4を形成する(図2のステップS5)。ステップS5において、Hf含有膜4は、半導体基板1の主面全面に形成されるため、nMIS形成領域1AおよびpMIS形成領域1Bの両方に形成される。このHf含有膜4は、上記nチャネル型MISFETQnおよびpチャネル型MISFETQpの高誘電率ゲート絶縁膜(すなわち上記Hf含有絶縁膜4a,4b)形成用のベースとなる絶縁膜である。
【0051】
Hf含有膜4は、ハフニウム(Hf)と酸素(O)を含有する絶縁材料からなり、好ましくはHfO膜(酸化ハフニウム膜、代表的なのはHfO2膜)、HfON膜(酸窒化ハフニウム膜)、HfSiON膜(ハフニウムシリコンオキシナイトライド膜)またはHfSiO膜(ハフニウムシリケート膜)とすることができる。このうち、HfON膜をHf含有膜4として用いれば、耐熱性向上やリーク電流の更なる低減を図ることができる。従って、Hf含有膜4は、ハフニウム(Hf)と酸素(O)を主成分として含有する絶縁膜とみなすことができる。Hf含有膜4の膜厚(形成膜厚)は、例えば0.5〜2nm程度とすることができる。
【0052】
ステップS5のHf含有膜4形成工程は、例えば次のようにして形成することができる。
【0053】
Hf含有膜4がHfSiON膜の場合には、ALD(Atomic Layer Deposition:原子層堆積)法またはCVD(Chemical Vapor Deposition:化学的気相成長)法を用いてまずHfSiO膜を堆積する。それから、このHfSiO膜をプラズマ窒化処理のような窒化処理によって窒化する(すなわちHfSiO膜を窒化してHfSiON膜にする)ことによって、HfSiON膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【0054】
Hf含有膜4がHfON膜の場合には、ALD法またはCVD法を用いてまずHfO膜(代表的にはHfO2膜)を堆積してから、このHfO膜をプラズマ窒化処理のような窒化処理によって窒化する(すなわちHfO膜をHfON膜にする)ことによって、HfON膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【0055】
Hf含有膜4がHfO膜(代表的にはHfO2膜)の場合には、ALD法またはCVD法を用いてHfO膜(代表的にはHfO2膜)を堆積すればよく、窒化処理を行う必要はない。
【0056】
Hf含有膜4がHfSiO膜の場合には、ALD法またはCVD法を用いてHfSiO膜を堆積すればよく、窒化処理を行う必要はない。
【0057】
ステップS5でHf含有膜4を形成した後、nチャネル型MISFETQnおよびpチャネル型MISFETQpの低しきい値化を図るために、nMIS形成領域1AのHf含有膜4にLa(ランタン)を導入して、Laを含有するHf含有絶縁膜4aを形成し、pMIS形成領域1BのHf含有膜4にAl(アルミニウム)を導入して、Alを含有するHf含有絶縁膜4bを形成する(図2のステップS6)。以下では、ステップS6でnMIS形成領域1AのHf含有膜4にLa(ランタン)を導入し、pMIS形成領域1BのHf含有膜4にAl(アルミニウム)を導入する手法の一例(図3のステップS6a,S6b)について説明する。
【0058】
Hf含有膜4を形成した後、図8に示されるように、pMIS形成領域1BのHf含有膜4上に、pMIS形成領域1BのHf含有膜4に接するように、Alを含有するAl含有膜(Al含有層)5を形成し、また、nMIS形成領域1AのHf含有膜4上に、nMIS形成領域1AのHf含有膜4に接するように、Laを含有するLa含有膜(La含有層)6を形成する(図3のステップS6a)。これを実現するには、例えば、nMIS形成領域1AおよびpMIS形成領域1Bを含む半導体基板1の主面全面にAl含有膜5を形成してから、フォトリソグラフィ法およびエッチング法を用いてpMIS形成領域1B以外の領域のAl含有膜5を除去し(すなわちnMIS形成領域1AのAl含有膜5は除去される)、pMIS形成領域1BのみにAl含有膜5を残せばよい。また、nMIS形成領域1AおよびpMIS形成領域1Bを含む半導体基板1の主面全面にLa含有膜6を形成してから、フォトリソグラフィ法およびエッチング法を用いてnMIS形成領域1A以外の領域のLa含有膜6を除去し(すなわちpMIS形成領域1BのLa含有膜6は除去される)、nMIS形成領域1AのみにLa含有膜6を残せばよい。
【0059】
Al含有膜5は、Al(アルミニウム)を主成分として含有している。Al含有膜5としては、酸化アルミニウム膜(AlO膜、代表的にはAl2O3膜)が最も好ましいが、それ以外にも、酸窒化アルミニウム膜(アルミニウム酸窒化物膜、AlON膜)またはアルミニウム膜(Al膜)などを用いることもできる。Al含有膜5は、スパッタリング法またはALD法などによって形成することができ、その膜厚(形成膜厚)は、例えば0.3〜1nm程度とすることができる。
【0060】
La含有膜6は、La(ランタン)を主成分として含有している。安定性の観点から、La含有膜6は、好ましくは酸化ランタン膜(ランタン酸化物層、酸化ランタンとして代表的なのはLa2O3)である。La含有膜6は、スパッタリング法またはALD法などによって形成することができ、その膜厚(形成膜厚)は、例えば0.3〜1nm程度とすることができる。
【0061】
次に、半導体基板1に対して熱処理を施す(図3のステップS6b)。ステップS6bの熱処理工程は、熱処理温度を600〜1000℃の範囲内とし、不活性ガス雰囲気中(窒素ガス雰囲気中でもよい)で行うことができる。このステップS6bの熱処理により、nMIS形成領域1Aにおいて、Hf含有膜4とLa含有膜6とを反応させ、pMIS形成領域1Bにおいて、Hf含有膜4とAl含有膜5とを反応させる。すなわち、ステップS6bの熱処理により、La含有膜6を構成するLaを、nMIS形成領域1AのHf含有膜4に導入(拡散)し、Al含有膜5を構成するAlを、pMIS形成領域1BのHf含有膜4に導入(拡散)する。
【0062】
このステップS6bの熱処理により、nMIS形成領域1Aでは、Hf含有膜4とLa含有膜6とが反応(混合、ミキシング、相互拡散)して、図9に示されるように、Hf含有膜4とLa含有膜6との反応層(混合層、ミキシング層)であるHf含有絶縁膜4aが形成される。すなわち、nMIS形成領域1Aでは、La含有膜6のLaがHf含有膜4に導入されて、Hf含有膜4が、Hf含有絶縁膜4aとなる。
【0063】
Hf含有膜4は、ハフニウム(Hf)と酸素(O)とを主成分として含有し、La含有膜6は、La(ランタン)を主成分として含有しているため、nMIS形成領域1AにおいてHf含有膜4とLa含有膜6とが反応して形成されたHf含有絶縁膜4aは、ハフニウム(Hf)と酸素(O)とランタン(La)とを主成分として含有する絶縁膜である。また、Hf含有膜4が、ハフニウム(Hf)と酸素(O)だけでなく更に窒素(N)も含有していた場合には、Hf含有絶縁膜4aは、ハフニウム(Hf)と酸素(O)とランタン(La)だけでなく更に窒素(N)も含有したものとなる。また、Hf含有膜4が、ハフニウム(Hf)と酸素(O)だけでなく更にSi(シリコン、ケイ素)も含有していた場合には、Hf含有絶縁膜4aは、ハフニウム(Hf)と酸素(O)とランタン(La)だけでなく更にSi(シリコン、ケイ素)も含有したものとなる。
【0064】
また、La含有膜6は、上述のように好ましくは酸化ランタン膜である。この場合、La含有膜6は、ランタン(La)以外に酸素(O)も含有しているが、Hf含有膜4も酸素(O)を含有しているため、La含有膜6が酸素(O)を含有しているかどうかにかかわらず、Hf含有絶縁膜4aは、酸素(O)を含有したものとなる。すなわち、La含有膜6は、ランタン(La)に加えて更に酸素(O)も含有することが好ましいが、La含有膜6が酸素(O)を含有する場合と酸素(O)を含有しない場合のいずれであっても、Hf含有絶縁膜4aは、酸素(O)を含有したものとなる。
【0065】
従って、Hf含有膜4がHfSiON膜の場合には、Hf含有絶縁膜4aはHfLaSiON膜となり、Hf含有膜4がHfSiO膜の場合には、Hf含有絶縁膜4aはHfLaSiO膜となり、Hf含有膜4がHfON膜の場合は、Hf含有絶縁膜4aはHfLaON膜となり、Hf含有膜4がHfO膜(代表的にはHfO2膜)の場合は、Hf含有絶縁膜4aはHfLaO膜となる。
【0066】
また、ステップS6bの熱処理により、pMIS形成領域1Bでは、Hf含有膜4とAl含有膜5とが反応(混合、ミキシング、相互拡散)して、図9に示されるように、Hf含有膜4とAl含有膜5との反応層(混合層、ミキシング層)であるHf含有絶縁膜4bが形成される。すなわち、pMIS形成領域1Bでは、Al含有膜5のAlがHf含有膜4に導入されて、Hf含有膜4が、Hf含有絶縁膜4bとなる。
【0067】
Hf含有膜4は、ハフニウム(Hf)と酸素(O)とを主成分として含有し、Al含有膜5は、Al(アルミニウム)を主成分として含有しているため、pMIS形成領域1BにおいてHf含有膜4とAl含有膜5とが反応して形成されたHf含有絶縁膜4bは、ハフニウム(Hf)と酸素(O)とアルミニウム(Al)とを主成分として含有する絶縁膜である。また、Hf含有膜4が、ハフニウム(Hf)と酸素(O)だけでなく更に窒素(N)も含有していた場合には、Hf含有絶縁膜4bは、ハフニウム(Hf)と酸素(O)とアルミニウム(Al)だけでなく更に窒素(N)も含有したものとなる。また、Hf含有膜4が、ハフニウム(Hf)と酸素(O)だけでなく更にSi(シリコン、ケイ素)も含有していた場合には、Hf含有絶縁膜4bは、ハフニウム(Hf)と酸素(O)とアルミニウム(Al)だけでなく更にSi(シリコン、ケイ素)も含有したものとなる。
【0068】
このため、Al含有膜5が酸化アルミニウム膜またはアルミニウム膜の場合には、Hf含有膜4の種類によって、Hf含有絶縁膜4bは以下のような組成の膜となる。すなわち、Hf含有膜4がHfO膜(代表的にはHfO2膜)の場合は、Hf含有絶縁膜4bはHfAlO膜となり、また、Hf含有膜4がHfON膜の場合は、Hf含有絶縁膜4bはHfAlON膜となり、また、Hf含有膜4がHfSiO膜の場合は、Hf含有絶縁膜4bはHfAlSiO膜となり、また、Hf含有膜4がHfSiON膜の場合は、Hf含有絶縁膜4bはHfAlSiON膜となる。Al含有膜5が酸窒化アルミニウム膜の場合には、Hf含有膜4の種類によって、Hf含有絶縁膜4bは以下のような組成の膜となる。すなわち、Hf含有膜4がHfO膜(代表的にはHfO2膜)またはHfON膜の場合は、Hf含有絶縁膜4bはHfAlON膜となり、また、Hf含有膜4がHfSiO膜またはHfSiON膜の場合は、Hf含有絶縁膜4bはHfAlSiON膜となる。
【0069】
また、ステップS5でHf含有膜4を形成する前に、ステップS4で界面層3を形成した場合には、Hf含有絶縁膜4a,4bを形成するための熱処理(ここではステップS6bの熱処理)時には、Hf含有膜4と下部の界面層3との反応を抑制して、界面層3としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。すなわち、nMIS形成領域1Aにおいて、Hf含有絶縁膜4aと半導体基板1(p型ウエルPW)との間に界面層3としての酸化シリコン膜または酸窒化シリコン膜を残存させ、またpMIS形成領域1Bにおいて、Hf含有絶縁膜4bと半導体基板1(n型ウエルNW)との間に界面層3としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。
【0070】
Al含有膜5およびLa含有膜6の形成膜厚によっては、ステップS6bの熱処理工程を行った後、ステップS6bの熱処理工程で反応しなかったLa含有膜6(すなわちLa含有膜6の未反応部分)がHf含有絶縁膜4a上に層状に薄く残存し、また、ステップS6bの熱処理工程で反応しなかったAl含有膜5(すなわちAl含有膜5の未反応部分)がHf含有絶縁膜4b上に層状に薄く残存する場合もあり得る。この場合、La含有膜6の未反応部分をHf含有絶縁膜4a上に残存させ、また、Al含有膜5の未反応部分をHf含有絶縁膜4b上に残存させたまま、後述のステップS7の金属膜7形成工程を行うこともできるが、ステップS6bの熱処理の後でかつ後述のステップS7の金属膜7形成工程の前に、La含有膜6の未反応部分およびAl含有膜5の未反応部分をエッチング(好ましくはウェットエッチング)によって除去することもできる。
【0071】
このようにして、Laが導入されたHf含有絶縁膜4aがnMIS形成領域1Aの半導体基板1の主面に形成され、Alが導入されたHf含有絶縁膜4bがpMIS形成領域1Bの半導体基板1の主面に形成された図9の構造を得ることができる。
【0072】
また、ここでは、ステップS6でnMIS形成領域1AにLaを含有するHf含有絶縁膜4aを形成し、pMIS形成領域1BにAlを含有するHf含有絶縁膜4bを形成する手法の一例(図3のステップS6a,S6b)について説明したが、これに限定されない。他の手法(例えば後述の実施の形態2の手法)を用いて、Laを含有するHf含有絶縁膜4aをnMIS形成領域1Aに、Alを含有するHf含有絶縁膜4bをpMIS形成領域1Bに形成してもよい。
【0073】
次に、図10に示されるように、nMIS形成領域1AおよびpMIS形成領域1Bを含む半導体基板1の主面上に、すなわちnMIS形成領域1AのHf含有絶縁膜4aおよびpMIS形成領域1BのHf含有絶縁膜4b上に、メタルゲート(金属ゲート電極)用の金属膜(金属層、メタルゲート膜)7を形成する(図2のステップS7)。
【0074】
金属膜7は、好ましくは、窒化チタン(TiN)膜、窒化タンタル(TaN)膜、窒化タングステン(WN)膜、炭化チタン(TiC)膜、炭化タンタル(TaC)膜、炭化タングステン(WC)膜または窒化炭化タンタル(TaCN)膜である。金属膜7は、例えばスパッタリング法などにより形成することができる。金属膜7の膜厚(形成膜厚)は、例えば5〜20nm程度とすることができる。
【0075】
次に、半導体基板1の主面上に、すなわち金属膜7上に、シリコン膜8を形成する(図2のステップS8)。シリコン膜8は、多結晶シリコン膜または非晶質シリコン膜とすることができるが、成膜時には非晶質シリコン膜であった場合でも、成膜後の熱処理(例えば後述のステップS16の活性化アニール処理)で多結晶シリコン膜となる。シリコン膜8の膜厚は、例えば100nm程度とすることができる。また、他の形態として、シリコン膜8として、Ge(ゲルマニウム)を含むシリコン膜(シリコンゲルマニウム膜)を用いることもできる。
【0076】
ステップS7で形成する金属膜7の厚みを厚くすることでステップS8のシリコン膜8の形成工程を省略する(すなわちゲート電極GE1,GE2をシリコン膜8無しの金属膜7で形成する)ことも可能であるが、ステップS8で金属膜7上にシリコン膜8を形成する(すなわちゲート電極GE1,GE2を金属膜7とその上のシリコン膜8との積層膜で形成する)方が、より好ましい。その理由は、金属膜7の厚みが厚すぎると、金属膜7が剥離しやすくなる問題や、あるいは金属膜7をパターニングする際のオーバーエッチングによる基板ダメージの問題が生じる可能性があるが、金属膜7とシリコン膜8との積層膜でゲート電極を形成することで、金属膜7のみでゲート電極を形成する場合に比べて金属膜7の厚みを薄くすることができるため、上記問題を改善できるからである。また、金属膜7上にシリコン膜8を形成した場合、これまでのポリシリコンゲート電極(ポリシリコンからなるゲート電極)の加工方法やプロセスを踏襲できるため、微細加工性、製造コストおよび歩留まりの点でも優位である。
【0077】
次に、半導体基板1の主面上に、すなわちシリコン膜8上に、窒化シリコンなどからなる絶縁膜9を形成する(ステップS9)。
【0078】
ここまでの工程により、nMIS形成領域1Aでは、半導体基板1(p型ウエルPW)上に、界面層3、Hf含有絶縁膜4a、金属膜7、シリコン膜8および絶縁膜9が下から順に積層された状態となり、pMIS形成領域1Bでは、半導体基板1(n型ウエルNW)上に、界面層3、Hf含有絶縁膜4b、金属膜7、シリコン膜8および絶縁膜9が下から順に積層された状態となっている。
【0079】
次に、絶縁膜9上にフォトリソグラフィ法を用いてフォトレジストパターン(図示せず)を形成してから、このフォトレジストパターンをエッチングマスクとして用いて、図11に示されるように、絶縁膜9をドライエッチングしてパターニングする(ステップS10)。その後、フォトレジストパターンは除去する。パターニングされた絶縁膜9は、ゲート加工用のハードマスクとして機能し、ゲート電極GE1,GE2の形成予定領域に配置されている。
【0080】
次に、絶縁膜9(すなわちステップS10でパターニングされた絶縁膜9)をエッチングマスクとして用いて、シリコン膜8および金属膜7の積層膜をドライエッチングしてパターニングすることにより、図12に示されるように、金属膜7および金属膜7上のシリコン膜8からなるゲート電極GE1,GE2を形成する(図2のステップS11)。ステップS11のドライエッチング工程により、絶縁膜9で覆われない部分のシリコン膜8および金属膜7がドライエッチングされて除去されることで、パターニングされた金属膜7およびシリコン膜8からなるゲート電極GE1,GE2が形成されるとともに、ゲート電極GE1,GE2で覆われない部分の高誘電率絶縁膜(ここではHf含有絶縁膜4a,4b)が露出される。すなわち、ステップS11のドライエッチング工程を行うことで、nMIS形成領域1Aにおけるゲート電極GE1で覆われていない部分のHf含有絶縁膜4aとpMIS形成領域1Bにおけるゲート電極GE2で覆われていない部分のHf含有絶縁膜4bとが露出されるのである。
【0081】
ステップS11のドライエッチングの際は、Hf含有絶縁膜4a,4bはエッチングストッパとして機能するため、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bの表面が露出されるか、あるいは、Hf含有絶縁膜4a,4bがエッチングされたとしてもHf含有絶縁膜4a,4bの表層部分のみが除去された段階で、ステップS11のドライエッチングは停止される。従って、ステップS11のドライエッチング工程を終了した段階では、ゲート電極GE1で覆われない部分のHf含有絶縁膜4aとゲート電極GE2で覆われない部分のHf含有絶縁膜4bとは、それぞれ少なくとも一部が層状に残存している。ステップS11のドライエッチング工程で、ゲート電極GE1,GE2で覆われていない部分のHf含有絶縁膜4a,4bを全て除去しようとすると、オーバーエッチングにより半導体基板1がダメージを受ける虞があるため、ステップS11のドライエッチング工程では、Hf含有絶縁膜4a,4bをエッチングストッパとして機能させて、Hf含有絶縁膜4a,4bのそれぞれの少なくとも一部を層状に残存させることが好ましいのである。
【0082】
ステップS11のドライエッチング工程は、例えば次にようにして行うことができる。まず、例えば、少なくともCl(塩素)を含むガスとBr(臭素)を含むガスとを含有する混合ガス(より具体的にはCl2ガスとHBrガスとArガスとの混合ガスなど)、あるいは、下地の金属膜7とのエッチング選択比を上げるために更に酸化性ガスを含む混合ガス(より具体的にはCl2ガスとHBrガスとO2ガスとの混合ガスなど)をエッチングガスとして用いてシリコン膜8のドライエッチングを行う。続いて、例えば、Cl(塩素)を含むガスとBr(臭素)を含むガスとN(窒素)を含むガスとの混合ガス(より具体的にはCl2ガスとHBrガスとN2ガスとの混合ガスなど)をエッチングガスとして用いて金属膜7のドライエッチングを行う。続いて、例えばBCl3を含む混合ガスをエッチングガスとして用いて、高誘電率絶縁膜(ここではHf含有絶縁膜4a,4b)の表層部分をドライエッチングすることもできる。これらの各種ガスを用いたドライエッチングは、ドライエッチング装置のチャンバ(図示せず)内に半導体基板1を配置し、エッチングガスを上述のように変えて連続的に行うことができる。
【0083】
ゲート電極GE1は、nMIS形成領域1Aにおいて、Hf含有絶縁膜4a上に形成され、ゲート電極GE2は、pMIS形成領域1Bにおいて、Hf含有絶縁膜4b上に形成される。すなわち、金属膜7および金属膜7上のシリコン膜8からなるゲート電極GE1が、nMIS形成領域1Aのp型ウエルPWの表面上に、ゲート絶縁膜としてのHf含有絶縁膜4aを介して形成され、金属膜7および金属膜7上のシリコン膜8からなるゲート電極GE2が、pMIS形成領域1Bのn型ウエルNWの表面上に、ゲート絶縁膜としてのHf含有絶縁膜4bを介して形成されるのである。ゲート電極GE1の下に位置するHf含有絶縁膜4aとゲート電極GE2の下に位置するHf含有絶縁膜4bとは、いずれも酸化シリコンよりも誘電率(比誘電率)が高く、高誘電率ゲート絶縁膜として機能する。
【0084】
なお、ここでは、絶縁膜9をハードマスクとして用いて、シリコン膜8および金属膜7をドライエッチングする場合について説明した。他の形態として、ステップS9の絶縁膜9の形成工程とステップS10の絶縁膜9のパターニング工程とを省略し、ステップS11において、シリコン膜8上にフォトリソグラフィ法でフォトレジストパターン(多層レジストでもよい)を形成して、このフォトレジストパターンをエッチングマスクとして用いてシリコン膜8および金属膜7をドライエッチングしてパターニングすることで、ゲート電極GE1,GE2を形成することもできる。この際に使用したフォトレジストパターンは、シリコン膜8および金属膜7のパターニング後に除去される。この場合には、図12において、ゲート電極GE1,GE2を構成するシリコン膜8上に絶縁膜9が無い構造が得られる。
【0085】
ステップS11でシリコン膜8および金属膜7をパターニングするドライエッチング工程を行った後、ゲート電極GE1で覆われていない部分のHf含有絶縁膜4aとゲート電極GE2で覆われていない部分のHf含有絶縁膜4bとを除去するためのウェットエッチング行う(図2のステップS12)。
【0086】
ステップS12のウェットエッチング工程は、次の3種のウェット処理(すなわち図4のステップS12a,S12b,S12c)を含んでいることを特徴の一つとしている。
【0087】
まず、ステップS12aの第1のウェット処理として、酸性溶液(第1酸性溶液)で半導体基板1をウェット処理(洗浄処理)するが、このステップS12aの第1のウェット処理で用いる酸性溶液(第1酸性溶液)は、フッ酸(HF)を含有していないことを特徴の一つとしている。
【0088】
ステップS12aの第1のウェット処理で用いる酸性溶液として、最も好適なのは塩酸(HCl)であるが、それ以外にも、リン酸(H3PO4)、ギ酸(HCOOH)、酢酸(CH3COOH)、シュウ酸((COOH)2)、あるいは、炭酸(H2CO3またはCO2+H2O)を用いることができる。
【0089】
次に、ステップS12bの第2のウェット処理として、アルカリ性溶液で半導体基板1をウェット処理(洗浄処理)する。ステップS12bの第2のウェット処理で用いるアルカリ性溶液として、最も好適なのはアンモニア(NH3)であるが、それ以外にも、テトラメチルアンモニウムヒドロキシド(TMAH)、ジメチルアミン、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、エチルヒドロキシルアミン(C2H5ONH2)を用いることができる。
【0090】
次に、ステップS12cの第3のウェット処理として、フッ酸(フッ化水素酸)を含有する酸性溶液(第2酸性溶液)で半導体基板1をウェット処理(ウェットエッチング処理)する。
【0091】
ステップS12cの第3のウェット処理で用いる酸性溶液は、少なくともフッ酸(HF)を含有しているが、更に塩酸(HCl)も含有していれば、より好ましい。
【0092】
従って、ステップS12aの第1のウェット処理で用いる酸性溶液として最も好適なのは塩酸(HCl)の水溶液(水で希釈した塩酸、すなわち希塩酸)であり、ステップS12bの第2のウェット処理で用いるアルカリ性溶液として最も好適なのはアンモニアの水溶液(アンモニア水)であり、ステップS12cの第3のウェット処理で用いる酸性溶液として最も好適なのは、フッ酸(HF)および塩酸(HCl)の水溶液である。
【0093】
ステップS12a,S12b,S12cの第1、第2および第3のウェット処理の好適な条件の一例を挙げると、次のようにすることができる。すなわち、ステップS12aの第1のウェット処理は、例えば、HCl(塩化水素、塩酸)の濃度が0.0418mol%程度の水溶液(希塩酸)を用いて60秒程度行うことができる。ステップS12bの第2のウェット処理は、例えば、NH3(アンモニア)の濃度が0.561mol%程度の水溶液(アンモニア水)を用いて180秒程度行うことができる。ステップS12cの第3のウェット処理は、例えば、HCl(塩化水素、塩酸)の濃度が0.411mol%程度でかつHF(フッ化水素、フッ酸)の濃度が0.0106mol%程度の水溶液を用いて60秒程度行うことができる。ステップS12a,S12b,S12cの第1、第2および第3のウェット処理の処理温度(使用する酸性溶液またはアルカリ性溶液の温度)は、例えば室温(15〜25℃程度)とすることができる。
【0094】
また、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とは、どちらを先に行ってもよい。一方、ステップS12cの第3のウェット処理は、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理との両方を行った後で行う。
【0095】
ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とステップS12cの第3のウェット処理とは、半導体基板1の主面(Hf含有絶縁膜4a,4bやゲート電極GE1,GE2形成側の主面)に各ウェット処理で使用する酸性溶液またはアルカリ性溶液を接触させることで行うことができる。例えば、半導体基板1をウェット処理で使用する酸性溶液またはアルカリ性溶液に浸漬させたり、あるいは、半導体基板1を回転させながら半導体基板1の主面(Hf含有絶縁膜4a,4bやゲート電極GE1,GE2形成側の主面)に対してウェット処理で使用する酸性溶液またはアルカリ性溶液を供給することなどによって、ステップS12a,S12b,S12cのウェット処理を行うことができる。
【0096】
このようなステップS12のウェットエッチング(すなわちステップS12a,S12b,S12cのウェット処理)によって、図13に示されるように、ゲート電極GE1で覆われない部分のHf含有絶縁膜4aとゲート電極GE2で覆われない部分のHf含有絶縁膜4bとが除去される。一方、ゲート電極GE1の下部に位置するHf含有絶縁膜4aとゲート電極GE2の下部に位置するHf含有絶縁膜4bとは、ステップS11のドライエッチングおよびステップS12のウェットエッチングで除去されずに残存して、高誘電率ゲート絶縁膜となる。ステップS12aの第1のウェット処理とS12bの第2のウェット処理とステップS12cの第3のウェット処理のそれぞれの役割などについては、後でより詳細に説明する。また、上記ステップS4で界面層3を形成した場合には、ステップS12のウェットエッチングによって、ゲート電極GE1,GE2で覆われていない部分のHf含有絶縁膜4a,4bが除去されるとともに、nMIS形成領域1Aにおけるゲート電極GE1で覆われていない部分の界面層3と、pMIS形成領域1Bにおけるゲート電極GE2で覆われていない部分の界面層3とが除去される。
【0097】
次に、図14に示されるように、nMIS形成領域1Aにおけるp型ウエルPWのゲート電極GE1の両側の領域にリン(P)またはヒ素(As)などのn型不純物をイオン注入することによりn−型半導体領域EX1を形成し、また、pMIS形成領域1Bにおけるn型ウエルNWのゲート電極GE2の両側の領域にホウ素(B)などのp型不純物をイオン注入することによりp−型半導体領域EX2を形成する(図2のステップS13)。n−型半導体領域EX1形成用のイオン注入時には、pMIS形成領域1Bはイオン注入阻止マスクとしてのフォトレジスト膜(図示せず)で覆っておき、nMIS形成領域1Aの半導体基板1(p型ウエルPW)にゲート電極GE1(あるいはその上の絶縁膜9)をマスクとしてイオン注入する。また、p−型半導体領域EX2形成用のイオン注入時には、nMIS形成領域1Aはイオン注入阻止マスクとしての他のフォトレジスト膜(図示せず)で覆っておき、pMIS形成領域1Bの半導体基板1(n型ウエルNW)にゲート電極GE2(あるいはその上の絶縁膜9)をマスクとしてイオン注入する。n−型半導体領域EX1を先に形成しても、あるいはp−型半導体領域EX2を先に形成してもよい。
【0098】
次に、図15に示されるように、ゲート電極GE1,GE2の側壁上に、絶縁体からなるサイドウォール(側壁スペーサ、側壁絶縁膜)SWを形成する(図2のステップS14)。例えば、半導体基板1上にゲート電極GE1,GE2を覆うように酸化シリコン膜と窒化シリコン膜とを下から順に形成してから、この酸化シリコン膜と窒化シリコン膜との積層膜を異方性エッチング(エッチバック)することによって、ゲート電極GE1,GE2の側壁上に残存する酸化シリコン膜および窒化シリコン膜からなるサイドウォールSWを形成することができる。なお、図面の簡略化のために、図15では、サイドウォールSWを構成する酸化シリコン膜および窒化シリコン膜を一体化して示してある。
【0099】
次に、nMIS形成領域1Aのp型ウエルPWにn+型半導体領域SD1をイオン注入により形成し、pMIS形成領域1Bのn型ウエルNWにp+型半導体領域SD2を他のイオン注入により形成する(図2のステップS15)。
【0100】
n+型半導体領域SD1は、nMIS形成領域1Aにおけるp型ウエルPWのゲート電極GE1およびサイドウォールSWの両側の領域に、リン(P)またはヒ素(As)などのn型の不純物をイオン注入することにより、形成することができる。n+型半導体領域SD1は、n−型半導体領域EX1よりも不純物濃度が高くかつ接合深さが深い。このn+型半導体領域SD1形成用のイオン注入時には、pMIS形成領域1Bはイオン注入阻止マスクとしてのフォトレジスト膜(図示せず)で覆っておき、nMIS形成領域1Aの半導体基板1(p型ウエルPW)に、ゲート電極GE1(あるいはその上の絶縁膜9)およびその側壁上のサイドウォールSWをマスクとしてイオン注入する。このため、n−型半導体領域EX1は、ゲート電極GE1に整合して形成され、n+型半導体領域SD1はサイドウォールSWに整合して形成される。
【0101】
p+型半導体領域SD2は、pMIS形成領域1Bにおけるn型ウエルNWのゲート電極GE2およびサイドウォールSWの両側の領域にホウ素(B)などのp型の不純物をイオン注入することにより、形成することができる。p+型半導体領域SD2は、p−型半導体領域EX2よりも不純物濃度が高くかつ接合深さが深い。このp+型半導体領域SD2形成用のイオン注入時には、nMIS形成領域1Aはイオン注入阻止マスクとしての他のフォトレジスト膜(図示せず)で覆っておき、pMIS形成領域1Bの半導体基板1(n型ウエルNW)に、ゲート電極GE2(あるいはその上の絶縁膜9)およびその側壁上のサイドウォールSWをマスクとしてイオン注入する。このため、p−型半導体領域EX2は、ゲート電極GE2に整合して形成され、p+型半導体領域SD2はサイドウォールSWに整合して形成される。n+型半導体領域SD1を先に形成しても、あるいはp+型半導体領域SD2を先に形成してもよい。
【0102】
nMIS形成領域1Aのゲート電極GE1を構成するシリコン膜8に、n−型半導体領域EX1形成用のイオン注入工程やn+型半導体領域SD1形成用のイオン注入工程でn型の不純物を導入することもできる。また、pMIS形成領域1Bのゲート電極GE2を構成するシリコン膜8に、p−型半導体領域EX2形成用のイオン注入やp+型半導体領域SD2形成用のイオン注入工程でp型の不純物を導入することもできる。
【0103】
なお、n+型半導体領域SD1はnチャネル型MISFETQnのソース・ドレイン領域として機能し、p+型半導体領域SD2はpチャネル型MISFETQpのソース・ドレイン領域として機能する。このため、ステップS15は、nチャネル型MISFETQnのソース・ドレイン領域形成用のイオン注入と、pチャネル型MISFETQpのソース・ドレイン領域形成用のイオン注入とを行なう工程とみなすことができる。
【0104】
ステップS15でn+型半導体領域SD1形成用のイオン注入とp+型半導体領域SD2形成用のイオン注入とを行った後、導入した不純物の活性化のための熱処理(アニール処理、活性化アニール)を行う(図2のステップS16)。ステップS13,S15のイオン注入でn−型半導体領域EX1、p−型半導体領域EX2、n+型半導体領域SD1、p+型半導体領域SD2およびシリコン膜8などに導入された不純物を、ステップS16の熱処理により活性化することができる。ステップS16の熱処理は、例えば、900℃〜1300℃の熱処理温度で、不活性ガス雰囲気中、より好ましくは窒素雰囲気中で行うことができる。
【0105】
このようにして、図15に示されるような構造が得られ、nMIS形成領域1Aに、電界効果トランジスタとしてnチャネル型MISFETQnが形成され、また、pMIS形成領域1Bに、電界効果トランジスタとしてpチャネル型MISFETQpが形成される。
【0106】
ゲート電極GE1がnチャネル型MISFETQnのゲート電極(メタルゲート電極)として機能し、ゲート電極GE1の下のHf含有絶縁膜4a(およびその下の界面層3)が、nチャネル型MISFETQnのゲート絶縁膜として機能する。そして、nチャネル型MISFETQnのソースまたはドレインとして機能するn型の半導体領域(不純物拡散層)が、n+型半導体領域SD1およびn−型半導体領域EX1により形成される。また、ゲート電極GE2がpチャネル型MISFETQpのゲート電極(メタルゲート電極)として機能し、ゲート電極GE2の下のHf含有絶縁膜4b(およびその下の界面層3)が、pチャネル型MISFETQpのゲート絶縁膜として機能する。そして、pチャネル型MISFETQpのソースまたはドレインとして機能するp型の半導体領域(不純物拡散層)が、p+型半導体領域SD2およびp−型半導体領域EX2により形成される。
【0107】
次に、図16に示されるように、半導体基板1の主面上に、ゲート電極GE1,GE2およびサイドウォールSWを覆うように、絶縁膜(層間絶縁膜)11を形成する。絶縁膜11は、例えば、酸化シリコン膜の単体膜や、あるいは薄い窒化シリコン膜とその上の厚い酸化シリコン膜との積層膜などからなる。絶縁膜11の形成後、絶縁膜11の表面を、例えばCMP(Chemical Mechanical Polishing)法を使用して平坦化する。
【0108】
次に、絶縁膜11上に形成したフォトレジストパターン(図示せず)をエッチングマスクとして用いて、絶縁膜11をドライエッチングすることにより、絶縁膜11にコンタクトホール(貫通孔、孔)CNTを形成する。コンタクトホールCNTは、n+型半導体領域SD1およびp+型半導体領域SD2や、ゲート電極GE1,GE2の上部などに形成される。
【0109】
次に、コンタクトホールCNT内に、タングステン(W)などからなる導電性のプラグ(接続用導体部)PGを形成する。プラグPGを形成するには、例えば、コンタクトホールCNTの内部(底部および側壁上)を含む絶縁膜11上に、バリア導体膜(例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜)を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜をコンタクトホールCNTを埋めるように形成し、絶縁膜11上の不要な主導体膜およびバリア導体膜をCMP法またはエッチバック法などによって除去することにより、プラグPGを形成することができる。なお、図面の簡略化のために、図16では、プラグPGを構成するバリア導体膜および主導体膜(タングステン膜)を一体化して示してある。
【0110】
次に、図17に示されるように、プラグPGが埋め込まれた絶縁膜11上に、ストッパ絶縁膜(エッチングストッパ用絶縁膜)12および配線形成用の絶縁膜(層間絶縁膜)13を順次形成する。ストッパ絶縁膜12は、絶縁膜13への溝加工の際にエッチングストッパとなる膜であり、絶縁膜13に対してエッチング選択性を有する材料を用い、例えば、ストッパ絶縁膜12を窒化シリコン膜とし、絶縁膜13を酸化シリコン膜とすることができる。
【0111】
次に、シングルダマシン法により第1層目の配線M1を形成する。まず、フォトレジストパターン(図示せず)をマスクとしたドライエッチングによって絶縁膜13およびストッパ絶縁膜12の所定の領域に配線溝14を形成した後、半導体基板1の主面上(すなわち配線溝14の底部および側壁上を含む絶縁膜13上)にバリア導体膜(例えば窒化チタン膜、タンタル膜または窒化タンタル膜など)を形成する。続いて、CVD法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成し、銅めっき膜により配線溝14の内部を埋め込む。それから、配線溝14内以外の領域の銅めっき膜、シード層およびバリアメタル膜をCMP法により除去して、銅を主導電材料とする第1層目の配線M1を形成する。なお、図面の簡略化のために、図17では、配線M1を構成する銅めっき膜、シード層およびバリア導体膜を一体化して示してある。
【0112】
配線M1は、プラグPGを介してnチャネル型MISFETQnおよびpチャネル型MISFETQpのソースまたはドレイン用のn+型半導体領域SD1およびp+型半導体領域SD2などと電気的に接続されている。その後、デュアルダマシン法などにより2層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、配線M1およびそれよりも上層の配線は、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
【0113】
次に、本実施の形態の特徴について、より詳細に説明する。
【0114】
本実施の形態では、nチャネル型MISFETQnおよびpチャネル型MISFETQpのゲート電極GE1,GE2は、ゲート絶縁膜(ここでは界面層3およびHf含有絶縁膜4a,4b)上に位置する金属膜7を有しており、いわゆるメタルゲート電極(金属ゲート電極)である。このため、ゲート電極の空乏化現象を抑制し、寄生容量をなくすことができるため、MISFET素子の小型化(ゲート絶縁膜の薄膜化)も可能になる。
【0115】
また、本実施の形態では、nチャネル型MISFETQnのゲート絶縁膜として、酸化シリコンよりも誘電率が高いHf含有絶縁膜4aを用い、pチャネル型MISFETQpのゲート絶縁膜として、酸化シリコンよりも誘電率が高いHf含有絶縁膜4bを用いている。すなわち、酸化シリコンより誘電率(比誘電率)の高い材料膜、いわゆるHigh−k膜(高誘電率膜)であるHf含有絶縁膜4a,4bを、nチャネル型MISFETQnおよびpチャネル型MISFETQpのゲート絶縁膜に用いている。このため、nチャネル型MISFETQnおよびpチャネル型MISFETQpのゲート絶縁膜に酸化シリコン膜を用いた場合に比べて、Hf含有絶縁膜4aとHf含有絶縁膜4bの物理的膜厚を増加させることができるため、リーク電流を低減することができる。
【0116】
また、本実施の形態では、nチャネル型MISFETQnのHf系の高誘電率ゲート絶縁膜であるHf含有絶縁膜4aにランタン(La)を導入し、pチャネル型MISFETQpのHf系の高誘電率ゲート絶縁膜であるHf含有絶縁膜4bにアルミニウム(Al)を導入しているので、nチャネル型MISFETQnとpチャネル型MISFETQpの両方を低しきい値化することができる。
【0117】
しかしながら、Hf系ゲート絶縁膜は、一般的にエッチングが困難であり、Hf系ゲート絶縁膜にLaやAlを導入した場合には、ゲート加工時にHf系ゲート絶縁膜のエッチングに起因した不具合が生じる可能性があることが、本発明者の検討により分かった。
【0118】
すなわち、ステップS11のドライエッチング工程でゲート電極GE1,GE2を加工(形成)した際に、ドライエッチング工程を終了した段階では、このドライエッチングに伴うエッチング残渣または堆積物(反応生成物、エッチング堆積物)21が半導体基板1の主面に付着している。このエッチング残渣または堆積物21は、ドライエッチングされたシリコン膜8、金属膜7あるいはHf含有絶縁膜4a,4bに含まれていた元素やエッチングガスを構成していた元素などで構成されている。図18は、ステップS11のドライエッチング工程を終了した段階で、このドライエッチングに伴うエッチング残渣または堆積物(反応生成物)21が半導体基板1の主面に付着した状態を模式的に示す説明図(断面図)であり、上記図12と同じ領域が示されている。また、図19は、ステップS11のドライエッチングの後にステップS12aの第1のウェット処理を行った状態を模式的に示す説明図(断面図)であり、図20は、ステップS12aの第1のウェット処理の後にステップS12bの第2のウェット処理を行った状態を模式的に示す説明図(断面図)であり、図21は、ステップS12cの第3のウェット処理を行った状態を模式的に示す説明図(断面図)である。
【0119】
ステップS11のドライエッチング工程は、ゲート電極GE1,GE2で覆われていない部分のHf含有絶縁膜4a,4bが露出するまで行われるため、上記堆積物(反応生成物)21には、Hf含有絶縁膜4aが含有するLa(ランタン)やHf含有絶縁膜4bが含有するAl(アルミニウム)を含むものが生じ得る。このため、図18に模式的に示されるように、nMIS形成領域1Aに形成された上記堆積物(反応生成物)21には、Laが含まれやすく、一方、pMIS形成領域1Bに形成された上記堆積物(反応生成物)21には、Alが含まれやすい。この堆積物21が残ったままの状態でHf含有絶縁膜4a,4bをフッ酸を用いてウェットエッチングした場合には、LaやAlはフッ酸中のフッ素と結合してフッ化物を生成しやすいため、堆積物21中に含まれるLaやAlとフッ酸中のフッ素とが結合してLaフッ化物やAlフッ化物が生成される。しかしながら、Laフッ化物やAlフッ化物はフッ酸に溶けにくいため、Laフッ化物やAlフッ化物が一旦生成されてしまうと、このLaフッ化物やAlフッ化物がフッ酸によるHf含有絶縁膜4a,4bのエッチングを阻害したり、あるいは、エッチング終了後にLaフッ化物やAlフッ化物が異物として残存してしまう。これは、製造された半導体装置の信頼性を低下させる可能性がある。このため、Hf含有絶縁膜4a,4bをウェットエッチングする際には、Laフッ化物やAlフッ化物の生成を抑制することが望まれる。
【0120】
そこで、本実施の形態では、ステップS11のドライエッチング工程の後、フッ酸を含む酸性溶液によるウェットエッチング(すなわち上記ステップS12cの第3のウェット処理)をすぐに行うのではなく、その前に、フッ酸を含まない酸性溶液による洗浄処理(すなわち上記ステップS12aの第1のウェット処理)とアルカリ性溶液による洗浄処理(すなわち上記ステップS12bの第2のウェット処理)とを行う。
【0121】
上記ステップS12aの第1のウェット処理と上記ステップS12bの第2のウェット処理とにより、図19および図20に示されるように、半導体基板1の主面(すなわちゲート電極GE1,GE2の側面やゲート電極GE1,GE2で覆われていない部分のHf含有絶縁膜4a,4bの表面など)を洗浄(清浄化)して、半導体基板1の主面に付着していた上記堆積物(反応生成物)21を除去することができる。そして、ステップS12aの第1のウェット処理で使用する酸性溶液はフッ酸を含んでおらず、また、ステップS12bの第2のウェット処理ではアルカリ性溶液を使用するためフッ酸を含んでいないので、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理では、Laフッ化物やAlフッ化物が形成されるのを防止することができる。すなわち、上記ステップS12aの第1のウェット処理と上記ステップS12bの第2のウェット処理とによって、Laフッ化物やAlフッ化物の生成を防止しながら、半導体基板1の主面を洗浄して、上記堆積物(反応生成物)21を除去することができるのである。
【0122】
上記ステップS12aの第1のウェット処理と上記ステップS12bの第2のウェット処理との両方を行う理由は、次の通りである。
【0123】
Alは、ステップS12bの第2のウェット処理で使用するようなアルカリ性溶液に反応または溶解して除去可能であるのに対して、Laは、ステップS12bの第2のウェット処理で使用するようなアルカリ性溶液では、ほとんど除去することができない。一方、LaとAlは、ステップS12aの第1のウェット処理で使用するような酸性溶液に反応または溶解可能であるが、LaとAlとで、そのような酸性溶液への反応または溶解のしやすさは異なり、Alに比べてLaの方が酸性溶液で除去しやすい(すなわちLaに比べてAlの方が酸性溶液で除去しにくい)。このため、LaとAlのうちステップS12bの第2のウェット処理(すなわちアルカリ性溶液による洗浄処理)で除去できるのはAlであり、一方、LaとAlのうち、ステップS12aの第1のウェット処理(すなわちフッ酸を含まない酸性溶液による洗浄処理)で除去しやすいのはLaである。
【0124】
本実施の形態とは異なり、上記ステップS12bの第2のウェット処理(アルカリ性溶液による洗浄処理)を行うが、上記ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)を行わない場合には、上記堆積物21のうち、Alを含むものは上記ステップS12bの第2のウェット処理によって除去できても、上記堆積物21のうち、Laを含むものは除去できない。
【0125】
一方、本実施の形態とは異なり、上記ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)を行うが、上記ステップS12bの第2のウェット処理(アルカリ性溶液による洗浄処理)を行わない場合には、上記堆積物21のうち、Laを含むものは上記ステップS12aの第1のウェット処理によって容易に除去できても、Alを含むものを十分に除去するのは容易ではない。このため、Alを含む上記堆積物21を、ステップS12bの第2のウェット処理を行わずにステップS12aの第1のウェット処理のみで除去しようとすると、ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)の処理時間を長くしたり、あるいは使用する酸性溶液の濃度(例えば塩酸濃度)を濃くする必要がある。しかしながら、ステップS12aの第1のウェット処理の処理時間を長くしたり、あるいは使用する酸性溶液の濃度(例えば塩酸濃度)を濃くすることは、シリコン膜8や金属膜7のサイドエッチング(シリコン膜8や金属膜7が側面側からエッチングされる現象)を促進させる可能性がある。
【0126】
それに対して、本実施の形態では、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理との両方を行うことで、上記堆積物21のうち、Laを含むものとAlを含むものとの両方を的確に除去することができる。すなわち、上記堆積物21のうちLaを含むものは、図19に模式的に示されるように、上記ステップS12aの第1のウェット処理によって除去することができ、また、上記堆積物21のうちAlを含むものは、ステップS12aの第1のウェット処理で除去しきれなくとも、図20に模式的に示されるように、上記ステップS12bの第2のウェット処理によって除去することができるのである。
【0127】
本実施の形態では、ステップS12aの第1のウェット処理だけでは除去しにくいAlを含む上記堆積物21は、ステップS12aの第1のウェット処理だけではなく、上記ステップS12bの第2のウェット処理でも除去することができる。このため、上記ステップS12bの第2のウェット処理を行わない場合に比べて、本実施の形態では、ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)の処理時間を短縮でき、あるいはステップS12aの第1のウェット処理で使用する酸性溶液の濃度(例えば塩酸濃度)を薄くすることができる。すなわち、ステップS12aの第1のウェット処理における処理時間や酸性溶液の濃度(例えば塩酸濃度)を、Laを含む上記堆積物21を除去するのに必要な程度(Alを含む上記堆積物21を除去するのに必要なレベルよりも低いレベル)に設定することができる。このため、ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)におけるシリコン膜8や金属膜7のサイドエッチングを抑制または防止することができる。また、ステップS12bの第2のウェット処理で使用するようなアルカリ性溶液では、金属膜7はサイドエッチングされないので、ステップS12bの第2のウェット処理を追加しても、シリコン膜8や金属膜7がサイドエッチングされるのを防止できる。本実施の形態では、シリコン膜8や金属膜7のサイドエッチングを抑制または防止できるので、製造された半導体装置の信頼性を向上することができ、また、製造された半導体装置の性能を向上させることができる。
【0128】
このように、本実施の形態では、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理との両方を行った後で、ステップS12cのフッ酸を含む酸性溶液による第3のウェット処理を行うことで、上記堆積物21のうち、Laを含むものとAlを含むものとの両方が除去された状態で、ステップS12cの第3のウェット処理を行うことができる。このステップS12cの第3のウェット処理により、図21に模式的に示されるように、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bおよび界面層3をエッチングして除去し、半導体基板1のシリコン面を露出させる。このため、LaやAlを含む上記堆積物21が除去された状態で、ステップS12cの第3のウェット処理を行うことになるため、ステップS12cの第3のウェット処理において、Laフッ化物やAlフッ化物の生成を抑制しながら、フッ酸を含む酸性溶液でHf含有絶縁膜4a,4bをエッチングすることができる。これにより、Laフッ化物やAlフッ化物がHf含有絶縁膜4a,4bのエッチングを阻害するのを抑制または防止でき、また、エッチング終了後にLaフッ化物やAlフッ化物が異物として残存するのを抑制または防止することができる。従って、製造された半導体装置の信頼性を向上させることができる。
【0129】
また、本発明者の検討によれば、Hf含有絶縁膜4aにおけるLa(ランタン)の厚み方向の濃度分布は、表層部分(上層部分)でLa濃度が高く、界面層3に近づくに従ってLa濃度が低くなる。これは、Hf含有膜4とその上のLa含有膜6とが反応してHf含有絶縁膜4aが形成されているが、Hf含有絶縁膜4a形成時にHf含有膜4とLa含有膜6とが完全に混合されれば、Hf含有絶縁膜4aにおけるLaの厚み方向の濃度分布は均一になるはずであるが、実際には、Hf含有膜4とLa含有膜6とを完全に混合することは困難であるためである。このため、ステップS11のドライエッチング工程を行う直前の段階において、Hf含有絶縁膜4aにおけるLaの厚み方向の濃度分布は均一とはならず、Hf含有膜4とLa含有膜6との反応前の組成分布をある程度維持した不均一な分布となり、上述のように、Hf含有絶縁膜4aにおけるLa(ランタン)の厚み方向の濃度分布は、表層部分(上層部分)でLa濃度が高く、界面層3に近づくに従ってLa濃度が低くなるのである。同様の理由により、Hf含有絶縁膜4bにおけるAl(アルミニウム)の厚み方向の濃度分布は、表層部分(上層部分)でAl濃度が高く、界面層3に近づくに従ってAl濃度が低くなる。なお、本願において、厚み方向または膜厚方向とは、半導体基板1の主面に垂直な方向に対応する。
【0130】
上述のように、LaとAlのうちステップS12bの第2のウェット処理で除去できるのはAlであり、一方、LaとAlのうち、ステップS12aの第1のウェット処理で除去しやすいのはLaである。
【0131】
このため、本実施の形態とは異なり、上記ステップS12bの第2のウェット処理(アルカリ性溶液による洗浄処理)を行うが、上記ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)を行わない場合には、Hf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)は除去できても、Hf含有絶縁膜4aの表層部分(すなわちLaが高濃度に存在する部分)は除去できない。
【0132】
一方、本実施の形態とは異なり、上記ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)を行うが、上記ステップS12bの第2のウェット処理(アルカリ性溶液による洗浄処理)を行わない場合には、Hf含有絶縁膜4aの表層部分(すなわちLaが高濃度に存在する部分)は除去できても、Hf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)を除去するのは容易ではない。このため、Hf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)を、ステップS12bの第2のウェット処理を行わずにステップS12aの第1のウェット処理のみで除去しようとすると、ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)の処理時間を長くしたり、あるいは使用する酸性溶液の濃度(例えば塩酸濃度)を濃くする必要がある。しかしながら、ステップS12aの第1のウェット処理の処理時間を長くしたり、あるいは使用する酸性溶液の濃度(例えば塩酸濃度)を濃くすることは、シリコン膜8や金属膜7のサイドエッチング(シリコン膜8や金属膜7が側面側からエッチングされる現象)を促進させる可能性がある。
【0133】
それに対して、本実施の形態では、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理との両方を行うことで、Hf含有絶縁膜4aの表層部分(すなわちLaが高濃度に存在する部分)とHf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)との両方を除去することができる。すなわち、ステップS12aの第1のウェット処理により、Hf含有絶縁膜4aの表層部分(すなわちLaが高濃度に存在する部分)を除去することができ、また、Hf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)は、ステップS12aの第1のウェット処理で除去しきれなくとも、ステップS12bの第2のウェット処理で除去することができる。
【0134】
本実施の形態では、ステップS12aの第1のウェット処理でHf含有絶縁膜4aの表層部分(すなわちLaが高濃度に存在する部分)を除去することができ、ステップS12aの第1のウェット処理だけでは除去しにくいHf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)は、ステップS12aの第1のウェット処理だけではなく、上記ステップS12bの第2のウェット処理でも除去することができる。このため、ステップS12aの第1のウェット処理における処理時間を長くしたり酸性溶液の濃度(例えば塩酸濃度)を濃くしなくとも、Hf含有絶縁膜4aの表層部分(すなわちLaが高濃度に存在する部分)とHf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)の両方を除去することができる。従って、シリコン膜8や金属膜7のサイドエッチングを抑制または防止することができ、それによって、製造された半導体装置の信頼性を向上することができ、また、製造された半導体装置の性能を向上させることができる。
【0135】
このように、本実施の形態では、ステップS12a,S12bの第1のウェット処理および第2のウェット処理の両方を行った後で、ステップS12cのフッ酸を含む酸性溶液による第3のウェット処理を行うことで、Hf含有絶縁膜4a,4bのうち、Laを高濃度に含む部分とAlを高濃度に含む部分(すなわちHf含有絶縁膜4a,4bの表層部分)が除去された状態で、ステップS12cの第3のウェット処理を行うことができる。このステップS12cの第3のウェット処理により、図21に模式的に示されるように、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bおよび界面層3をエッチングして除去し、半導体基板1のシリコン面を露出させる。このため、Hf含有絶縁膜4a,4bにおけるLaやAlを高濃度に含む部分が除去された状態で、上記ステップS12cの第3のウェット処理を行うことになるため、ステップS12cの第3のウェット処理において、Laフッ化物やAlフッ化物の生成を抑制しながら、フッ酸を含む酸性溶液でHf含有絶縁膜4a,4bをエッチングすることができる。これにより、Laフッ化物やAlフッ化物がHf含有絶縁膜4a,4bのエッチングを阻害するのを抑制または防止でき、また、エッチング終了後にLaフッ化物やAlフッ化物が異物として残存するのを抑制または防止することができる。従って、製造された半導体装置の信頼性を向上させることができる。
【0136】
このため、ステップS12aの第1のウェット処理では、Laを含む上記堆積物21とnMIS形成領域1Aにおけるゲート電極GE1で覆われていない部分のHf含有絶縁膜4aの表層部分とが除去され、ステップS12bの第2のウェット処理では、Alを含む上記堆積物21とpMIS形成領域1Bにおけるゲート電極GE2で覆われていない部分のHf含有絶縁膜4bの表層部分が除去されることになる。そして、ステップS12cの第3のウェット処理では、nMIS形成領域1Aにおけるゲート電極GE1で覆われていない部分のHf含有絶縁膜4aの残存部分と、pMIS形成領域1Bにおけるゲート電極GE2で覆われていない部分のHf含有絶縁膜4bの残存部分とが除去されるのである。
【0137】
従って、本実施の形態では、フッ酸を含む酸性溶液によるウェットエッチング(すなわち上記ステップS12cの第3のウェット処理)の前に、ステップS12aの第1のウェット処理(洗浄処理)とステップS12bの第2のウェット処理(洗浄処理)との両方を行うことで、LaやAlを含む上記堆積物21を除去することができ、また、Hf含有絶縁膜4a,4bにおけるLaやAlを高濃度に含む部分を除去することができる。これにより、Laフッ化物やAlフッ化物の生成を抑制しながら、上記ステップS12cの第3のウェット処理でフッ酸を含む酸性溶液を用いてHf含有絶縁膜4a,4bをエッチングすることができるため、Laフッ化物やAlフッ化物の生成に伴う不具合を防止でき、製造された半導体装置の信頼性を向上させることができる。
【0138】
また、本実施の形態では、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bは、主としてステップS12cのフッ酸を含む酸性溶液を用いた第3のウェット処理でエッチングして除去することができるため、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bを除去するのに要するエッチング時間を短縮することができる。このため、半導体装置の信頼性を向上できるとともに、半導体装置の製造時間を短縮でき、半導体装置のスループットを向上することができる。
【0139】
また、ステップS12aの第1のウェット処理を行ってからステップS12bの第2のウェット処理を行っても、あるいは、ステップS12bの第2のウェット処理を行ってからステップS12aの第1のウェット処理を行ってもよい。重要なのは、ステップS11のドライエッチング工程の後で、ステップS12cの第3のウェット処理を行う前に、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理との両方を行うことである。このため、ステップS11のドライエッチング工程の後で、かつステップS12cの第3のウェット処理の前に行うステップS12aの第1のウェット処理は、少なくとも1回行う必要があり、1回であれば半導体装置の製造工程を簡略化できる(また半導体装置の製造時間も短縮できる)が、Laを含む上記堆積物21などの除去能力を高めるために複数回行うこともできる。同様に、ステップS11のドライエッチング工程の後で、かつステップS12cの第3のウェット処理の前に行うステップS12bの第2のウェット処理は、少なくとも1回行う必要があり、1回であれば半導体装置の製造工程を簡略化できる(また半導体装置の製造時間も短縮できる)が、Alを含む上記堆積物21などの除去能力を高めるために複数回行うこともできる。また、ステップS11のドライエッチング工程の後で、ステップS12cの第3のウェット処理を行う前に、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とを交互に繰り返し行うこともでき、これにより、LaやAlを含む上記堆積物21などの除去能力を高めることができる。
【0140】
また、ステップS12aの第1のウェット処理では、Laフッ化物やAlフッ化物の生成を防止しながらLaを含む上記堆積物21とHf含有絶縁膜4aにおけるLaを高濃度に含む部分(すなわちHf含有絶縁膜4aの表層部分)とを除去する。この観点から、ステップS12aの第1のウェット処理で用いる酸性溶液は、フッ酸を含有していないことが必須であるが、最も好ましいのは塩酸(より特定的には塩酸の水溶液)である。塩酸以外には、上述のように、リン酸、ギ酸、酢酸、シュウ酸、あるいは炭酸(より特定的にはこれらの酸の水溶液)を用いることが可能である。
【0141】
また、ステップS12aの第1のウェット処理に硫酸(H2SO4)を使用すると、Hf含有絶縁膜4a,4bの表面に不動態膜を形成する可能性があるため、ステップS12aの第1のウェット処理で用いる酸性溶液は、フッ酸を含有していないだけでなく、硫酸も含有していないことが、好ましい。すなわち、フッ酸と硫酸とを含有していない酸性溶液を用いてステップS12aの第1のウェット処理を行うことが好ましいのである。
【0142】
また、ステップS12bの第2のウェット処理では、Laフッ化物やAlフッ化物の生成を防止しながらAlを含む上記堆積物21とHf含有絶縁膜4bにおけるAlを高濃度に含む部分(すなわちHf含有絶縁膜4bの表層部分)とを除去する。この観点から、ステップS12bの第2のウェット処理で用いるアルカリ性溶液は、最も好ましいのはアンモニア(NH3)の水溶液(すなわちアンモニア水)であるが、それ以外にも、テトラメチルアンモニウムヒドロキシド、ジメチルアミン、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、あるいはエチルヒドロキシルアミンを用いることができる。
【0143】
従って、ステップS12aの第1のウェット処理には、塩酸を含みかつフッ酸と硫酸とを含まない酸性溶液を用いることが、より好ましく、最も好ましいのは塩酸の水溶液を用いることである。また、ステップS12bの第2のウェット処理には、アンモニアを含むアルカリ性溶液を用いることが、より好ましく、最も好ましいのはアンモニアの水溶液(アンモニア水)を用いることである。
【0144】
また、上記ステップS12cの第3のウェット処理では、ゲート電極GE1,GE2で覆われていない部分のHf含有絶縁膜4a,4bを完全に除去する必要がある。このため、上記ステップS12cの第3のウェット処理で用いる酸性溶液は、フッ酸を含有しており、更に塩酸も含有していれば、より好ましい。従って、第3のウェット処理では、フッ酸および塩酸の水溶液を用いることが、最も好ましい。
【0145】
また、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bは、主としてステップS12cの第3のウェット処理で除去され、また、界面層3もステップS12cの第3のウェット処理で除去されるため、ステップS12cの第3のウェット処理は、ウェットエッチング処理とみなすことができる。また、上記堆積物21は、主としてステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とによって除去されるため、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とは、洗浄処理とみなすことができる。しかしながら、Hf含有絶縁膜4a,4bの表層部分(LaまたはAlを高濃度に含む部分)はステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とで除去され得るので、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とは、洗浄処理であるが、ウェットエッチング処理も兼ねるものとみなすこともできる。但し、Hf含有絶縁膜4a,4bのエッチング量(エッチングされた部分の厚み)は、ステップS12aの第1のウェット処理およびステップS12bの第2のウェット処理よりも、ステップS12cの第3のウェット処理の方が大きい(厚い)ことが好ましい。
【0146】
(実施の形態2)
本実施の形態では、上記ステップS6(Hf含有絶縁膜4a,4b形成工程)の工程の他の例について説明する。図22は、上記ステップS6(Hf含有絶縁膜4a,4b形成工程)の他の例(すなわち本実施の形態2)を示す製造プロセスフロー図であり、上記実施の形態1の上記図3に対応するものである。また、図23〜図28は、本実施の形態の半導体装置の製造工程中の要部断面図である。
【0147】
本実施の形態の製造工程は、ステップS5でHf含有膜4を形成するまでは、上記実施の形態1の製造工程と同様であるので、ここではその説明を省略し、ステップS5のHf含有膜4形成工程以降について説明する。
【0148】
上記実施の形態1のステップS1〜S5と同様の工程を行って上記図7の構造を得た後、本実施の形態では、図23に示されるように、半導体基板1の主面上に、すなわちHf含有膜4上に、Al含有膜5を形成する(図22のステップS6c)。このステップS6cにおいて、Al含有膜5は、半導体基板1の主面全面に形成されるため、nMIS形成領域1AおよびpMIS形成領域1BのHf含有膜4上に形成される。Al含有膜5の材料、膜厚および成膜法などについては、上記実施の形態1と同様であるので、ここではその説明は省略する。
【0149】
次に、図24に示されるように、半導体基板1の主面上に、すなわちAl含有膜5上に、マスク層31を形成する(図22のステップS6d)。このマスク層31は、後で形成するLa含有膜6がpMIS形成領域1BのHf含有膜4やAl含有膜5と反応するのを防止するために設けるものである。この反応防止の機能を考慮すると、マスク層31としては、窒化金属膜または炭化金属膜が好ましく、特に好ましいのは窒化チタン(TiN)膜である。マスク層31は、スパッタリング法などを用いて形成することができ、その膜厚は、例えば5〜20nm程度とすることができる。ステップS6dにおいて、マスク層31は、半導体基板1の主面全面に形成されるため、nMIS形成領域1AおよびpMIS形成領域1BのAl含有膜5上に形成される。
【0150】
次に、図25に示されるように、nMIS形成領域1Aのマスク層31およびAl含有膜5をエッチング(好ましくはウェットエッチング、あるいはドライエッチングとウェットエッチングとの併用)によって選択的に除去し、pMIS形成領域1Bのマスク層31およびAl含有膜5を残す(図22のステップS6e)。これにより、nMIS形成領域1Aでは、Hf含有膜4が露出され、一方pMIS形成領域1Bでは、Hf含有膜4上にAl含有膜5およびその上のマスク層31が形成された状態が維持される。
【0151】
具体的には、ステップS6eでは、マスク層31上にpMIS形成領域1Bを覆いかつnMIS形成領域1Aを露出するフォトレジストパターン(図示せず)を形成してから、このフォトレジストパターンをエッチングマスクとして用いて、nMIS形成領域1Aのマスク層31をエッチングして除去し、続いて、nMIS形成領域1AのAl含有膜5をエッチングして除去する。その後、フォトレジストパターンは除去する。
【0152】
次に、図26に示されるように、半導体基板1の主面上に、La含有膜6を形成する(図22のステップS6f)。
【0153】
上記ステップS6eのエッチング工程でnMIS形成領域1Aのマスク層31およびAl含有膜5を除去しかつpMIS形成領域1Bのマスク層31およびAl含有膜5を残していたので、ステップS6fでは、La含有膜6は、nMIS形成領域1AではHf含有膜4上に形成され、pMIS形成領域1Bではマスク層31上に形成される。このため、nMIS形成領域1AではLa含有膜6とHf含有膜4とが接触しているが、pMIS形成領域1Bでは、La含有膜6とAl含有膜5(およびHf含有膜4)とは、間にマスク層31が介在するため互いに接触していない状態となる。La含有膜6の材料、膜厚および成膜法などについては、上記実施の形態1と同様であるので、ここではその説明は省略する。
【0154】
次に、半導体基板1に対して熱処理を施す(図22のステップS6g)。ステップS6gの熱処理工程は、熱処理温度を好ましくは600〜1000℃の範囲内とし、不活性ガス雰囲気中(窒素ガス雰囲気中でもよい)で行うことができる。
【0155】
このステップS6gの熱処理により、nMIS形成領域1Aにおいて、Hf含有膜4とLa含有膜6とが反応(混合、ミキシング、相互拡散)して、図27に示されるように、Hf含有膜4とLa含有膜6との反応層(混合層、ミキシング層)であるHf含有絶縁膜4aが形成される。また、このステップS6gの熱処理により、pMIS形成領域1Bにおいて、Hf含有膜4とAl含有膜5とが反応(混合、ミキシング、相互拡散)して、図27に示されるように、Hf含有膜4とAl含有膜5との反応層(混合層、ミキシング層)であるHf含有絶縁膜4bが形成される。
【0156】
ステップS6gの熱処理によりnMIS形成領域1Aに形成されるHf含有絶縁膜4aとpMIS形成領域1Bに形成されるHf含有絶縁膜4bとについては、上記実施の形態1で上記ステップS6bの熱処理によりnMIS形成領域1Aに形成されるHf含有絶縁膜4aとpMIS形成領域1Bに形成されるHf含有絶縁膜4bとそれぞれ同様であるので、ここではその説明は省略する。
【0157】
また、pMIS形成領域1Bでは、La含有膜6はマスク層31上に形成されているため、このpMIS形成領域1BのLa含有膜6は、マスク層31とほとんど反応せずに残存する。すなわち、マスク層31の材料として、ステップS6gの熱処理工程の熱処理温度でも安定で、Hf含有膜4、Al含有膜5およびLa含有膜6のいずれとも反応し難い材料を選択しておくのである。このような材料として、窒化金属や炭化金属はふさわしく、窒化チタン(TiN)は特に好適である。
【0158】
また、ステップS5でHf含有膜4を形成する前に、ステップS4で界面層3を形成した場合には、ステップS6gの熱処理時には、Hf含有膜4と下部の界面層3との反応を抑制して、界面層3としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。
【0159】
ステップS6gの熱処理工程を行った後、図28に示されるように、ステップS6gの熱処理工程で反応しなかったLa含有膜6(未反応のLa含有膜6、特にマスク層31上に残存するLa含有膜6)を、エッチング(好ましくはウェットエッチング)によって除去し、それから、マスク層31をエッチング(好ましくはウェットエッチング)によって除去する(図22のステップS6h)。Al含有膜5の未反応部分(ステップS6gの熱処理で反応しなかった部分)があれば、ステップS6hでマスク層31を除去する際に、一緒に除去され得る。これにより、nMIS形成領域1AではHf含有絶縁膜4aが露出し、pMIS形成領域1BではHf含有絶縁膜4bが露出した状態となる。図28は、上記図9に対応する。
【0160】
ステップS6hの未反応のLa含有膜6(特にマスク層31上に残存するLa含有膜6)とマスク層31の除去工程の好適な条件の一例を挙げると、次のようにすることができる。すなわち、ステップS6hにおいて、未反応のLa含有膜6(特にマスク層31上に残存するLa含有膜6)の除去工程は、例えば、HCl(塩化水素、塩酸)の濃度が0.0418mol%程度の水溶液(希塩酸)を用いて30秒程度行うことができる。また、ステップS6hにおいて、マスク層31の除去工程は、例えば、HCl(塩化水素、塩酸)の濃度が0.0223mol%程度でかつH2O2(過酸化水素)の濃度が19.2mol%程度の水溶液を用いて30分程度行うことができる。
【0161】
以降の工程は、上記実施の形態1と同様であるので、ここではその図示および説明は省略する。すなわち、上記ステップS7の金属膜7の形成工程およびそれ以降の工程を上記実施の形態1と同様に行うのである。
【0162】
また、本実施の形態では、pMIS形成領域1Bにマスク層31を設けて、pMIS形成領域1BでHf含有膜4とLa含有膜6との反応を防止する場合の製造工程(図23〜図28を参照して説明した製造工程)について説明した。他の形態(変形例)として、nMIS形成領域1Aにマスク層31を設けて、nMIS形成領域1AでHf含有膜4とAl含有膜5との反応を防止することもでき、その場合の製造工程を、図29〜図34を参照して説明する。なお、図23〜図28を参照して説明した製造工程との相違点を主として説明する。図29〜図34は、本実施の形態の半導体装置の他の製造工程中の要部断面図である。
【0163】
上記図2のプロセスフローのステップS5のHf含有膜4形成工程までを行ってから、上記ステップS6cでAl含有膜5の代わりにLa含有膜6をHf含有膜4上に形成し(図29参照)、上記ステップS6dでこのLa含有膜6上にマスク層31を形成する(図30参照)。それから、上記ステップS6eで、pMIS形成領域1Bのマスク層31およびLa含有膜6を除去しかつnMIS形成領域1Aのマスク層31およびLa含有膜6を残す(図31参照)。それから、上記ステップS6fでLa含有膜6の代わりにAl含有膜5を形成する、すなわち、nMIS形成領域1Aのマスク層31上およびpMIS形成領域1BのHf含有膜4上にAl含有膜5を形成する(図32参照)。この段階では、nMIS形成領域1Aでは、p型ウエルPW上に界面層3、Hf含有膜4、La含有膜6、マスク層31およびAl含有膜5が下から順に積層され、pMIS形成領域1Bでは、n型ウエルNW上に界面層3、Hf含有膜4およびAl含有膜5が下から順に積層された状態となる。それから、上記ステップS6gの熱処理でnMIS形成領域1AのHf含有膜4とLa含有膜6とを反応(混合、ミキシング、相互拡散)して両者の反応層であるHf含有絶縁膜4aを形成し、pMIS形成領域1BのHf含有膜4とAl含有膜5とを反応(混合、ミキシング、相互拡散)して両者の反応層であるHf含有絶縁膜4bを形成する(図33参照)。この際、マスク層31は、nMIS形成領域1AのAl含有膜5とLa含有膜6(およびHf含有膜4)と間に介在して、nMIS形成領域1AのAl含有膜5がLa含有膜6やHf含有膜4と反応するのを防止するよう機能する。その後、上記ステップS6hで、マスク層31上の未反応のAl含有膜5を除去し、更にマスク層31を除去する(図34参照)。La含有膜6の未反応部分(ステップS6gの熱処理で反応しなかった部分)があれば、ステップS6hでマスク層31を除去する際に、一緒に除去され得る。ここまでの工程で、上記図28と同様の構造である図34の構造が得られる。
【0164】
以降の工程は、上記実施の形態1と同様であるので、ここではその図示および説明は省略する。すなわち、上記ステップS7の金属膜7の形成工程およびそれ以降の工程を上記実施の形態1と同様に行う。
【0165】
本実施の形態(図23〜図28を参照して説明した製造工程および図29〜図34を参照して説明した製造工程)においても、上記実施の形態1とほぼ同様の効果を得ることができる。これに加えて、本実施の形態では、マスク層31を用いてLaを含有するHf含有絶縁膜4aとAlを含有するHf含有絶縁膜4bとを形成したことにより、次のような効果も得ることができる。すなわち、図23〜図28の工程の場合は、nMIS形成領域1AだけでなくpMIS形成領域1BにもLa含有膜6が存在する状態でステップS6gの熱処理を行うことができ、La含有膜6をエッチングでパターニングする必要が無い。また、図29〜図34の工程の場合は、pMIS形成領域1BだけでなくnMIS形成領域1AにもAl含有膜5が存在する状態でステップS6gの熱処理を行うことができ、Al含有膜5をエッチングでパターニングする必要が無い。このため、Hf含有膜4などがダメージを受けるのを抑制または防止することができる。また、ステップS6gの熱処理の際に、nMIS形成領域1AのHf含有膜4上に配置されているLa含有膜6の厚みは、La含有膜6の成膜時の厚みのままであり、pMIS形成領域1BのHf含有膜4上に配置されているAl含有膜5の厚みは、Al含有膜5の成膜時の厚みのままとなるため、Hf含有絶縁膜4aに導入されたLaの量とHf含有絶縁膜4bに導入されたAlの量とを制御しやすくなる。
【0166】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【0167】
本発明は、半導体装置の製造技術に適用して有効である。
【符号の説明】
【0168】
1 半導体基板
1A nMIS形成領域
1B pMIS形成領域
2 素子分離領域
3 界面層
4 Hf含有膜
4a,4b Hf含有絶縁膜
5 Al含有膜
6 La含有膜
7 金属膜
8 シリコン膜
9 絶縁膜
11 絶縁膜
12 ストッパ絶縁膜
13 絶縁膜
14 配線溝
21 エッチング残渣または堆積物(反応生成物)
31 マスク層
CNT コンタクトホール
EX1 n−型半導体領域
EX2 p−型半導体領域
GE1,GE2 ゲート電極
M1 配線
NW n型ウエル
PG プラグ
PW p型ウエル
Qn nチャネル型MISFET
Qp pチャネル型MISFET
SD1 n+型半導体領域
SD2 p+型半導体領域
SW サイドウォール
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、特に、高誘電率ゲート絶縁膜およびメタルゲート電極を有するMISFETを備えた半導体装置の製造技術に適用して有効な技術に関する。
【背景技術】
【0002】
半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、イオン注入などによりソース・ドレイン領域を形成することで、MISFET(Metal Insulator Semiconductor Field Effect Transistor)を形成することができる。ゲート絶縁膜としては酸化シリコン膜を、ゲート電極としてはポリシリコン膜を使用することが一般的である。
【0003】
しかしながら、近年、MISFET素子の微細化に伴いゲート絶縁膜の薄膜化が進み、ポリシリコン膜をゲート電極に使用した場合におけるゲート電極の空乏化の影響が無視できなくなってきている。このため、ゲート電極としてメタルゲート電極を用いてゲート電極の空乏化現象を抑制する技術がある。
【0004】
また、MISFET素子の微細化に伴いゲート絶縁膜の薄膜化が進み、薄い酸化シリコン膜をゲート絶縁膜として使用すると、MISFETのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。このため、ゲート絶縁膜として、酸化シリコン膜より誘電率の高い材料(高誘電率材料)を使用することにより、容量を同じにしても物理的膜厚を増加させることで、リーク電流を低減する技術がある。
【0005】
特開2005−79311号公報公報(特許文献1)には、High−k膜のエッチングに関する技術が記載されている。
【0006】
特開2003−173998号公報(特許文献2)には、半導体基板の洗浄に関する技術が記載されている。
【0007】
特開2005−32851号公報(特許文献3)には、High−k膜のエッチングに関する技術が記載されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2005−79311号公報
【特許文献2】特開2003−173998号公報
【特許文献3】特開2005−32851号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明者の検討によれば、次のことが分かった。
【0010】
メタルゲート電極を用いた場合、ゲート電極の空乏化の問題は解決できるが、ポリシリコンゲート電極を用いた場合に比べて、MISFETのしきい値電圧(しきい値)の絶対値が大きくなってしまい、CMISFETであれば、nチャネル型MISFETおよびpチャネル型MISFETの両方でしきい値電圧の絶対値が大きくなってしまう。このため、メタルゲート電極を適用する場合には、低しきい値化(しきい値電圧の絶対値の低下)を図ることが望まれる。
【0011】
ゲート絶縁膜用の高誘電率膜(High−k膜)として、Hfを含有する高誘電率膜であるHf系ゲート絶縁膜が優れているが、nチャネル型MISFETにおけるHf系ゲート絶縁膜にランタン(La)を導入すると、nチャネル型MISFETを低しきい値化することができる。また、pチャネル型MISFETにおけるHf系ゲート絶縁膜にアルミニウム(Al)を導入すると、pチャネル型MISFETを低しきい値化することができる。
【0012】
しかしながら、Hf系ゲート絶縁膜は、一般的にエッチングが困難であり、Hf系ゲート絶縁膜にLaやAlを導入した場合には、ゲート加工時にHf系ゲート絶縁膜のエッチングに起因した不具合が生じる可能性があることが、本発明者の検討により分かった。
【0013】
すなわち、ドライエッチングでメタルゲート電極を加工した際に、ドライエッチング工程を終了した段階では、このドライエッチングに伴うエッチング残渣または堆積物(反応生成物)が半導体基板の主面に付着している。メタルゲート電極加工時のドライエッチング工程は、メタルゲート電極で覆われない部分のHf系ゲート絶縁膜が露出するまで行われるため、ドライエッチングに伴うこの堆積物(反応生成物)には、Hf系ゲート絶縁膜が含有するLa(ランタン)やAl(アルミニウム)を含むものが生じ得る。ドライエッチングでメタルゲート電極を加工した後には、メタルゲート電極で覆われない部分のHf系ゲート絶縁膜を除去する必要があるが、このHf系ゲート絶縁膜の除去工程にフッ酸を用いようとすると、LaやAlはフッ酸中のフッ素と結合してフッ化物を生成しやすいため、上記堆積物(反応生成物)中に含まれるLaやAlとフッ酸中のフッ素とが結合してLaフッ化物やAlフッ化物が生成されてしまう。しかしながら、Laフッ化物やAlフッ化物はフッ酸に溶けにくいため、Laフッ化物やAlフッ化物が一旦生成されてしまうと、このLaフッ化物やAlフッ化物がフッ酸によるHf系ゲート絶縁膜のエッチングを阻害したり、あるいは、エッチング終了後にLaフッ化物やAlフッ化物が異物として残存してしまう。これは、製造された半導体装置の信頼性を低下させる可能性がある。
【0014】
本発明の目的は、高誘電率ゲート絶縁膜およびメタルゲート電極を有するMISFETを備えた半導体装置において、信頼性向上を図ることができる技術を提供することにある。
【0015】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0016】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0017】
代表的な実施の形態による半導体装置の製造方法は、半導体基板上にnチャネル型MISFET用でHfとLaとOとを主成分として含有する第1高誘電率ゲート絶縁膜とpチャネル型MISFET用でHfとAlとOとを主成分として含有する第2高誘電率ゲート絶縁膜を形成してから、その上に金属膜を形成する。それから、この金属膜をドライエッチングによりパターニングして、nチャネル型MISFET用の第1メタルゲート電極とpチャネル型MISFET用の第2メタルゲート電極とを形成してから、第1メタルゲート電極で覆われていない部分の第1高誘電率ゲート絶縁膜と第2メタルゲート電極で覆われていない部分の第2高誘電率ゲート絶縁膜とをウェットエッチングにより除去する。このウェットエッチング工程は、フッ酸を含有しない酸性溶液で半導体基板をウェット処理する工程と、アルカリ性溶液で半導体基板をウェット処理する工程と、これら両工程の後でフッ酸を含有する酸性溶液で半導体基板をウェット処理する工程とを含むものである。
【発明の効果】
【0018】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0019】
代表的な実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【0020】
【図1】本発明の一実施の形態である半導体装置の要部断面図である。
【図2】本発明の一実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。
【図3】図2のステップS6の工程の一例を示す製造プロセスフロー図である。
【図4】図2のステップS12のウェットエッチング工程の詳細を示す製造プロセスフロー図である。
【図5】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図6】図5に続く半導体装置の製造工程中の要部断面図である。
【図7】図6に続く半導体装置の製造工程中の要部断面図である。
【図8】図7に続く半導体装置の製造工程中の要部断面図である。
【図9】図8に続く半導体装置の製造工程中の要部断面図である。
【図10】図9に続く半導体装置の製造工程中の要部断面図である。
【図11】図10に続く半導体装置の製造工程中の要部断面図である。
【図12】図11に続く半導体装置の製造工程中の要部断面図である。
【図13】図12に続く半導体装置の製造工程中の要部断面図である。
【図14】図13に続く半導体装置の製造工程中の要部断面図である。
【図15】図14に続く半導体装置の製造工程中の要部断面図である。
【図16】図15に続く半導体装置の製造工程中の要部断面図である。
【図17】図16に続く半導体装置の製造工程中の要部断面図である。
【図18】ステップS11のドライエッチング工程を終了した段階を模式的に示す説明図である。
【図19】ステップS12aの第1のウェット処理を行った状態を模式的に示す説明図である。
【図20】ステップS12bの第2のウェット処理を行った状態を模式的に示す説明図である。
【図21】ステップS12cの第3のウェット処理を行った状態を模式的に示す説明図である。
【図22】図2のステップS6の工程の他の例を示す製造プロセスフロー図である。
【図23】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図24】図23に続く半導体装置の製造工程中の要部断面図である。
【図25】図24に続く半導体装置の製造工程中の要部断面図である。
【図26】図25に続く半導体装置の製造工程中の要部断面図である。
【図27】図26に続く半導体装置の製造工程中の要部断面図である。
【図28】図27に続く半導体装置の製造工程中の要部断面図である。
【図29】本発明の他の実施の形態である半導体装置の他の製造工程中の要部断面図である。
【図30】図29に続く半導体装置の製造工程中の要部断面図である。
【図31】図30に続く半導体装置の製造工程中の要部断面図である。
【図32】図31に続く半導体装置の製造工程中の要部断面図である。
【図33】図32に続く半導体装置の製造工程中の要部断面図である。
【図34】図33に続く半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【0021】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0022】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0023】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【0024】
(実施の形態1)
本実施の形態の半導体装置を図面を参照して説明する。
【0025】
図1は、本発明の一実施の形態である半導体装置、ここではCMISFET(Complementary Metal Insulator Semiconductor Field Effect Transistor)を有する半導体装置の要部断面図である。
【0026】
図1に示されるように、本実施の形態の半導体装置は、半導体基板1のnMIS形成領域(第1領域)1Aに形成されたnチャネル型MISFET(Metal Insulator Semiconductor Field Effect Transistor:MIS型電界効果トランジスタ)Qnと半導体基板1のpMIS形成領域(第2領域)1Bに形成されたpチャネル型MISFETQpとを有している。
【0027】
すなわち、p型の単結晶シリコンなどからなる半導体基板1は、素子分離領域2によって規定されて互いに電気的に分離されたnMIS形成領域1AおよびpMIS形成領域1Bを有しており、nMIS形成領域1Aの半導体基板1にp型ウエルPWが形成され、pMIS形成領域1Bの半導体基板1にn型ウエルNWが形成されている。nMIS形成領域1Aのp型ウエルPWの表面上には、nチャネル型MISFETQnのゲート絶縁膜として機能するHf含有絶縁膜(第1高誘電率ゲート絶縁膜)4aを介して、nチャネル型MISFETQnのゲート電極(第1メタルゲート電極)GE1が形成されている。また、pMIS形成領域1Bのn型ウエルNWの表面上には、pチャネル型MISFETQpのゲート絶縁膜として機能するHf含有絶縁膜(第2高誘電率ゲート絶縁膜)4bを介して、pチャネル型MISFETQpのゲート電極(第2メタルゲート電極)GE2が形成されている。
【0028】
また、Hf含有絶縁膜4aおよびHf含有絶縁膜4bは、半導体基板1(p型ウエルPWおよびn型ウエルNW)の表面(シリコン面)上に直接的に形成する(すなわち界面層3を省略する)こともできるが、Hf含有絶縁膜4aおよびHf含有絶縁膜4bと半導体基板1(p型ウエルPWおよびn型ウエルNW)との界面に、薄い酸化シリコン膜または酸窒化シリコン膜からなる絶縁性の界面層(絶縁層、絶縁膜)3を設けることもできる。酸化シリコンまたは酸窒化シリコンからなる界面層(第1絶縁膜)3を設けることで、ゲート絶縁膜と半導体基板(のシリコン面)の界面をSiO2/Si(またはSiON/Si)構造にし、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができる。
【0029】
Hf含有絶縁膜4aとHf含有絶縁膜4bとは、それぞれ酸化シリコンよりも誘電率(比誘電率)が高い絶縁材料膜、いわゆるHigh−k膜(高誘電率膜)である。なお、本願において、High−k膜、高誘電率膜あるいは高誘電率ゲート絶縁膜と言うときは、酸化シリコン(SiOx、代表的にはSiO2)よりも誘電率(比誘電率)が高い膜を意味する。また、本願において、Hfを含有するゲート絶縁膜をHf系ゲート絶縁膜と称する場合もある。
【0030】
nチャネル型MISFETQnの高誘電率ゲート絶縁膜として機能するHf含有絶縁膜4aは、Hf(ハフニウム)とO(酸素)とを主成分として含有する絶縁材料からなり、更にLa(ランタン)を含有していることを特徴の一つとしている。このHf含有絶縁膜4aは、Hf(ハフニウム)とO(酸素)とLa(ランタン)とを必須の構成元素として含有するが、それ以外に更にN(窒素)とSi(シリコン、ケイ素)の一方または両方を含有することもできる。Hf含有絶縁膜4aがLa(ランタン)を含有するのは、nチャネル型MISFETQnの低しきい値化を図るためである。なお、MISFETの低しきい値化とは、そのMISFETのしきい値(しきい値電圧)の絶対値を小さく(低く)することに対応する。
【0031】
従って、Hf含有絶縁膜4aとして、HfLaO膜、HfLaON膜、HfLaSiON膜またはHfLaSiO膜を好適に用いることができる。
【0032】
ここで、HfLaO膜は、ハフニウム(Hf)とランタン(La)と酸素(O)とで構成された絶縁材料膜であり、HfLaON膜は、ハフニウム(Hf)とランタン(La)と酸素(O)と窒素(N)とで構成された絶縁材料膜である。また、HfLaSiON膜は、ハフニウム(Hf)とランタン(La)とシリコン(Si)と酸素(O)と窒素(N)とで構成された絶縁材料膜であり、HfLaSiO膜は、ハフニウム(Hf)とランタン(La)とシリコン(Si)と酸素(O)とで構成された絶縁材料膜である。
【0033】
なお、HfLaSiON膜と表記した場合、HfLaSiON膜におけるHfとLaとSiとOとNの原子比は1:1:1:1:1に限定されるものではない。このことは、HfLaO膜、HfLaON膜、HfLaSiO膜、HfAlO膜、HfAlON膜、HfAlSiON膜、HfAlSiO膜、HfO膜、HfON膜、HfSiON膜、HfSiO膜などについても同様である。
【0034】
pチャネル型MISFETQpの高誘電率ゲート絶縁膜として機能するHf含有絶縁膜4bは、Hf(ハフニウム)とO(酸素)とを主成分として含有する絶縁材料からなり、更にAl(アルミニウム)を含有していることを特徴の一つとしている。このHf含有絶縁膜4bは、Hf(ハフニウム)とO(酸素)とAl(アルミニウム)とを必須の構成元素として含有するが、それ以外に更にN(窒素)とSi(シリコン、ケイ素)の一方または両方を含有することもできる。Hf含有絶縁膜4bがAl(アルミニウム)を含有するのは、pチャネル型MISFETQpの低しきい値化を図るためである。従って、Hf含有絶縁膜4bとして、HfAlO膜、HfAlON膜、HfAlSiON膜またはHfAlSiO膜を好適に用いることができる。
【0035】
ここで、HfAlO膜は、ハフニウム(Hf)とアルミニウム(Al)と酸素(O)とで構成された絶縁材料膜であり、HfAlON膜は、ハフニウム(Hf)とアルミニウム(Al)と酸素(O)と窒素(N)とで構成された絶縁材料膜である。また、HfAlSiON膜は、ハフニウム(Hf)とアルミニウム(Al)とシリコン(Si)と酸素(O)と窒素(N)とで構成された絶縁材料膜であり、HfAlSiO膜は、ハフニウム(Hf)とアルミニウム(Al)とシリコン(Si)と酸素(O)とで構成された絶縁材料膜である。
【0036】
各ゲート電極GE1,GE2は、ゲート絶縁膜(nMIS形成領域1AではHf含有絶縁膜4a、pMIS形成領域1BではHf含有絶縁膜4b)に接する金属膜(金属層、メタルゲート膜)7と、この金属膜7上のシリコン膜8との積層膜(積層構造)で構成されている。ゲート電極GE1,GE2のうち、ゲート電極GE1はnMIS形成領域1Aに形成され、ゲート電極GE2はpMIS形成領域1Bに形成されている。
【0037】
ゲート電極GE1は、高誘電率ゲート絶縁膜であるHf含有絶縁膜4aに接する金属膜7を有し、ゲート電極GE2は、高誘電率ゲート絶縁膜であるHf含有絶縁膜4bに接する金属膜7を有しており、各ゲート電極GE1,GE2は、いわゆるメタルゲート電極(金属ゲート電極)である。
【0038】
なお、本願において、金属膜(金属層)とは、金属伝導を示す導電膜(導電層)を言い、単体の金属膜(純金属膜)や合金膜だけでなく、金属伝導を示す金属化合物膜(窒化金属膜や炭化金属膜など)も含むものとする。このため、金属膜7は、金属伝導を示す導電膜であり、金属級に抵抗率が低い。金属膜7として特に好ましいのは、窒化チタン(TiN)膜、窒化タンタル(TaN)膜、窒化タングステン(WN)膜、炭化チタン(TiC)膜、炭化タンタル(TaC)膜、炭化タングステン(WC)膜または窒化炭化タンタル(TaCN)膜である。
【0039】
nMIS形成領域1Aのp型ウエルPWには、nチャネル型MISFETQnのLDD(Lightly doped Drain)構造のソース・ドレイン領域として、n−型半導体領域(エクステンション領域、LDD領域)EX1とそれよりも高不純物濃度のn+型半導体領域(ソース・ドレイン領域)SD1とが形成されている。また、pMIS形成領域1Bのn型ウエルNWには、pチャネル型MISFETQpのLDD構造のソース・ドレイン領域として、p−型半導体領域(エクステンション領域、LDD領域)EX2とそれよりも高不純物濃度のp+型半導体領域(ソース・ドレイン領域)SD2とが形成されている。n+型半導体領域SD1は、n−型半導体領域EX1よりも不純物濃度が高くかつ接合深さが深く、p+型半導体領域SD2は、p−型半導体領域EX2よりも不純物濃度が高くかつ接合深さが深い。
【0040】
ゲート電極GE1,GE2(のシリコン膜8)上には、絶縁膜9が形成されている。この絶縁膜9は、ゲート電極GE1,GE2を加工する際のハードマスクとして使用したものであるが、ハードマスク(絶縁膜9)は残っていなくてもよく、シリコン電極(シリコン膜8)上部をシリサイド化(金属シリサイド化)する場合は、後の工程(ゲート電極加工後でシリサイド化前の工程)で絶縁膜9を除去してもよい。
【0041】
ゲート電極GE1,GE2の側壁上には、絶縁体からなるサイドウォール(側壁スペーサ、側壁絶縁膜)SWが形成されている。nMIS形成領域1Aにおいて、n−型半導体領域EX1はゲート電極GE1に整合して形成され、n+型半導体領域SD1はゲート電極GE1の側壁上に設けられたサイドウォールSWに整合して形成されている。また、pMIS形成領域1Bにおいて、p−型半導体領域EX2はゲート電極GE2に整合して形成され、p+型半導体領域SD2はゲート電極GE2の側壁上に設けられたサイドウォールSWに整合して形成されている。すなわち、n−型半導体領域EX1は、ゲート電極GE1の側壁上に形成されたサイドウォールSWの下に位置して、nチャネル型MISFETQnのチャネル領域とn+型半導体領域SD1との間に介在し、p−型半導体領域EX2は、ゲート電極GE2の側壁上に形成されたサイドウォールSWの下に位置して、pチャネル型MISFETQpのチャネル領域とp+型半導体領域SD2との間に介在している。
【0042】
更に、後述の絶縁膜(層間絶縁膜)11、コンタクトホールCNT、プラグPG、ストッパ絶縁膜12、絶縁膜13および配線M1(後述の図16および図17参照)や、更に上層の多層配線構造が形成されているが、ここでは図示およびその説明は省略する。
【0043】
次に、本実施の形態の半導体装置の製造工程を図面を参照して説明する。
【0044】
図2は、本実施の形態の半導体装置、ここではCMISFETを有する半導体装置の製造工程の一部を示す製造プロセスフロー図である。図3は、図2のステップS6の工程の一例を示す製造プロセスフロー図である。図4は、図2のステップS12のウェットエッチング工程の詳細を示す製造プロセスフロー図である。図5〜図17は、本実施の形態の半導体装置、ここではCMISFETを有する半導体装置の製造工程中の要部断面図である。
【0045】
まず、図5に示されるように、例えば1〜10Ωcm程度の比抵抗を有するp型の単結晶シリコンなどからなる半導体基板(半導体ウエハ)1を準備(用意)する(図2のステップS1)。本実施の形態の半導体装置が形成される半導体基板1は、nチャネル型のMISFETが形成される領域であるnMIS形成領域1Aと、pチャネル型のMISFETが形成される領域であるpMIS形成領域1Bとを有している。それから、半導体基板1の主面に素子分離領域2を形成する(図2のステップS2)。素子分離領域2は酸化シリコンなどの絶縁体からなり、例えばSTI(Shallow Trench Isolation)法により形成される。例えば、半導体基板1に形成された溝(素子分離溝)に埋め込まれた絶縁膜により、素子分離領域2を形成することができる。
【0046】
次に、図6に示されるように、半導体基板1のnチャネル型MISFETを形成する領域(nMIS形成領域1A)にp型ウエルPWを形成し、pチャネル型MISFETを形成する領域(pMIS形成領域1B)にn型ウエルNWを形成する(図2のステップS3)。このステップS3において、p型ウエルPWは、例えばホウ素(B)などのp型の不純物をイオン注入することなどによって形成され、n型ウエルNWは、例えばリン(P)またはヒ素(As)などのn型の不純物をイオン注入することなどにより形成される。また、p型ウエルPWおよびn型ウエルNWの形成前または形成後に、半導体基板1の上層部に対して、後で形成されるMISFETのしきい値調整用のイオン注入(いわゆるチャネルドープイオン注入)を必要に応じて行なうこともできる。
【0047】
次に、例えばフッ酸(HF)水溶液を用いたウェットエッチングなどにより半導体基板1の表面の自然酸化膜を除去することによって、半導体基板1の表面を清浄化(洗浄)する。これにより、半導体基板1(p型ウエルPWおよびn型ウエルNW)の表面(シリコン面)が露出される。
【0048】
次に、半導体基板1の表面(すなわちp型ウエルPWおよびn型ウエルNWの表面)上に、酸化シリコン膜または酸窒化シリコン膜からなる界面層(絶縁層、第1絶縁膜)3を形成する(図2のステップS4)。
【0049】
このステップS4を省略して界面層3を形成することなく、半導体基板1(p型ウエルPW)の表面(シリコン面)上に直接的にHf系高誘電率ゲート絶縁膜を形成することもできるが、ステップS4で界面層3を形成してから、この界面層3上にHf系高誘電率ゲート絶縁膜を形成すれば、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができるため、より好ましい。界面層3を形成する場合、界面層3の膜厚は薄く、好ましくは0.3〜1nm、例えば0.6nm程度とすることができる。ステップS4において、界面層3は、例えば熱酸化法などを用いて形成することができる。
【0050】
次に、図7に示されるように、半導体基板1の主面上に、すなわち界面層3上に、Hf含有膜(Hf含有層、第1Hf含有膜)4を形成する(図2のステップS5)。ステップS5において、Hf含有膜4は、半導体基板1の主面全面に形成されるため、nMIS形成領域1AおよびpMIS形成領域1Bの両方に形成される。このHf含有膜4は、上記nチャネル型MISFETQnおよびpチャネル型MISFETQpの高誘電率ゲート絶縁膜(すなわち上記Hf含有絶縁膜4a,4b)形成用のベースとなる絶縁膜である。
【0051】
Hf含有膜4は、ハフニウム(Hf)と酸素(O)を含有する絶縁材料からなり、好ましくはHfO膜(酸化ハフニウム膜、代表的なのはHfO2膜)、HfON膜(酸窒化ハフニウム膜)、HfSiON膜(ハフニウムシリコンオキシナイトライド膜)またはHfSiO膜(ハフニウムシリケート膜)とすることができる。このうち、HfON膜をHf含有膜4として用いれば、耐熱性向上やリーク電流の更なる低減を図ることができる。従って、Hf含有膜4は、ハフニウム(Hf)と酸素(O)を主成分として含有する絶縁膜とみなすことができる。Hf含有膜4の膜厚(形成膜厚)は、例えば0.5〜2nm程度とすることができる。
【0052】
ステップS5のHf含有膜4形成工程は、例えば次のようにして形成することができる。
【0053】
Hf含有膜4がHfSiON膜の場合には、ALD(Atomic Layer Deposition:原子層堆積)法またはCVD(Chemical Vapor Deposition:化学的気相成長)法を用いてまずHfSiO膜を堆積する。それから、このHfSiO膜をプラズマ窒化処理のような窒化処理によって窒化する(すなわちHfSiO膜を窒化してHfSiON膜にする)ことによって、HfSiON膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【0054】
Hf含有膜4がHfON膜の場合には、ALD法またはCVD法を用いてまずHfO膜(代表的にはHfO2膜)を堆積してから、このHfO膜をプラズマ窒化処理のような窒化処理によって窒化する(すなわちHfO膜をHfON膜にする)ことによって、HfON膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【0055】
Hf含有膜4がHfO膜(代表的にはHfO2膜)の場合には、ALD法またはCVD法を用いてHfO膜(代表的にはHfO2膜)を堆積すればよく、窒化処理を行う必要はない。
【0056】
Hf含有膜4がHfSiO膜の場合には、ALD法またはCVD法を用いてHfSiO膜を堆積すればよく、窒化処理を行う必要はない。
【0057】
ステップS5でHf含有膜4を形成した後、nチャネル型MISFETQnおよびpチャネル型MISFETQpの低しきい値化を図るために、nMIS形成領域1AのHf含有膜4にLa(ランタン)を導入して、Laを含有するHf含有絶縁膜4aを形成し、pMIS形成領域1BのHf含有膜4にAl(アルミニウム)を導入して、Alを含有するHf含有絶縁膜4bを形成する(図2のステップS6)。以下では、ステップS6でnMIS形成領域1AのHf含有膜4にLa(ランタン)を導入し、pMIS形成領域1BのHf含有膜4にAl(アルミニウム)を導入する手法の一例(図3のステップS6a,S6b)について説明する。
【0058】
Hf含有膜4を形成した後、図8に示されるように、pMIS形成領域1BのHf含有膜4上に、pMIS形成領域1BのHf含有膜4に接するように、Alを含有するAl含有膜(Al含有層)5を形成し、また、nMIS形成領域1AのHf含有膜4上に、nMIS形成領域1AのHf含有膜4に接するように、Laを含有するLa含有膜(La含有層)6を形成する(図3のステップS6a)。これを実現するには、例えば、nMIS形成領域1AおよびpMIS形成領域1Bを含む半導体基板1の主面全面にAl含有膜5を形成してから、フォトリソグラフィ法およびエッチング法を用いてpMIS形成領域1B以外の領域のAl含有膜5を除去し(すなわちnMIS形成領域1AのAl含有膜5は除去される)、pMIS形成領域1BのみにAl含有膜5を残せばよい。また、nMIS形成領域1AおよびpMIS形成領域1Bを含む半導体基板1の主面全面にLa含有膜6を形成してから、フォトリソグラフィ法およびエッチング法を用いてnMIS形成領域1A以外の領域のLa含有膜6を除去し(すなわちpMIS形成領域1BのLa含有膜6は除去される)、nMIS形成領域1AのみにLa含有膜6を残せばよい。
【0059】
Al含有膜5は、Al(アルミニウム)を主成分として含有している。Al含有膜5としては、酸化アルミニウム膜(AlO膜、代表的にはAl2O3膜)が最も好ましいが、それ以外にも、酸窒化アルミニウム膜(アルミニウム酸窒化物膜、AlON膜)またはアルミニウム膜(Al膜)などを用いることもできる。Al含有膜5は、スパッタリング法またはALD法などによって形成することができ、その膜厚(形成膜厚)は、例えば0.3〜1nm程度とすることができる。
【0060】
La含有膜6は、La(ランタン)を主成分として含有している。安定性の観点から、La含有膜6は、好ましくは酸化ランタン膜(ランタン酸化物層、酸化ランタンとして代表的なのはLa2O3)である。La含有膜6は、スパッタリング法またはALD法などによって形成することができ、その膜厚(形成膜厚)は、例えば0.3〜1nm程度とすることができる。
【0061】
次に、半導体基板1に対して熱処理を施す(図3のステップS6b)。ステップS6bの熱処理工程は、熱処理温度を600〜1000℃の範囲内とし、不活性ガス雰囲気中(窒素ガス雰囲気中でもよい)で行うことができる。このステップS6bの熱処理により、nMIS形成領域1Aにおいて、Hf含有膜4とLa含有膜6とを反応させ、pMIS形成領域1Bにおいて、Hf含有膜4とAl含有膜5とを反応させる。すなわち、ステップS6bの熱処理により、La含有膜6を構成するLaを、nMIS形成領域1AのHf含有膜4に導入(拡散)し、Al含有膜5を構成するAlを、pMIS形成領域1BのHf含有膜4に導入(拡散)する。
【0062】
このステップS6bの熱処理により、nMIS形成領域1Aでは、Hf含有膜4とLa含有膜6とが反応(混合、ミキシング、相互拡散)して、図9に示されるように、Hf含有膜4とLa含有膜6との反応層(混合層、ミキシング層)であるHf含有絶縁膜4aが形成される。すなわち、nMIS形成領域1Aでは、La含有膜6のLaがHf含有膜4に導入されて、Hf含有膜4が、Hf含有絶縁膜4aとなる。
【0063】
Hf含有膜4は、ハフニウム(Hf)と酸素(O)とを主成分として含有し、La含有膜6は、La(ランタン)を主成分として含有しているため、nMIS形成領域1AにおいてHf含有膜4とLa含有膜6とが反応して形成されたHf含有絶縁膜4aは、ハフニウム(Hf)と酸素(O)とランタン(La)とを主成分として含有する絶縁膜である。また、Hf含有膜4が、ハフニウム(Hf)と酸素(O)だけでなく更に窒素(N)も含有していた場合には、Hf含有絶縁膜4aは、ハフニウム(Hf)と酸素(O)とランタン(La)だけでなく更に窒素(N)も含有したものとなる。また、Hf含有膜4が、ハフニウム(Hf)と酸素(O)だけでなく更にSi(シリコン、ケイ素)も含有していた場合には、Hf含有絶縁膜4aは、ハフニウム(Hf)と酸素(O)とランタン(La)だけでなく更にSi(シリコン、ケイ素)も含有したものとなる。
【0064】
また、La含有膜6は、上述のように好ましくは酸化ランタン膜である。この場合、La含有膜6は、ランタン(La)以外に酸素(O)も含有しているが、Hf含有膜4も酸素(O)を含有しているため、La含有膜6が酸素(O)を含有しているかどうかにかかわらず、Hf含有絶縁膜4aは、酸素(O)を含有したものとなる。すなわち、La含有膜6は、ランタン(La)に加えて更に酸素(O)も含有することが好ましいが、La含有膜6が酸素(O)を含有する場合と酸素(O)を含有しない場合のいずれであっても、Hf含有絶縁膜4aは、酸素(O)を含有したものとなる。
【0065】
従って、Hf含有膜4がHfSiON膜の場合には、Hf含有絶縁膜4aはHfLaSiON膜となり、Hf含有膜4がHfSiO膜の場合には、Hf含有絶縁膜4aはHfLaSiO膜となり、Hf含有膜4がHfON膜の場合は、Hf含有絶縁膜4aはHfLaON膜となり、Hf含有膜4がHfO膜(代表的にはHfO2膜)の場合は、Hf含有絶縁膜4aはHfLaO膜となる。
【0066】
また、ステップS6bの熱処理により、pMIS形成領域1Bでは、Hf含有膜4とAl含有膜5とが反応(混合、ミキシング、相互拡散)して、図9に示されるように、Hf含有膜4とAl含有膜5との反応層(混合層、ミキシング層)であるHf含有絶縁膜4bが形成される。すなわち、pMIS形成領域1Bでは、Al含有膜5のAlがHf含有膜4に導入されて、Hf含有膜4が、Hf含有絶縁膜4bとなる。
【0067】
Hf含有膜4は、ハフニウム(Hf)と酸素(O)とを主成分として含有し、Al含有膜5は、Al(アルミニウム)を主成分として含有しているため、pMIS形成領域1BにおいてHf含有膜4とAl含有膜5とが反応して形成されたHf含有絶縁膜4bは、ハフニウム(Hf)と酸素(O)とアルミニウム(Al)とを主成分として含有する絶縁膜である。また、Hf含有膜4が、ハフニウム(Hf)と酸素(O)だけでなく更に窒素(N)も含有していた場合には、Hf含有絶縁膜4bは、ハフニウム(Hf)と酸素(O)とアルミニウム(Al)だけでなく更に窒素(N)も含有したものとなる。また、Hf含有膜4が、ハフニウム(Hf)と酸素(O)だけでなく更にSi(シリコン、ケイ素)も含有していた場合には、Hf含有絶縁膜4bは、ハフニウム(Hf)と酸素(O)とアルミニウム(Al)だけでなく更にSi(シリコン、ケイ素)も含有したものとなる。
【0068】
このため、Al含有膜5が酸化アルミニウム膜またはアルミニウム膜の場合には、Hf含有膜4の種類によって、Hf含有絶縁膜4bは以下のような組成の膜となる。すなわち、Hf含有膜4がHfO膜(代表的にはHfO2膜)の場合は、Hf含有絶縁膜4bはHfAlO膜となり、また、Hf含有膜4がHfON膜の場合は、Hf含有絶縁膜4bはHfAlON膜となり、また、Hf含有膜4がHfSiO膜の場合は、Hf含有絶縁膜4bはHfAlSiO膜となり、また、Hf含有膜4がHfSiON膜の場合は、Hf含有絶縁膜4bはHfAlSiON膜となる。Al含有膜5が酸窒化アルミニウム膜の場合には、Hf含有膜4の種類によって、Hf含有絶縁膜4bは以下のような組成の膜となる。すなわち、Hf含有膜4がHfO膜(代表的にはHfO2膜)またはHfON膜の場合は、Hf含有絶縁膜4bはHfAlON膜となり、また、Hf含有膜4がHfSiO膜またはHfSiON膜の場合は、Hf含有絶縁膜4bはHfAlSiON膜となる。
【0069】
また、ステップS5でHf含有膜4を形成する前に、ステップS4で界面層3を形成した場合には、Hf含有絶縁膜4a,4bを形成するための熱処理(ここではステップS6bの熱処理)時には、Hf含有膜4と下部の界面層3との反応を抑制して、界面層3としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。すなわち、nMIS形成領域1Aにおいて、Hf含有絶縁膜4aと半導体基板1(p型ウエルPW)との間に界面層3としての酸化シリコン膜または酸窒化シリコン膜を残存させ、またpMIS形成領域1Bにおいて、Hf含有絶縁膜4bと半導体基板1(n型ウエルNW)との間に界面層3としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。
【0070】
Al含有膜5およびLa含有膜6の形成膜厚によっては、ステップS6bの熱処理工程を行った後、ステップS6bの熱処理工程で反応しなかったLa含有膜6(すなわちLa含有膜6の未反応部分)がHf含有絶縁膜4a上に層状に薄く残存し、また、ステップS6bの熱処理工程で反応しなかったAl含有膜5(すなわちAl含有膜5の未反応部分)がHf含有絶縁膜4b上に層状に薄く残存する場合もあり得る。この場合、La含有膜6の未反応部分をHf含有絶縁膜4a上に残存させ、また、Al含有膜5の未反応部分をHf含有絶縁膜4b上に残存させたまま、後述のステップS7の金属膜7形成工程を行うこともできるが、ステップS6bの熱処理の後でかつ後述のステップS7の金属膜7形成工程の前に、La含有膜6の未反応部分およびAl含有膜5の未反応部分をエッチング(好ましくはウェットエッチング)によって除去することもできる。
【0071】
このようにして、Laが導入されたHf含有絶縁膜4aがnMIS形成領域1Aの半導体基板1の主面に形成され、Alが導入されたHf含有絶縁膜4bがpMIS形成領域1Bの半導体基板1の主面に形成された図9の構造を得ることができる。
【0072】
また、ここでは、ステップS6でnMIS形成領域1AにLaを含有するHf含有絶縁膜4aを形成し、pMIS形成領域1BにAlを含有するHf含有絶縁膜4bを形成する手法の一例(図3のステップS6a,S6b)について説明したが、これに限定されない。他の手法(例えば後述の実施の形態2の手法)を用いて、Laを含有するHf含有絶縁膜4aをnMIS形成領域1Aに、Alを含有するHf含有絶縁膜4bをpMIS形成領域1Bに形成してもよい。
【0073】
次に、図10に示されるように、nMIS形成領域1AおよびpMIS形成領域1Bを含む半導体基板1の主面上に、すなわちnMIS形成領域1AのHf含有絶縁膜4aおよびpMIS形成領域1BのHf含有絶縁膜4b上に、メタルゲート(金属ゲート電極)用の金属膜(金属層、メタルゲート膜)7を形成する(図2のステップS7)。
【0074】
金属膜7は、好ましくは、窒化チタン(TiN)膜、窒化タンタル(TaN)膜、窒化タングステン(WN)膜、炭化チタン(TiC)膜、炭化タンタル(TaC)膜、炭化タングステン(WC)膜または窒化炭化タンタル(TaCN)膜である。金属膜7は、例えばスパッタリング法などにより形成することができる。金属膜7の膜厚(形成膜厚)は、例えば5〜20nm程度とすることができる。
【0075】
次に、半導体基板1の主面上に、すなわち金属膜7上に、シリコン膜8を形成する(図2のステップS8)。シリコン膜8は、多結晶シリコン膜または非晶質シリコン膜とすることができるが、成膜時には非晶質シリコン膜であった場合でも、成膜後の熱処理(例えば後述のステップS16の活性化アニール処理)で多結晶シリコン膜となる。シリコン膜8の膜厚は、例えば100nm程度とすることができる。また、他の形態として、シリコン膜8として、Ge(ゲルマニウム)を含むシリコン膜(シリコンゲルマニウム膜)を用いることもできる。
【0076】
ステップS7で形成する金属膜7の厚みを厚くすることでステップS8のシリコン膜8の形成工程を省略する(すなわちゲート電極GE1,GE2をシリコン膜8無しの金属膜7で形成する)ことも可能であるが、ステップS8で金属膜7上にシリコン膜8を形成する(すなわちゲート電極GE1,GE2を金属膜7とその上のシリコン膜8との積層膜で形成する)方が、より好ましい。その理由は、金属膜7の厚みが厚すぎると、金属膜7が剥離しやすくなる問題や、あるいは金属膜7をパターニングする際のオーバーエッチングによる基板ダメージの問題が生じる可能性があるが、金属膜7とシリコン膜8との積層膜でゲート電極を形成することで、金属膜7のみでゲート電極を形成する場合に比べて金属膜7の厚みを薄くすることができるため、上記問題を改善できるからである。また、金属膜7上にシリコン膜8を形成した場合、これまでのポリシリコンゲート電極(ポリシリコンからなるゲート電極)の加工方法やプロセスを踏襲できるため、微細加工性、製造コストおよび歩留まりの点でも優位である。
【0077】
次に、半導体基板1の主面上に、すなわちシリコン膜8上に、窒化シリコンなどからなる絶縁膜9を形成する(ステップS9)。
【0078】
ここまでの工程により、nMIS形成領域1Aでは、半導体基板1(p型ウエルPW)上に、界面層3、Hf含有絶縁膜4a、金属膜7、シリコン膜8および絶縁膜9が下から順に積層された状態となり、pMIS形成領域1Bでは、半導体基板1(n型ウエルNW)上に、界面層3、Hf含有絶縁膜4b、金属膜7、シリコン膜8および絶縁膜9が下から順に積層された状態となっている。
【0079】
次に、絶縁膜9上にフォトリソグラフィ法を用いてフォトレジストパターン(図示せず)を形成してから、このフォトレジストパターンをエッチングマスクとして用いて、図11に示されるように、絶縁膜9をドライエッチングしてパターニングする(ステップS10)。その後、フォトレジストパターンは除去する。パターニングされた絶縁膜9は、ゲート加工用のハードマスクとして機能し、ゲート電極GE1,GE2の形成予定領域に配置されている。
【0080】
次に、絶縁膜9(すなわちステップS10でパターニングされた絶縁膜9)をエッチングマスクとして用いて、シリコン膜8および金属膜7の積層膜をドライエッチングしてパターニングすることにより、図12に示されるように、金属膜7および金属膜7上のシリコン膜8からなるゲート電極GE1,GE2を形成する(図2のステップS11)。ステップS11のドライエッチング工程により、絶縁膜9で覆われない部分のシリコン膜8および金属膜7がドライエッチングされて除去されることで、パターニングされた金属膜7およびシリコン膜8からなるゲート電極GE1,GE2が形成されるとともに、ゲート電極GE1,GE2で覆われない部分の高誘電率絶縁膜(ここではHf含有絶縁膜4a,4b)が露出される。すなわち、ステップS11のドライエッチング工程を行うことで、nMIS形成領域1Aにおけるゲート電極GE1で覆われていない部分のHf含有絶縁膜4aとpMIS形成領域1Bにおけるゲート電極GE2で覆われていない部分のHf含有絶縁膜4bとが露出されるのである。
【0081】
ステップS11のドライエッチングの際は、Hf含有絶縁膜4a,4bはエッチングストッパとして機能するため、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bの表面が露出されるか、あるいは、Hf含有絶縁膜4a,4bがエッチングされたとしてもHf含有絶縁膜4a,4bの表層部分のみが除去された段階で、ステップS11のドライエッチングは停止される。従って、ステップS11のドライエッチング工程を終了した段階では、ゲート電極GE1で覆われない部分のHf含有絶縁膜4aとゲート電極GE2で覆われない部分のHf含有絶縁膜4bとは、それぞれ少なくとも一部が層状に残存している。ステップS11のドライエッチング工程で、ゲート電極GE1,GE2で覆われていない部分のHf含有絶縁膜4a,4bを全て除去しようとすると、オーバーエッチングにより半導体基板1がダメージを受ける虞があるため、ステップS11のドライエッチング工程では、Hf含有絶縁膜4a,4bをエッチングストッパとして機能させて、Hf含有絶縁膜4a,4bのそれぞれの少なくとも一部を層状に残存させることが好ましいのである。
【0082】
ステップS11のドライエッチング工程は、例えば次にようにして行うことができる。まず、例えば、少なくともCl(塩素)を含むガスとBr(臭素)を含むガスとを含有する混合ガス(より具体的にはCl2ガスとHBrガスとArガスとの混合ガスなど)、あるいは、下地の金属膜7とのエッチング選択比を上げるために更に酸化性ガスを含む混合ガス(より具体的にはCl2ガスとHBrガスとO2ガスとの混合ガスなど)をエッチングガスとして用いてシリコン膜8のドライエッチングを行う。続いて、例えば、Cl(塩素)を含むガスとBr(臭素)を含むガスとN(窒素)を含むガスとの混合ガス(より具体的にはCl2ガスとHBrガスとN2ガスとの混合ガスなど)をエッチングガスとして用いて金属膜7のドライエッチングを行う。続いて、例えばBCl3を含む混合ガスをエッチングガスとして用いて、高誘電率絶縁膜(ここではHf含有絶縁膜4a,4b)の表層部分をドライエッチングすることもできる。これらの各種ガスを用いたドライエッチングは、ドライエッチング装置のチャンバ(図示せず)内に半導体基板1を配置し、エッチングガスを上述のように変えて連続的に行うことができる。
【0083】
ゲート電極GE1は、nMIS形成領域1Aにおいて、Hf含有絶縁膜4a上に形成され、ゲート電極GE2は、pMIS形成領域1Bにおいて、Hf含有絶縁膜4b上に形成される。すなわち、金属膜7および金属膜7上のシリコン膜8からなるゲート電極GE1が、nMIS形成領域1Aのp型ウエルPWの表面上に、ゲート絶縁膜としてのHf含有絶縁膜4aを介して形成され、金属膜7および金属膜7上のシリコン膜8からなるゲート電極GE2が、pMIS形成領域1Bのn型ウエルNWの表面上に、ゲート絶縁膜としてのHf含有絶縁膜4bを介して形成されるのである。ゲート電極GE1の下に位置するHf含有絶縁膜4aとゲート電極GE2の下に位置するHf含有絶縁膜4bとは、いずれも酸化シリコンよりも誘電率(比誘電率)が高く、高誘電率ゲート絶縁膜として機能する。
【0084】
なお、ここでは、絶縁膜9をハードマスクとして用いて、シリコン膜8および金属膜7をドライエッチングする場合について説明した。他の形態として、ステップS9の絶縁膜9の形成工程とステップS10の絶縁膜9のパターニング工程とを省略し、ステップS11において、シリコン膜8上にフォトリソグラフィ法でフォトレジストパターン(多層レジストでもよい)を形成して、このフォトレジストパターンをエッチングマスクとして用いてシリコン膜8および金属膜7をドライエッチングしてパターニングすることで、ゲート電極GE1,GE2を形成することもできる。この際に使用したフォトレジストパターンは、シリコン膜8および金属膜7のパターニング後に除去される。この場合には、図12において、ゲート電極GE1,GE2を構成するシリコン膜8上に絶縁膜9が無い構造が得られる。
【0085】
ステップS11でシリコン膜8および金属膜7をパターニングするドライエッチング工程を行った後、ゲート電極GE1で覆われていない部分のHf含有絶縁膜4aとゲート電極GE2で覆われていない部分のHf含有絶縁膜4bとを除去するためのウェットエッチング行う(図2のステップS12)。
【0086】
ステップS12のウェットエッチング工程は、次の3種のウェット処理(すなわち図4のステップS12a,S12b,S12c)を含んでいることを特徴の一つとしている。
【0087】
まず、ステップS12aの第1のウェット処理として、酸性溶液(第1酸性溶液)で半導体基板1をウェット処理(洗浄処理)するが、このステップS12aの第1のウェット処理で用いる酸性溶液(第1酸性溶液)は、フッ酸(HF)を含有していないことを特徴の一つとしている。
【0088】
ステップS12aの第1のウェット処理で用いる酸性溶液として、最も好適なのは塩酸(HCl)であるが、それ以外にも、リン酸(H3PO4)、ギ酸(HCOOH)、酢酸(CH3COOH)、シュウ酸((COOH)2)、あるいは、炭酸(H2CO3またはCO2+H2O)を用いることができる。
【0089】
次に、ステップS12bの第2のウェット処理として、アルカリ性溶液で半導体基板1をウェット処理(洗浄処理)する。ステップS12bの第2のウェット処理で用いるアルカリ性溶液として、最も好適なのはアンモニア(NH3)であるが、それ以外にも、テトラメチルアンモニウムヒドロキシド(TMAH)、ジメチルアミン、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、エチルヒドロキシルアミン(C2H5ONH2)を用いることができる。
【0090】
次に、ステップS12cの第3のウェット処理として、フッ酸(フッ化水素酸)を含有する酸性溶液(第2酸性溶液)で半導体基板1をウェット処理(ウェットエッチング処理)する。
【0091】
ステップS12cの第3のウェット処理で用いる酸性溶液は、少なくともフッ酸(HF)を含有しているが、更に塩酸(HCl)も含有していれば、より好ましい。
【0092】
従って、ステップS12aの第1のウェット処理で用いる酸性溶液として最も好適なのは塩酸(HCl)の水溶液(水で希釈した塩酸、すなわち希塩酸)であり、ステップS12bの第2のウェット処理で用いるアルカリ性溶液として最も好適なのはアンモニアの水溶液(アンモニア水)であり、ステップS12cの第3のウェット処理で用いる酸性溶液として最も好適なのは、フッ酸(HF)および塩酸(HCl)の水溶液である。
【0093】
ステップS12a,S12b,S12cの第1、第2および第3のウェット処理の好適な条件の一例を挙げると、次のようにすることができる。すなわち、ステップS12aの第1のウェット処理は、例えば、HCl(塩化水素、塩酸)の濃度が0.0418mol%程度の水溶液(希塩酸)を用いて60秒程度行うことができる。ステップS12bの第2のウェット処理は、例えば、NH3(アンモニア)の濃度が0.561mol%程度の水溶液(アンモニア水)を用いて180秒程度行うことができる。ステップS12cの第3のウェット処理は、例えば、HCl(塩化水素、塩酸)の濃度が0.411mol%程度でかつHF(フッ化水素、フッ酸)の濃度が0.0106mol%程度の水溶液を用いて60秒程度行うことができる。ステップS12a,S12b,S12cの第1、第2および第3のウェット処理の処理温度(使用する酸性溶液またはアルカリ性溶液の温度)は、例えば室温(15〜25℃程度)とすることができる。
【0094】
また、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とは、どちらを先に行ってもよい。一方、ステップS12cの第3のウェット処理は、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理との両方を行った後で行う。
【0095】
ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とステップS12cの第3のウェット処理とは、半導体基板1の主面(Hf含有絶縁膜4a,4bやゲート電極GE1,GE2形成側の主面)に各ウェット処理で使用する酸性溶液またはアルカリ性溶液を接触させることで行うことができる。例えば、半導体基板1をウェット処理で使用する酸性溶液またはアルカリ性溶液に浸漬させたり、あるいは、半導体基板1を回転させながら半導体基板1の主面(Hf含有絶縁膜4a,4bやゲート電極GE1,GE2形成側の主面)に対してウェット処理で使用する酸性溶液またはアルカリ性溶液を供給することなどによって、ステップS12a,S12b,S12cのウェット処理を行うことができる。
【0096】
このようなステップS12のウェットエッチング(すなわちステップS12a,S12b,S12cのウェット処理)によって、図13に示されるように、ゲート電極GE1で覆われない部分のHf含有絶縁膜4aとゲート電極GE2で覆われない部分のHf含有絶縁膜4bとが除去される。一方、ゲート電極GE1の下部に位置するHf含有絶縁膜4aとゲート電極GE2の下部に位置するHf含有絶縁膜4bとは、ステップS11のドライエッチングおよびステップS12のウェットエッチングで除去されずに残存して、高誘電率ゲート絶縁膜となる。ステップS12aの第1のウェット処理とS12bの第2のウェット処理とステップS12cの第3のウェット処理のそれぞれの役割などについては、後でより詳細に説明する。また、上記ステップS4で界面層3を形成した場合には、ステップS12のウェットエッチングによって、ゲート電極GE1,GE2で覆われていない部分のHf含有絶縁膜4a,4bが除去されるとともに、nMIS形成領域1Aにおけるゲート電極GE1で覆われていない部分の界面層3と、pMIS形成領域1Bにおけるゲート電極GE2で覆われていない部分の界面層3とが除去される。
【0097】
次に、図14に示されるように、nMIS形成領域1Aにおけるp型ウエルPWのゲート電極GE1の両側の領域にリン(P)またはヒ素(As)などのn型不純物をイオン注入することによりn−型半導体領域EX1を形成し、また、pMIS形成領域1Bにおけるn型ウエルNWのゲート電極GE2の両側の領域にホウ素(B)などのp型不純物をイオン注入することによりp−型半導体領域EX2を形成する(図2のステップS13)。n−型半導体領域EX1形成用のイオン注入時には、pMIS形成領域1Bはイオン注入阻止マスクとしてのフォトレジスト膜(図示せず)で覆っておき、nMIS形成領域1Aの半導体基板1(p型ウエルPW)にゲート電極GE1(あるいはその上の絶縁膜9)をマスクとしてイオン注入する。また、p−型半導体領域EX2形成用のイオン注入時には、nMIS形成領域1Aはイオン注入阻止マスクとしての他のフォトレジスト膜(図示せず)で覆っておき、pMIS形成領域1Bの半導体基板1(n型ウエルNW)にゲート電極GE2(あるいはその上の絶縁膜9)をマスクとしてイオン注入する。n−型半導体領域EX1を先に形成しても、あるいはp−型半導体領域EX2を先に形成してもよい。
【0098】
次に、図15に示されるように、ゲート電極GE1,GE2の側壁上に、絶縁体からなるサイドウォール(側壁スペーサ、側壁絶縁膜)SWを形成する(図2のステップS14)。例えば、半導体基板1上にゲート電極GE1,GE2を覆うように酸化シリコン膜と窒化シリコン膜とを下から順に形成してから、この酸化シリコン膜と窒化シリコン膜との積層膜を異方性エッチング(エッチバック)することによって、ゲート電極GE1,GE2の側壁上に残存する酸化シリコン膜および窒化シリコン膜からなるサイドウォールSWを形成することができる。なお、図面の簡略化のために、図15では、サイドウォールSWを構成する酸化シリコン膜および窒化シリコン膜を一体化して示してある。
【0099】
次に、nMIS形成領域1Aのp型ウエルPWにn+型半導体領域SD1をイオン注入により形成し、pMIS形成領域1Bのn型ウエルNWにp+型半導体領域SD2を他のイオン注入により形成する(図2のステップS15)。
【0100】
n+型半導体領域SD1は、nMIS形成領域1Aにおけるp型ウエルPWのゲート電極GE1およびサイドウォールSWの両側の領域に、リン(P)またはヒ素(As)などのn型の不純物をイオン注入することにより、形成することができる。n+型半導体領域SD1は、n−型半導体領域EX1よりも不純物濃度が高くかつ接合深さが深い。このn+型半導体領域SD1形成用のイオン注入時には、pMIS形成領域1Bはイオン注入阻止マスクとしてのフォトレジスト膜(図示せず)で覆っておき、nMIS形成領域1Aの半導体基板1(p型ウエルPW)に、ゲート電極GE1(あるいはその上の絶縁膜9)およびその側壁上のサイドウォールSWをマスクとしてイオン注入する。このため、n−型半導体領域EX1は、ゲート電極GE1に整合して形成され、n+型半導体領域SD1はサイドウォールSWに整合して形成される。
【0101】
p+型半導体領域SD2は、pMIS形成領域1Bにおけるn型ウエルNWのゲート電極GE2およびサイドウォールSWの両側の領域にホウ素(B)などのp型の不純物をイオン注入することにより、形成することができる。p+型半導体領域SD2は、p−型半導体領域EX2よりも不純物濃度が高くかつ接合深さが深い。このp+型半導体領域SD2形成用のイオン注入時には、nMIS形成領域1Aはイオン注入阻止マスクとしての他のフォトレジスト膜(図示せず)で覆っておき、pMIS形成領域1Bの半導体基板1(n型ウエルNW)に、ゲート電極GE2(あるいはその上の絶縁膜9)およびその側壁上のサイドウォールSWをマスクとしてイオン注入する。このため、p−型半導体領域EX2は、ゲート電極GE2に整合して形成され、p+型半導体領域SD2はサイドウォールSWに整合して形成される。n+型半導体領域SD1を先に形成しても、あるいはp+型半導体領域SD2を先に形成してもよい。
【0102】
nMIS形成領域1Aのゲート電極GE1を構成するシリコン膜8に、n−型半導体領域EX1形成用のイオン注入工程やn+型半導体領域SD1形成用のイオン注入工程でn型の不純物を導入することもできる。また、pMIS形成領域1Bのゲート電極GE2を構成するシリコン膜8に、p−型半導体領域EX2形成用のイオン注入やp+型半導体領域SD2形成用のイオン注入工程でp型の不純物を導入することもできる。
【0103】
なお、n+型半導体領域SD1はnチャネル型MISFETQnのソース・ドレイン領域として機能し、p+型半導体領域SD2はpチャネル型MISFETQpのソース・ドレイン領域として機能する。このため、ステップS15は、nチャネル型MISFETQnのソース・ドレイン領域形成用のイオン注入と、pチャネル型MISFETQpのソース・ドレイン領域形成用のイオン注入とを行なう工程とみなすことができる。
【0104】
ステップS15でn+型半導体領域SD1形成用のイオン注入とp+型半導体領域SD2形成用のイオン注入とを行った後、導入した不純物の活性化のための熱処理(アニール処理、活性化アニール)を行う(図2のステップS16)。ステップS13,S15のイオン注入でn−型半導体領域EX1、p−型半導体領域EX2、n+型半導体領域SD1、p+型半導体領域SD2およびシリコン膜8などに導入された不純物を、ステップS16の熱処理により活性化することができる。ステップS16の熱処理は、例えば、900℃〜1300℃の熱処理温度で、不活性ガス雰囲気中、より好ましくは窒素雰囲気中で行うことができる。
【0105】
このようにして、図15に示されるような構造が得られ、nMIS形成領域1Aに、電界効果トランジスタとしてnチャネル型MISFETQnが形成され、また、pMIS形成領域1Bに、電界効果トランジスタとしてpチャネル型MISFETQpが形成される。
【0106】
ゲート電極GE1がnチャネル型MISFETQnのゲート電極(メタルゲート電極)として機能し、ゲート電極GE1の下のHf含有絶縁膜4a(およびその下の界面層3)が、nチャネル型MISFETQnのゲート絶縁膜として機能する。そして、nチャネル型MISFETQnのソースまたはドレインとして機能するn型の半導体領域(不純物拡散層)が、n+型半導体領域SD1およびn−型半導体領域EX1により形成される。また、ゲート電極GE2がpチャネル型MISFETQpのゲート電極(メタルゲート電極)として機能し、ゲート電極GE2の下のHf含有絶縁膜4b(およびその下の界面層3)が、pチャネル型MISFETQpのゲート絶縁膜として機能する。そして、pチャネル型MISFETQpのソースまたはドレインとして機能するp型の半導体領域(不純物拡散層)が、p+型半導体領域SD2およびp−型半導体領域EX2により形成される。
【0107】
次に、図16に示されるように、半導体基板1の主面上に、ゲート電極GE1,GE2およびサイドウォールSWを覆うように、絶縁膜(層間絶縁膜)11を形成する。絶縁膜11は、例えば、酸化シリコン膜の単体膜や、あるいは薄い窒化シリコン膜とその上の厚い酸化シリコン膜との積層膜などからなる。絶縁膜11の形成後、絶縁膜11の表面を、例えばCMP(Chemical Mechanical Polishing)法を使用して平坦化する。
【0108】
次に、絶縁膜11上に形成したフォトレジストパターン(図示せず)をエッチングマスクとして用いて、絶縁膜11をドライエッチングすることにより、絶縁膜11にコンタクトホール(貫通孔、孔)CNTを形成する。コンタクトホールCNTは、n+型半導体領域SD1およびp+型半導体領域SD2や、ゲート電極GE1,GE2の上部などに形成される。
【0109】
次に、コンタクトホールCNT内に、タングステン(W)などからなる導電性のプラグ(接続用導体部)PGを形成する。プラグPGを形成するには、例えば、コンタクトホールCNTの内部(底部および側壁上)を含む絶縁膜11上に、バリア導体膜(例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜)を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜をコンタクトホールCNTを埋めるように形成し、絶縁膜11上の不要な主導体膜およびバリア導体膜をCMP法またはエッチバック法などによって除去することにより、プラグPGを形成することができる。なお、図面の簡略化のために、図16では、プラグPGを構成するバリア導体膜および主導体膜(タングステン膜)を一体化して示してある。
【0110】
次に、図17に示されるように、プラグPGが埋め込まれた絶縁膜11上に、ストッパ絶縁膜(エッチングストッパ用絶縁膜)12および配線形成用の絶縁膜(層間絶縁膜)13を順次形成する。ストッパ絶縁膜12は、絶縁膜13への溝加工の際にエッチングストッパとなる膜であり、絶縁膜13に対してエッチング選択性を有する材料を用い、例えば、ストッパ絶縁膜12を窒化シリコン膜とし、絶縁膜13を酸化シリコン膜とすることができる。
【0111】
次に、シングルダマシン法により第1層目の配線M1を形成する。まず、フォトレジストパターン(図示せず)をマスクとしたドライエッチングによって絶縁膜13およびストッパ絶縁膜12の所定の領域に配線溝14を形成した後、半導体基板1の主面上(すなわち配線溝14の底部および側壁上を含む絶縁膜13上)にバリア導体膜(例えば窒化チタン膜、タンタル膜または窒化タンタル膜など)を形成する。続いて、CVD法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成し、銅めっき膜により配線溝14の内部を埋め込む。それから、配線溝14内以外の領域の銅めっき膜、シード層およびバリアメタル膜をCMP法により除去して、銅を主導電材料とする第1層目の配線M1を形成する。なお、図面の簡略化のために、図17では、配線M1を構成する銅めっき膜、シード層およびバリア導体膜を一体化して示してある。
【0112】
配線M1は、プラグPGを介してnチャネル型MISFETQnおよびpチャネル型MISFETQpのソースまたはドレイン用のn+型半導体領域SD1およびp+型半導体領域SD2などと電気的に接続されている。その後、デュアルダマシン法などにより2層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、配線M1およびそれよりも上層の配線は、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
【0113】
次に、本実施の形態の特徴について、より詳細に説明する。
【0114】
本実施の形態では、nチャネル型MISFETQnおよびpチャネル型MISFETQpのゲート電極GE1,GE2は、ゲート絶縁膜(ここでは界面層3およびHf含有絶縁膜4a,4b)上に位置する金属膜7を有しており、いわゆるメタルゲート電極(金属ゲート電極)である。このため、ゲート電極の空乏化現象を抑制し、寄生容量をなくすことができるため、MISFET素子の小型化(ゲート絶縁膜の薄膜化)も可能になる。
【0115】
また、本実施の形態では、nチャネル型MISFETQnのゲート絶縁膜として、酸化シリコンよりも誘電率が高いHf含有絶縁膜4aを用い、pチャネル型MISFETQpのゲート絶縁膜として、酸化シリコンよりも誘電率が高いHf含有絶縁膜4bを用いている。すなわち、酸化シリコンより誘電率(比誘電率)の高い材料膜、いわゆるHigh−k膜(高誘電率膜)であるHf含有絶縁膜4a,4bを、nチャネル型MISFETQnおよびpチャネル型MISFETQpのゲート絶縁膜に用いている。このため、nチャネル型MISFETQnおよびpチャネル型MISFETQpのゲート絶縁膜に酸化シリコン膜を用いた場合に比べて、Hf含有絶縁膜4aとHf含有絶縁膜4bの物理的膜厚を増加させることができるため、リーク電流を低減することができる。
【0116】
また、本実施の形態では、nチャネル型MISFETQnのHf系の高誘電率ゲート絶縁膜であるHf含有絶縁膜4aにランタン(La)を導入し、pチャネル型MISFETQpのHf系の高誘電率ゲート絶縁膜であるHf含有絶縁膜4bにアルミニウム(Al)を導入しているので、nチャネル型MISFETQnとpチャネル型MISFETQpの両方を低しきい値化することができる。
【0117】
しかしながら、Hf系ゲート絶縁膜は、一般的にエッチングが困難であり、Hf系ゲート絶縁膜にLaやAlを導入した場合には、ゲート加工時にHf系ゲート絶縁膜のエッチングに起因した不具合が生じる可能性があることが、本発明者の検討により分かった。
【0118】
すなわち、ステップS11のドライエッチング工程でゲート電極GE1,GE2を加工(形成)した際に、ドライエッチング工程を終了した段階では、このドライエッチングに伴うエッチング残渣または堆積物(反応生成物、エッチング堆積物)21が半導体基板1の主面に付着している。このエッチング残渣または堆積物21は、ドライエッチングされたシリコン膜8、金属膜7あるいはHf含有絶縁膜4a,4bに含まれていた元素やエッチングガスを構成していた元素などで構成されている。図18は、ステップS11のドライエッチング工程を終了した段階で、このドライエッチングに伴うエッチング残渣または堆積物(反応生成物)21が半導体基板1の主面に付着した状態を模式的に示す説明図(断面図)であり、上記図12と同じ領域が示されている。また、図19は、ステップS11のドライエッチングの後にステップS12aの第1のウェット処理を行った状態を模式的に示す説明図(断面図)であり、図20は、ステップS12aの第1のウェット処理の後にステップS12bの第2のウェット処理を行った状態を模式的に示す説明図(断面図)であり、図21は、ステップS12cの第3のウェット処理を行った状態を模式的に示す説明図(断面図)である。
【0119】
ステップS11のドライエッチング工程は、ゲート電極GE1,GE2で覆われていない部分のHf含有絶縁膜4a,4bが露出するまで行われるため、上記堆積物(反応生成物)21には、Hf含有絶縁膜4aが含有するLa(ランタン)やHf含有絶縁膜4bが含有するAl(アルミニウム)を含むものが生じ得る。このため、図18に模式的に示されるように、nMIS形成領域1Aに形成された上記堆積物(反応生成物)21には、Laが含まれやすく、一方、pMIS形成領域1Bに形成された上記堆積物(反応生成物)21には、Alが含まれやすい。この堆積物21が残ったままの状態でHf含有絶縁膜4a,4bをフッ酸を用いてウェットエッチングした場合には、LaやAlはフッ酸中のフッ素と結合してフッ化物を生成しやすいため、堆積物21中に含まれるLaやAlとフッ酸中のフッ素とが結合してLaフッ化物やAlフッ化物が生成される。しかしながら、Laフッ化物やAlフッ化物はフッ酸に溶けにくいため、Laフッ化物やAlフッ化物が一旦生成されてしまうと、このLaフッ化物やAlフッ化物がフッ酸によるHf含有絶縁膜4a,4bのエッチングを阻害したり、あるいは、エッチング終了後にLaフッ化物やAlフッ化物が異物として残存してしまう。これは、製造された半導体装置の信頼性を低下させる可能性がある。このため、Hf含有絶縁膜4a,4bをウェットエッチングする際には、Laフッ化物やAlフッ化物の生成を抑制することが望まれる。
【0120】
そこで、本実施の形態では、ステップS11のドライエッチング工程の後、フッ酸を含む酸性溶液によるウェットエッチング(すなわち上記ステップS12cの第3のウェット処理)をすぐに行うのではなく、その前に、フッ酸を含まない酸性溶液による洗浄処理(すなわち上記ステップS12aの第1のウェット処理)とアルカリ性溶液による洗浄処理(すなわち上記ステップS12bの第2のウェット処理)とを行う。
【0121】
上記ステップS12aの第1のウェット処理と上記ステップS12bの第2のウェット処理とにより、図19および図20に示されるように、半導体基板1の主面(すなわちゲート電極GE1,GE2の側面やゲート電極GE1,GE2で覆われていない部分のHf含有絶縁膜4a,4bの表面など)を洗浄(清浄化)して、半導体基板1の主面に付着していた上記堆積物(反応生成物)21を除去することができる。そして、ステップS12aの第1のウェット処理で使用する酸性溶液はフッ酸を含んでおらず、また、ステップS12bの第2のウェット処理ではアルカリ性溶液を使用するためフッ酸を含んでいないので、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理では、Laフッ化物やAlフッ化物が形成されるのを防止することができる。すなわち、上記ステップS12aの第1のウェット処理と上記ステップS12bの第2のウェット処理とによって、Laフッ化物やAlフッ化物の生成を防止しながら、半導体基板1の主面を洗浄して、上記堆積物(反応生成物)21を除去することができるのである。
【0122】
上記ステップS12aの第1のウェット処理と上記ステップS12bの第2のウェット処理との両方を行う理由は、次の通りである。
【0123】
Alは、ステップS12bの第2のウェット処理で使用するようなアルカリ性溶液に反応または溶解して除去可能であるのに対して、Laは、ステップS12bの第2のウェット処理で使用するようなアルカリ性溶液では、ほとんど除去することができない。一方、LaとAlは、ステップS12aの第1のウェット処理で使用するような酸性溶液に反応または溶解可能であるが、LaとAlとで、そのような酸性溶液への反応または溶解のしやすさは異なり、Alに比べてLaの方が酸性溶液で除去しやすい(すなわちLaに比べてAlの方が酸性溶液で除去しにくい)。このため、LaとAlのうちステップS12bの第2のウェット処理(すなわちアルカリ性溶液による洗浄処理)で除去できるのはAlであり、一方、LaとAlのうち、ステップS12aの第1のウェット処理(すなわちフッ酸を含まない酸性溶液による洗浄処理)で除去しやすいのはLaである。
【0124】
本実施の形態とは異なり、上記ステップS12bの第2のウェット処理(アルカリ性溶液による洗浄処理)を行うが、上記ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)を行わない場合には、上記堆積物21のうち、Alを含むものは上記ステップS12bの第2のウェット処理によって除去できても、上記堆積物21のうち、Laを含むものは除去できない。
【0125】
一方、本実施の形態とは異なり、上記ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)を行うが、上記ステップS12bの第2のウェット処理(アルカリ性溶液による洗浄処理)を行わない場合には、上記堆積物21のうち、Laを含むものは上記ステップS12aの第1のウェット処理によって容易に除去できても、Alを含むものを十分に除去するのは容易ではない。このため、Alを含む上記堆積物21を、ステップS12bの第2のウェット処理を行わずにステップS12aの第1のウェット処理のみで除去しようとすると、ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)の処理時間を長くしたり、あるいは使用する酸性溶液の濃度(例えば塩酸濃度)を濃くする必要がある。しかしながら、ステップS12aの第1のウェット処理の処理時間を長くしたり、あるいは使用する酸性溶液の濃度(例えば塩酸濃度)を濃くすることは、シリコン膜8や金属膜7のサイドエッチング(シリコン膜8や金属膜7が側面側からエッチングされる現象)を促進させる可能性がある。
【0126】
それに対して、本実施の形態では、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理との両方を行うことで、上記堆積物21のうち、Laを含むものとAlを含むものとの両方を的確に除去することができる。すなわち、上記堆積物21のうちLaを含むものは、図19に模式的に示されるように、上記ステップS12aの第1のウェット処理によって除去することができ、また、上記堆積物21のうちAlを含むものは、ステップS12aの第1のウェット処理で除去しきれなくとも、図20に模式的に示されるように、上記ステップS12bの第2のウェット処理によって除去することができるのである。
【0127】
本実施の形態では、ステップS12aの第1のウェット処理だけでは除去しにくいAlを含む上記堆積物21は、ステップS12aの第1のウェット処理だけではなく、上記ステップS12bの第2のウェット処理でも除去することができる。このため、上記ステップS12bの第2のウェット処理を行わない場合に比べて、本実施の形態では、ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)の処理時間を短縮でき、あるいはステップS12aの第1のウェット処理で使用する酸性溶液の濃度(例えば塩酸濃度)を薄くすることができる。すなわち、ステップS12aの第1のウェット処理における処理時間や酸性溶液の濃度(例えば塩酸濃度)を、Laを含む上記堆積物21を除去するのに必要な程度(Alを含む上記堆積物21を除去するのに必要なレベルよりも低いレベル)に設定することができる。このため、ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)におけるシリコン膜8や金属膜7のサイドエッチングを抑制または防止することができる。また、ステップS12bの第2のウェット処理で使用するようなアルカリ性溶液では、金属膜7はサイドエッチングされないので、ステップS12bの第2のウェット処理を追加しても、シリコン膜8や金属膜7がサイドエッチングされるのを防止できる。本実施の形態では、シリコン膜8や金属膜7のサイドエッチングを抑制または防止できるので、製造された半導体装置の信頼性を向上することができ、また、製造された半導体装置の性能を向上させることができる。
【0128】
このように、本実施の形態では、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理との両方を行った後で、ステップS12cのフッ酸を含む酸性溶液による第3のウェット処理を行うことで、上記堆積物21のうち、Laを含むものとAlを含むものとの両方が除去された状態で、ステップS12cの第3のウェット処理を行うことができる。このステップS12cの第3のウェット処理により、図21に模式的に示されるように、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bおよび界面層3をエッチングして除去し、半導体基板1のシリコン面を露出させる。このため、LaやAlを含む上記堆積物21が除去された状態で、ステップS12cの第3のウェット処理を行うことになるため、ステップS12cの第3のウェット処理において、Laフッ化物やAlフッ化物の生成を抑制しながら、フッ酸を含む酸性溶液でHf含有絶縁膜4a,4bをエッチングすることができる。これにより、Laフッ化物やAlフッ化物がHf含有絶縁膜4a,4bのエッチングを阻害するのを抑制または防止でき、また、エッチング終了後にLaフッ化物やAlフッ化物が異物として残存するのを抑制または防止することができる。従って、製造された半導体装置の信頼性を向上させることができる。
【0129】
また、本発明者の検討によれば、Hf含有絶縁膜4aにおけるLa(ランタン)の厚み方向の濃度分布は、表層部分(上層部分)でLa濃度が高く、界面層3に近づくに従ってLa濃度が低くなる。これは、Hf含有膜4とその上のLa含有膜6とが反応してHf含有絶縁膜4aが形成されているが、Hf含有絶縁膜4a形成時にHf含有膜4とLa含有膜6とが完全に混合されれば、Hf含有絶縁膜4aにおけるLaの厚み方向の濃度分布は均一になるはずであるが、実際には、Hf含有膜4とLa含有膜6とを完全に混合することは困難であるためである。このため、ステップS11のドライエッチング工程を行う直前の段階において、Hf含有絶縁膜4aにおけるLaの厚み方向の濃度分布は均一とはならず、Hf含有膜4とLa含有膜6との反応前の組成分布をある程度維持した不均一な分布となり、上述のように、Hf含有絶縁膜4aにおけるLa(ランタン)の厚み方向の濃度分布は、表層部分(上層部分)でLa濃度が高く、界面層3に近づくに従ってLa濃度が低くなるのである。同様の理由により、Hf含有絶縁膜4bにおけるAl(アルミニウム)の厚み方向の濃度分布は、表層部分(上層部分)でAl濃度が高く、界面層3に近づくに従ってAl濃度が低くなる。なお、本願において、厚み方向または膜厚方向とは、半導体基板1の主面に垂直な方向に対応する。
【0130】
上述のように、LaとAlのうちステップS12bの第2のウェット処理で除去できるのはAlであり、一方、LaとAlのうち、ステップS12aの第1のウェット処理で除去しやすいのはLaである。
【0131】
このため、本実施の形態とは異なり、上記ステップS12bの第2のウェット処理(アルカリ性溶液による洗浄処理)を行うが、上記ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)を行わない場合には、Hf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)は除去できても、Hf含有絶縁膜4aの表層部分(すなわちLaが高濃度に存在する部分)は除去できない。
【0132】
一方、本実施の形態とは異なり、上記ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)を行うが、上記ステップS12bの第2のウェット処理(アルカリ性溶液による洗浄処理)を行わない場合には、Hf含有絶縁膜4aの表層部分(すなわちLaが高濃度に存在する部分)は除去できても、Hf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)を除去するのは容易ではない。このため、Hf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)を、ステップS12bの第2のウェット処理を行わずにステップS12aの第1のウェット処理のみで除去しようとすると、ステップS12aの第1のウェット処理(フッ酸を含まない酸性溶液による洗浄処理)の処理時間を長くしたり、あるいは使用する酸性溶液の濃度(例えば塩酸濃度)を濃くする必要がある。しかしながら、ステップS12aの第1のウェット処理の処理時間を長くしたり、あるいは使用する酸性溶液の濃度(例えば塩酸濃度)を濃くすることは、シリコン膜8や金属膜7のサイドエッチング(シリコン膜8や金属膜7が側面側からエッチングされる現象)を促進させる可能性がある。
【0133】
それに対して、本実施の形態では、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理との両方を行うことで、Hf含有絶縁膜4aの表層部分(すなわちLaが高濃度に存在する部分)とHf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)との両方を除去することができる。すなわち、ステップS12aの第1のウェット処理により、Hf含有絶縁膜4aの表層部分(すなわちLaが高濃度に存在する部分)を除去することができ、また、Hf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)は、ステップS12aの第1のウェット処理で除去しきれなくとも、ステップS12bの第2のウェット処理で除去することができる。
【0134】
本実施の形態では、ステップS12aの第1のウェット処理でHf含有絶縁膜4aの表層部分(すなわちLaが高濃度に存在する部分)を除去することができ、ステップS12aの第1のウェット処理だけでは除去しにくいHf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)は、ステップS12aの第1のウェット処理だけではなく、上記ステップS12bの第2のウェット処理でも除去することができる。このため、ステップS12aの第1のウェット処理における処理時間を長くしたり酸性溶液の濃度(例えば塩酸濃度)を濃くしなくとも、Hf含有絶縁膜4aの表層部分(すなわちLaが高濃度に存在する部分)とHf含有絶縁膜4bの表層部分(すなわちAlが高濃度に存在する部分)の両方を除去することができる。従って、シリコン膜8や金属膜7のサイドエッチングを抑制または防止することができ、それによって、製造された半導体装置の信頼性を向上することができ、また、製造された半導体装置の性能を向上させることができる。
【0135】
このように、本実施の形態では、ステップS12a,S12bの第1のウェット処理および第2のウェット処理の両方を行った後で、ステップS12cのフッ酸を含む酸性溶液による第3のウェット処理を行うことで、Hf含有絶縁膜4a,4bのうち、Laを高濃度に含む部分とAlを高濃度に含む部分(すなわちHf含有絶縁膜4a,4bの表層部分)が除去された状態で、ステップS12cの第3のウェット処理を行うことができる。このステップS12cの第3のウェット処理により、図21に模式的に示されるように、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bおよび界面層3をエッチングして除去し、半導体基板1のシリコン面を露出させる。このため、Hf含有絶縁膜4a,4bにおけるLaやAlを高濃度に含む部分が除去された状態で、上記ステップS12cの第3のウェット処理を行うことになるため、ステップS12cの第3のウェット処理において、Laフッ化物やAlフッ化物の生成を抑制しながら、フッ酸を含む酸性溶液でHf含有絶縁膜4a,4bをエッチングすることができる。これにより、Laフッ化物やAlフッ化物がHf含有絶縁膜4a,4bのエッチングを阻害するのを抑制または防止でき、また、エッチング終了後にLaフッ化物やAlフッ化物が異物として残存するのを抑制または防止することができる。従って、製造された半導体装置の信頼性を向上させることができる。
【0136】
このため、ステップS12aの第1のウェット処理では、Laを含む上記堆積物21とnMIS形成領域1Aにおけるゲート電極GE1で覆われていない部分のHf含有絶縁膜4aの表層部分とが除去され、ステップS12bの第2のウェット処理では、Alを含む上記堆積物21とpMIS形成領域1Bにおけるゲート電極GE2で覆われていない部分のHf含有絶縁膜4bの表層部分が除去されることになる。そして、ステップS12cの第3のウェット処理では、nMIS形成領域1Aにおけるゲート電極GE1で覆われていない部分のHf含有絶縁膜4aの残存部分と、pMIS形成領域1Bにおけるゲート電極GE2で覆われていない部分のHf含有絶縁膜4bの残存部分とが除去されるのである。
【0137】
従って、本実施の形態では、フッ酸を含む酸性溶液によるウェットエッチング(すなわち上記ステップS12cの第3のウェット処理)の前に、ステップS12aの第1のウェット処理(洗浄処理)とステップS12bの第2のウェット処理(洗浄処理)との両方を行うことで、LaやAlを含む上記堆積物21を除去することができ、また、Hf含有絶縁膜4a,4bにおけるLaやAlを高濃度に含む部分を除去することができる。これにより、Laフッ化物やAlフッ化物の生成を抑制しながら、上記ステップS12cの第3のウェット処理でフッ酸を含む酸性溶液を用いてHf含有絶縁膜4a,4bをエッチングすることができるため、Laフッ化物やAlフッ化物の生成に伴う不具合を防止でき、製造された半導体装置の信頼性を向上させることができる。
【0138】
また、本実施の形態では、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bは、主としてステップS12cのフッ酸を含む酸性溶液を用いた第3のウェット処理でエッチングして除去することができるため、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bを除去するのに要するエッチング時間を短縮することができる。このため、半導体装置の信頼性を向上できるとともに、半導体装置の製造時間を短縮でき、半導体装置のスループットを向上することができる。
【0139】
また、ステップS12aの第1のウェット処理を行ってからステップS12bの第2のウェット処理を行っても、あるいは、ステップS12bの第2のウェット処理を行ってからステップS12aの第1のウェット処理を行ってもよい。重要なのは、ステップS11のドライエッチング工程の後で、ステップS12cの第3のウェット処理を行う前に、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理との両方を行うことである。このため、ステップS11のドライエッチング工程の後で、かつステップS12cの第3のウェット処理の前に行うステップS12aの第1のウェット処理は、少なくとも1回行う必要があり、1回であれば半導体装置の製造工程を簡略化できる(また半導体装置の製造時間も短縮できる)が、Laを含む上記堆積物21などの除去能力を高めるために複数回行うこともできる。同様に、ステップS11のドライエッチング工程の後で、かつステップS12cの第3のウェット処理の前に行うステップS12bの第2のウェット処理は、少なくとも1回行う必要があり、1回であれば半導体装置の製造工程を簡略化できる(また半導体装置の製造時間も短縮できる)が、Alを含む上記堆積物21などの除去能力を高めるために複数回行うこともできる。また、ステップS11のドライエッチング工程の後で、ステップS12cの第3のウェット処理を行う前に、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とを交互に繰り返し行うこともでき、これにより、LaやAlを含む上記堆積物21などの除去能力を高めることができる。
【0140】
また、ステップS12aの第1のウェット処理では、Laフッ化物やAlフッ化物の生成を防止しながらLaを含む上記堆積物21とHf含有絶縁膜4aにおけるLaを高濃度に含む部分(すなわちHf含有絶縁膜4aの表層部分)とを除去する。この観点から、ステップS12aの第1のウェット処理で用いる酸性溶液は、フッ酸を含有していないことが必須であるが、最も好ましいのは塩酸(より特定的には塩酸の水溶液)である。塩酸以外には、上述のように、リン酸、ギ酸、酢酸、シュウ酸、あるいは炭酸(より特定的にはこれらの酸の水溶液)を用いることが可能である。
【0141】
また、ステップS12aの第1のウェット処理に硫酸(H2SO4)を使用すると、Hf含有絶縁膜4a,4bの表面に不動態膜を形成する可能性があるため、ステップS12aの第1のウェット処理で用いる酸性溶液は、フッ酸を含有していないだけでなく、硫酸も含有していないことが、好ましい。すなわち、フッ酸と硫酸とを含有していない酸性溶液を用いてステップS12aの第1のウェット処理を行うことが好ましいのである。
【0142】
また、ステップS12bの第2のウェット処理では、Laフッ化物やAlフッ化物の生成を防止しながらAlを含む上記堆積物21とHf含有絶縁膜4bにおけるAlを高濃度に含む部分(すなわちHf含有絶縁膜4bの表層部分)とを除去する。この観点から、ステップS12bの第2のウェット処理で用いるアルカリ性溶液は、最も好ましいのはアンモニア(NH3)の水溶液(すなわちアンモニア水)であるが、それ以外にも、テトラメチルアンモニウムヒドロキシド、ジメチルアミン、モノエタノールアミン、ジエタノールアミン、トリエタノールアミン、あるいはエチルヒドロキシルアミンを用いることができる。
【0143】
従って、ステップS12aの第1のウェット処理には、塩酸を含みかつフッ酸と硫酸とを含まない酸性溶液を用いることが、より好ましく、最も好ましいのは塩酸の水溶液を用いることである。また、ステップS12bの第2のウェット処理には、アンモニアを含むアルカリ性溶液を用いることが、より好ましく、最も好ましいのはアンモニアの水溶液(アンモニア水)を用いることである。
【0144】
また、上記ステップS12cの第3のウェット処理では、ゲート電極GE1,GE2で覆われていない部分のHf含有絶縁膜4a,4bを完全に除去する必要がある。このため、上記ステップS12cの第3のウェット処理で用いる酸性溶液は、フッ酸を含有しており、更に塩酸も含有していれば、より好ましい。従って、第3のウェット処理では、フッ酸および塩酸の水溶液を用いることが、最も好ましい。
【0145】
また、ゲート電極GE1,GE2で覆われない部分のHf含有絶縁膜4a,4bは、主としてステップS12cの第3のウェット処理で除去され、また、界面層3もステップS12cの第3のウェット処理で除去されるため、ステップS12cの第3のウェット処理は、ウェットエッチング処理とみなすことができる。また、上記堆積物21は、主としてステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とによって除去されるため、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とは、洗浄処理とみなすことができる。しかしながら、Hf含有絶縁膜4a,4bの表層部分(LaまたはAlを高濃度に含む部分)はステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とで除去され得るので、ステップS12aの第1のウェット処理とステップS12bの第2のウェット処理とは、洗浄処理であるが、ウェットエッチング処理も兼ねるものとみなすこともできる。但し、Hf含有絶縁膜4a,4bのエッチング量(エッチングされた部分の厚み)は、ステップS12aの第1のウェット処理およびステップS12bの第2のウェット処理よりも、ステップS12cの第3のウェット処理の方が大きい(厚い)ことが好ましい。
【0146】
(実施の形態2)
本実施の形態では、上記ステップS6(Hf含有絶縁膜4a,4b形成工程)の工程の他の例について説明する。図22は、上記ステップS6(Hf含有絶縁膜4a,4b形成工程)の他の例(すなわち本実施の形態2)を示す製造プロセスフロー図であり、上記実施の形態1の上記図3に対応するものである。また、図23〜図28は、本実施の形態の半導体装置の製造工程中の要部断面図である。
【0147】
本実施の形態の製造工程は、ステップS5でHf含有膜4を形成するまでは、上記実施の形態1の製造工程と同様であるので、ここではその説明を省略し、ステップS5のHf含有膜4形成工程以降について説明する。
【0148】
上記実施の形態1のステップS1〜S5と同様の工程を行って上記図7の構造を得た後、本実施の形態では、図23に示されるように、半導体基板1の主面上に、すなわちHf含有膜4上に、Al含有膜5を形成する(図22のステップS6c)。このステップS6cにおいて、Al含有膜5は、半導体基板1の主面全面に形成されるため、nMIS形成領域1AおよびpMIS形成領域1BのHf含有膜4上に形成される。Al含有膜5の材料、膜厚および成膜法などについては、上記実施の形態1と同様であるので、ここではその説明は省略する。
【0149】
次に、図24に示されるように、半導体基板1の主面上に、すなわちAl含有膜5上に、マスク層31を形成する(図22のステップS6d)。このマスク層31は、後で形成するLa含有膜6がpMIS形成領域1BのHf含有膜4やAl含有膜5と反応するのを防止するために設けるものである。この反応防止の機能を考慮すると、マスク層31としては、窒化金属膜または炭化金属膜が好ましく、特に好ましいのは窒化チタン(TiN)膜である。マスク層31は、スパッタリング法などを用いて形成することができ、その膜厚は、例えば5〜20nm程度とすることができる。ステップS6dにおいて、マスク層31は、半導体基板1の主面全面に形成されるため、nMIS形成領域1AおよびpMIS形成領域1BのAl含有膜5上に形成される。
【0150】
次に、図25に示されるように、nMIS形成領域1Aのマスク層31およびAl含有膜5をエッチング(好ましくはウェットエッチング、あるいはドライエッチングとウェットエッチングとの併用)によって選択的に除去し、pMIS形成領域1Bのマスク層31およびAl含有膜5を残す(図22のステップS6e)。これにより、nMIS形成領域1Aでは、Hf含有膜4が露出され、一方pMIS形成領域1Bでは、Hf含有膜4上にAl含有膜5およびその上のマスク層31が形成された状態が維持される。
【0151】
具体的には、ステップS6eでは、マスク層31上にpMIS形成領域1Bを覆いかつnMIS形成領域1Aを露出するフォトレジストパターン(図示せず)を形成してから、このフォトレジストパターンをエッチングマスクとして用いて、nMIS形成領域1Aのマスク層31をエッチングして除去し、続いて、nMIS形成領域1AのAl含有膜5をエッチングして除去する。その後、フォトレジストパターンは除去する。
【0152】
次に、図26に示されるように、半導体基板1の主面上に、La含有膜6を形成する(図22のステップS6f)。
【0153】
上記ステップS6eのエッチング工程でnMIS形成領域1Aのマスク層31およびAl含有膜5を除去しかつpMIS形成領域1Bのマスク層31およびAl含有膜5を残していたので、ステップS6fでは、La含有膜6は、nMIS形成領域1AではHf含有膜4上に形成され、pMIS形成領域1Bではマスク層31上に形成される。このため、nMIS形成領域1AではLa含有膜6とHf含有膜4とが接触しているが、pMIS形成領域1Bでは、La含有膜6とAl含有膜5(およびHf含有膜4)とは、間にマスク層31が介在するため互いに接触していない状態となる。La含有膜6の材料、膜厚および成膜法などについては、上記実施の形態1と同様であるので、ここではその説明は省略する。
【0154】
次に、半導体基板1に対して熱処理を施す(図22のステップS6g)。ステップS6gの熱処理工程は、熱処理温度を好ましくは600〜1000℃の範囲内とし、不活性ガス雰囲気中(窒素ガス雰囲気中でもよい)で行うことができる。
【0155】
このステップS6gの熱処理により、nMIS形成領域1Aにおいて、Hf含有膜4とLa含有膜6とが反応(混合、ミキシング、相互拡散)して、図27に示されるように、Hf含有膜4とLa含有膜6との反応層(混合層、ミキシング層)であるHf含有絶縁膜4aが形成される。また、このステップS6gの熱処理により、pMIS形成領域1Bにおいて、Hf含有膜4とAl含有膜5とが反応(混合、ミキシング、相互拡散)して、図27に示されるように、Hf含有膜4とAl含有膜5との反応層(混合層、ミキシング層)であるHf含有絶縁膜4bが形成される。
【0156】
ステップS6gの熱処理によりnMIS形成領域1Aに形成されるHf含有絶縁膜4aとpMIS形成領域1Bに形成されるHf含有絶縁膜4bとについては、上記実施の形態1で上記ステップS6bの熱処理によりnMIS形成領域1Aに形成されるHf含有絶縁膜4aとpMIS形成領域1Bに形成されるHf含有絶縁膜4bとそれぞれ同様であるので、ここではその説明は省略する。
【0157】
また、pMIS形成領域1Bでは、La含有膜6はマスク層31上に形成されているため、このpMIS形成領域1BのLa含有膜6は、マスク層31とほとんど反応せずに残存する。すなわち、マスク層31の材料として、ステップS6gの熱処理工程の熱処理温度でも安定で、Hf含有膜4、Al含有膜5およびLa含有膜6のいずれとも反応し難い材料を選択しておくのである。このような材料として、窒化金属や炭化金属はふさわしく、窒化チタン(TiN)は特に好適である。
【0158】
また、ステップS5でHf含有膜4を形成する前に、ステップS4で界面層3を形成した場合には、ステップS6gの熱処理時には、Hf含有膜4と下部の界面層3との反応を抑制して、界面層3としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。
【0159】
ステップS6gの熱処理工程を行った後、図28に示されるように、ステップS6gの熱処理工程で反応しなかったLa含有膜6(未反応のLa含有膜6、特にマスク層31上に残存するLa含有膜6)を、エッチング(好ましくはウェットエッチング)によって除去し、それから、マスク層31をエッチング(好ましくはウェットエッチング)によって除去する(図22のステップS6h)。Al含有膜5の未反応部分(ステップS6gの熱処理で反応しなかった部分)があれば、ステップS6hでマスク層31を除去する際に、一緒に除去され得る。これにより、nMIS形成領域1AではHf含有絶縁膜4aが露出し、pMIS形成領域1BではHf含有絶縁膜4bが露出した状態となる。図28は、上記図9に対応する。
【0160】
ステップS6hの未反応のLa含有膜6(特にマスク層31上に残存するLa含有膜6)とマスク層31の除去工程の好適な条件の一例を挙げると、次のようにすることができる。すなわち、ステップS6hにおいて、未反応のLa含有膜6(特にマスク層31上に残存するLa含有膜6)の除去工程は、例えば、HCl(塩化水素、塩酸)の濃度が0.0418mol%程度の水溶液(希塩酸)を用いて30秒程度行うことができる。また、ステップS6hにおいて、マスク層31の除去工程は、例えば、HCl(塩化水素、塩酸)の濃度が0.0223mol%程度でかつH2O2(過酸化水素)の濃度が19.2mol%程度の水溶液を用いて30分程度行うことができる。
【0161】
以降の工程は、上記実施の形態1と同様であるので、ここではその図示および説明は省略する。すなわち、上記ステップS7の金属膜7の形成工程およびそれ以降の工程を上記実施の形態1と同様に行うのである。
【0162】
また、本実施の形態では、pMIS形成領域1Bにマスク層31を設けて、pMIS形成領域1BでHf含有膜4とLa含有膜6との反応を防止する場合の製造工程(図23〜図28を参照して説明した製造工程)について説明した。他の形態(変形例)として、nMIS形成領域1Aにマスク層31を設けて、nMIS形成領域1AでHf含有膜4とAl含有膜5との反応を防止することもでき、その場合の製造工程を、図29〜図34を参照して説明する。なお、図23〜図28を参照して説明した製造工程との相違点を主として説明する。図29〜図34は、本実施の形態の半導体装置の他の製造工程中の要部断面図である。
【0163】
上記図2のプロセスフローのステップS5のHf含有膜4形成工程までを行ってから、上記ステップS6cでAl含有膜5の代わりにLa含有膜6をHf含有膜4上に形成し(図29参照)、上記ステップS6dでこのLa含有膜6上にマスク層31を形成する(図30参照)。それから、上記ステップS6eで、pMIS形成領域1Bのマスク層31およびLa含有膜6を除去しかつnMIS形成領域1Aのマスク層31およびLa含有膜6を残す(図31参照)。それから、上記ステップS6fでLa含有膜6の代わりにAl含有膜5を形成する、すなわち、nMIS形成領域1Aのマスク層31上およびpMIS形成領域1BのHf含有膜4上にAl含有膜5を形成する(図32参照)。この段階では、nMIS形成領域1Aでは、p型ウエルPW上に界面層3、Hf含有膜4、La含有膜6、マスク層31およびAl含有膜5が下から順に積層され、pMIS形成領域1Bでは、n型ウエルNW上に界面層3、Hf含有膜4およびAl含有膜5が下から順に積層された状態となる。それから、上記ステップS6gの熱処理でnMIS形成領域1AのHf含有膜4とLa含有膜6とを反応(混合、ミキシング、相互拡散)して両者の反応層であるHf含有絶縁膜4aを形成し、pMIS形成領域1BのHf含有膜4とAl含有膜5とを反応(混合、ミキシング、相互拡散)して両者の反応層であるHf含有絶縁膜4bを形成する(図33参照)。この際、マスク層31は、nMIS形成領域1AのAl含有膜5とLa含有膜6(およびHf含有膜4)と間に介在して、nMIS形成領域1AのAl含有膜5がLa含有膜6やHf含有膜4と反応するのを防止するよう機能する。その後、上記ステップS6hで、マスク層31上の未反応のAl含有膜5を除去し、更にマスク層31を除去する(図34参照)。La含有膜6の未反応部分(ステップS6gの熱処理で反応しなかった部分)があれば、ステップS6hでマスク層31を除去する際に、一緒に除去され得る。ここまでの工程で、上記図28と同様の構造である図34の構造が得られる。
【0164】
以降の工程は、上記実施の形態1と同様であるので、ここではその図示および説明は省略する。すなわち、上記ステップS7の金属膜7の形成工程およびそれ以降の工程を上記実施の形態1と同様に行う。
【0165】
本実施の形態(図23〜図28を参照して説明した製造工程および図29〜図34を参照して説明した製造工程)においても、上記実施の形態1とほぼ同様の効果を得ることができる。これに加えて、本実施の形態では、マスク層31を用いてLaを含有するHf含有絶縁膜4aとAlを含有するHf含有絶縁膜4bとを形成したことにより、次のような効果も得ることができる。すなわち、図23〜図28の工程の場合は、nMIS形成領域1AだけでなくpMIS形成領域1BにもLa含有膜6が存在する状態でステップS6gの熱処理を行うことができ、La含有膜6をエッチングでパターニングする必要が無い。また、図29〜図34の工程の場合は、pMIS形成領域1BだけでなくnMIS形成領域1AにもAl含有膜5が存在する状態でステップS6gの熱処理を行うことができ、Al含有膜5をエッチングでパターニングする必要が無い。このため、Hf含有膜4などがダメージを受けるのを抑制または防止することができる。また、ステップS6gの熱処理の際に、nMIS形成領域1AのHf含有膜4上に配置されているLa含有膜6の厚みは、La含有膜6の成膜時の厚みのままであり、pMIS形成領域1BのHf含有膜4上に配置されているAl含有膜5の厚みは、Al含有膜5の成膜時の厚みのままとなるため、Hf含有絶縁膜4aに導入されたLaの量とHf含有絶縁膜4bに導入されたAlの量とを制御しやすくなる。
【0166】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【0167】
本発明は、半導体装置の製造技術に適用して有効である。
【符号の説明】
【0168】
1 半導体基板
1A nMIS形成領域
1B pMIS形成領域
2 素子分離領域
3 界面層
4 Hf含有膜
4a,4b Hf含有絶縁膜
5 Al含有膜
6 La含有膜
7 金属膜
8 シリコン膜
9 絶縁膜
11 絶縁膜
12 ストッパ絶縁膜
13 絶縁膜
14 配線溝
21 エッチング残渣または堆積物(反応生成物)
31 マスク層
CNT コンタクトホール
EX1 n−型半導体領域
EX2 p−型半導体領域
GE1,GE2 ゲート電極
M1 配線
NW n型ウエル
PG プラグ
PW p型ウエル
Qn nチャネル型MISFET
Qp pチャネル型MISFET
SD1 n+型半導体領域
SD2 p+型半導体領域
SW サイドウォール
【特許請求の範囲】
【請求項1】
nチャネル型の第1MISFETを半導体基板の第1領域に有し、pチャネル型の第2MISFETを前記半導体基板の第2領域に有する半導体装置の製造方法であって、
(a)前記半導体基板を用意する工程、
(b)ハフニウムとランタンと酸素とを主成分として含有する第1高誘電率ゲート絶縁膜を前記半導体基板上の前記第1領域に、ハフニウムとアルミニウムと酸素とを主成分として含有する第2高誘電率ゲート絶縁膜を前記半導体基板上の前記第2領域に、それぞれ形成する工程、
(c)前記第1領域の前記第1高誘電率ゲート絶縁膜および前記第2領域の前記第2高誘電率ゲート絶縁膜上に、金属膜を形成する工程、
(d)前記金属膜をドライエッチングによりパターニングして、前記第1領域に前記第1MISFETの第1メタルゲート電極を、前記第2領域に前記第2MISFETの第2メタルゲート電極を形成する工程、
(e)前記(d)工程後、前記第1領域における前記第1メタルゲート電極で覆われていない部分の前記第1高誘電率ゲート絶縁膜と、前記第2領域における前記第2メタルゲート電極で覆われていない部分の前記第2高誘電率ゲート絶縁膜とを、ウェットエッチングにより除去する工程、
を有し、
前記(e)工程は、
(e1)フッ酸を含有しない第1酸性溶液で前記半導体基板をウェット処理する工程、
(e2)アルカリ性溶液で前記半導体基板をウェット処理する工程、
(e3)前記(e1)および(e2)工程後、フッ酸を含有する第2酸性溶液で前記半導体基板をウェット処理する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項2】
請求項1記載の半導体装置の製造方法において、
前記(d)工程では、前記第1領域における前記第1メタルゲート電極で覆われていない部分の前記第1高誘電率ゲート絶縁膜と、前記第2領域における前記第2メタルゲート電極で覆われていない部分の前記第2高誘電率ゲート絶縁膜とが露出されることを特徴とする半導体装置の製造方法。
【請求項3】
請求項2記載の半導体装置の製造方法において、
前記第1酸性溶液は、フッ酸と硫酸とを含有していないことを特徴とする半導体装置の製造方法。
【請求項4】
請求項3記載の半導体装置の製造方法において、
前記第1酸性溶液は、塩酸の水溶液であることを特徴とする半導体装置の製造方法。
【請求項5】
請求項4記載の半導体装置の製造方法において、
前記アルカリ性溶液はアンモニアの水溶液であることを特徴とする半導体装置の製造方法。
【請求項6】
請求項5記載の半導体装置の製造方法において、
前記(c)工程後で、前記(d)工程前に、
(c1)前記金属膜上にシリコン膜を形成する工程、
を更に有し、
前記(d)工程では、前記シリコン膜および前記金属膜をドライエッチングによりパターニングして、前記第1領域に前記第1メタルゲート電極を、前記第2領域に前記第2メタルゲート電極を形成することを特徴とする半導体装置の製造方法。
【請求項7】
請求項6記載の半導体装置の製造方法において、
前記(e1)工程では、前記第1領域における前記第1メタルゲート電極で覆われていない部分の前記第1高誘電率ゲート絶縁膜の表層部分が除去され、
前記(e2)工程では、前記第2領域における前記第2メタルゲート電極で覆われていない部分の前記第2高誘電率ゲート絶縁膜の表層部分が除去され、
前記(e3)工程では、前記第1領域における前記第1メタルゲート電極で覆われていない部分の前記第1高誘電率ゲート絶縁膜の残存部分と、前記第2領域における前記第2メタルゲート電極で覆われていない部分の前記第2高誘電率ゲート絶縁膜の残存部分とが除去されることを特徴とする半導体装置の製造方法。
【請求項8】
請求項7記載の半導体装置の製造方法において、
前記第2酸性溶液はフッ酸および塩酸の水溶液であることを特徴とする半導体装置の製造方法。
【請求項9】
請求項8記載の半導体装置の製造方法において、
前記(b)工程は、
(b1)前記半導体基板上の前記第1領域および前記第2領域に、前記第1および第2高誘電率ゲート絶縁膜形成用でかつハフニウムおよび酸素を主成分として含有する第1Hf含有膜を形成する工程、
(b2)前記第2領域の前記第1Hf含有膜上にAlを含有するAl含有膜を形成し、前記第1領域の前記第1Hf含有膜上にLaを含有するLa含有膜を形成する工程、
(b3)前記(b2)工程後、熱処理を行って、前記第1領域の前記第1Hf含有膜と前記La含有膜とを反応させて前記第1高誘電率ゲート絶縁膜を形成し、前記第2領域の前記第1Hf含有膜と前記Al含有膜とを反応させて前記第2高誘電率ゲート絶縁膜を形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項10】
請求項9記載の半導体装置の製造方法において、
前記La含有膜は、酸化ランタン膜であることを特徴とする半導体装置の製造方法。
【請求項11】
請求項10記載の半導体装置の製造方法において、
前記Al含有膜は、酸化アルミニウム膜、酸窒化アルミニウム膜またはアルミニウム膜であることを特徴とする半導体装置の製造方法。
【請求項12】
請求項1記載の半導体装置の製造方法において、
前記(b)工程前に、
(a1)前記半導体基板上の前記第1領域および前記第2領域に、酸化シリコンまたは酸窒化シリコンからなる第1絶縁膜を形成する工程、
を更に有し、
前記(b)工程では、前記第1領域の前記第1絶縁膜上に前記第1高誘電率ゲート絶縁膜を、前記第2領域の前記第1絶縁膜上に前記第2高誘電率ゲート絶縁膜を、それぞれ形成することを特徴とする半導体装置の製造方法。
【請求項13】
請求項12記載の半導体装置の製造方法において、
前記(e3)工程では、前記第1領域における前記第1メタルゲート電極で覆われていない部分の前記第1絶縁膜と、前記第2領域における前記第2メタルゲート電極で覆われていない部分の前記第1絶縁膜とが除去されることを特徴とする半導体装置の製造方法。
【請求項14】
請求項1記載の半導体装置の製造方法において、
前記(b)工程は、
(b11)前記半導体基板上の前記第1領域および前記第2領域に、前記第1および第2高誘電率ゲート絶縁膜形成用でかつハフニウムおよび酸素を主成分として含有する第1Hf含有膜を形成する工程、
(b12)前記第1および第2領域に形成された前記第1Hf含有膜上に、前記第2高誘電率ゲート絶縁膜形成用でかつAlを主成分として含有するAl含有膜を形成する工程、
(b13)前記第1および第2領域に形成された前記Al含有膜上にマスク層を形成する工程、
(b14)前記(b13)工程後、前記第1領域の前記マスク層および前記Al含有膜を除去し、前記第2領域の前記マスク層および前記Al含有膜を残す工程、
(b15)前記(b14)工程後、前記第1高誘電率ゲート絶縁膜形成用でかつLaを主成分として含有するLa含有膜を、前記第1領域の前記第1Hf含有膜上および前記第2領域の前記マスク層上に形成する工程、
(b16)前記(b15)工程後、熱処理を行って、前記第1領域の前記第1Hf含有膜と前記La含有膜とを反応させて前記第1高誘電率ゲート絶縁膜を形成し、前記第2領域の前記第1Hf含有膜と前記Al含有膜とを反応させて前記第2高誘電率ゲート絶縁膜を形成する工程、
(b17)前記(b16)工程後、前記第2領域の前記マスク層上の前記La含有膜と前記マスク層とを除去する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項15】
請求項14記載の半導体装置の製造方法において、
前記(b13)工程で形成された前記マスク層は、窒化金属膜または炭化金属膜であることを特徴とする半導体装置の製造方法。
【請求項16】
請求項15記載の半導体装置の製造方法において、
前記(b11)工程で形成される前記第1Hf含有膜は、HfO膜、HfON膜、HfSiO膜またはHfSiON膜であり、
前記(b12)工程で形成される前記Al含有膜は、酸化アルミニウム膜、酸窒化アルミニウム膜またはアルミニウム膜であり、
前記(b15)工程で形成される前記La含有膜は、酸化ランタン膜であることを特徴とする半導体装置の製造方法。
【請求項1】
nチャネル型の第1MISFETを半導体基板の第1領域に有し、pチャネル型の第2MISFETを前記半導体基板の第2領域に有する半導体装置の製造方法であって、
(a)前記半導体基板を用意する工程、
(b)ハフニウムとランタンと酸素とを主成分として含有する第1高誘電率ゲート絶縁膜を前記半導体基板上の前記第1領域に、ハフニウムとアルミニウムと酸素とを主成分として含有する第2高誘電率ゲート絶縁膜を前記半導体基板上の前記第2領域に、それぞれ形成する工程、
(c)前記第1領域の前記第1高誘電率ゲート絶縁膜および前記第2領域の前記第2高誘電率ゲート絶縁膜上に、金属膜を形成する工程、
(d)前記金属膜をドライエッチングによりパターニングして、前記第1領域に前記第1MISFETの第1メタルゲート電極を、前記第2領域に前記第2MISFETの第2メタルゲート電極を形成する工程、
(e)前記(d)工程後、前記第1領域における前記第1メタルゲート電極で覆われていない部分の前記第1高誘電率ゲート絶縁膜と、前記第2領域における前記第2メタルゲート電極で覆われていない部分の前記第2高誘電率ゲート絶縁膜とを、ウェットエッチングにより除去する工程、
を有し、
前記(e)工程は、
(e1)フッ酸を含有しない第1酸性溶液で前記半導体基板をウェット処理する工程、
(e2)アルカリ性溶液で前記半導体基板をウェット処理する工程、
(e3)前記(e1)および(e2)工程後、フッ酸を含有する第2酸性溶液で前記半導体基板をウェット処理する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項2】
請求項1記載の半導体装置の製造方法において、
前記(d)工程では、前記第1領域における前記第1メタルゲート電極で覆われていない部分の前記第1高誘電率ゲート絶縁膜と、前記第2領域における前記第2メタルゲート電極で覆われていない部分の前記第2高誘電率ゲート絶縁膜とが露出されることを特徴とする半導体装置の製造方法。
【請求項3】
請求項2記載の半導体装置の製造方法において、
前記第1酸性溶液は、フッ酸と硫酸とを含有していないことを特徴とする半導体装置の製造方法。
【請求項4】
請求項3記載の半導体装置の製造方法において、
前記第1酸性溶液は、塩酸の水溶液であることを特徴とする半導体装置の製造方法。
【請求項5】
請求項4記載の半導体装置の製造方法において、
前記アルカリ性溶液はアンモニアの水溶液であることを特徴とする半導体装置の製造方法。
【請求項6】
請求項5記載の半導体装置の製造方法において、
前記(c)工程後で、前記(d)工程前に、
(c1)前記金属膜上にシリコン膜を形成する工程、
を更に有し、
前記(d)工程では、前記シリコン膜および前記金属膜をドライエッチングによりパターニングして、前記第1領域に前記第1メタルゲート電極を、前記第2領域に前記第2メタルゲート電極を形成することを特徴とする半導体装置の製造方法。
【請求項7】
請求項6記載の半導体装置の製造方法において、
前記(e1)工程では、前記第1領域における前記第1メタルゲート電極で覆われていない部分の前記第1高誘電率ゲート絶縁膜の表層部分が除去され、
前記(e2)工程では、前記第2領域における前記第2メタルゲート電極で覆われていない部分の前記第2高誘電率ゲート絶縁膜の表層部分が除去され、
前記(e3)工程では、前記第1領域における前記第1メタルゲート電極で覆われていない部分の前記第1高誘電率ゲート絶縁膜の残存部分と、前記第2領域における前記第2メタルゲート電極で覆われていない部分の前記第2高誘電率ゲート絶縁膜の残存部分とが除去されることを特徴とする半導体装置の製造方法。
【請求項8】
請求項7記載の半導体装置の製造方法において、
前記第2酸性溶液はフッ酸および塩酸の水溶液であることを特徴とする半導体装置の製造方法。
【請求項9】
請求項8記載の半導体装置の製造方法において、
前記(b)工程は、
(b1)前記半導体基板上の前記第1領域および前記第2領域に、前記第1および第2高誘電率ゲート絶縁膜形成用でかつハフニウムおよび酸素を主成分として含有する第1Hf含有膜を形成する工程、
(b2)前記第2領域の前記第1Hf含有膜上にAlを含有するAl含有膜を形成し、前記第1領域の前記第1Hf含有膜上にLaを含有するLa含有膜を形成する工程、
(b3)前記(b2)工程後、熱処理を行って、前記第1領域の前記第1Hf含有膜と前記La含有膜とを反応させて前記第1高誘電率ゲート絶縁膜を形成し、前記第2領域の前記第1Hf含有膜と前記Al含有膜とを反応させて前記第2高誘電率ゲート絶縁膜を形成する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項10】
請求項9記載の半導体装置の製造方法において、
前記La含有膜は、酸化ランタン膜であることを特徴とする半導体装置の製造方法。
【請求項11】
請求項10記載の半導体装置の製造方法において、
前記Al含有膜は、酸化アルミニウム膜、酸窒化アルミニウム膜またはアルミニウム膜であることを特徴とする半導体装置の製造方法。
【請求項12】
請求項1記載の半導体装置の製造方法において、
前記(b)工程前に、
(a1)前記半導体基板上の前記第1領域および前記第2領域に、酸化シリコンまたは酸窒化シリコンからなる第1絶縁膜を形成する工程、
を更に有し、
前記(b)工程では、前記第1領域の前記第1絶縁膜上に前記第1高誘電率ゲート絶縁膜を、前記第2領域の前記第1絶縁膜上に前記第2高誘電率ゲート絶縁膜を、それぞれ形成することを特徴とする半導体装置の製造方法。
【請求項13】
請求項12記載の半導体装置の製造方法において、
前記(e3)工程では、前記第1領域における前記第1メタルゲート電極で覆われていない部分の前記第1絶縁膜と、前記第2領域における前記第2メタルゲート電極で覆われていない部分の前記第1絶縁膜とが除去されることを特徴とする半導体装置の製造方法。
【請求項14】
請求項1記載の半導体装置の製造方法において、
前記(b)工程は、
(b11)前記半導体基板上の前記第1領域および前記第2領域に、前記第1および第2高誘電率ゲート絶縁膜形成用でかつハフニウムおよび酸素を主成分として含有する第1Hf含有膜を形成する工程、
(b12)前記第1および第2領域に形成された前記第1Hf含有膜上に、前記第2高誘電率ゲート絶縁膜形成用でかつAlを主成分として含有するAl含有膜を形成する工程、
(b13)前記第1および第2領域に形成された前記Al含有膜上にマスク層を形成する工程、
(b14)前記(b13)工程後、前記第1領域の前記マスク層および前記Al含有膜を除去し、前記第2領域の前記マスク層および前記Al含有膜を残す工程、
(b15)前記(b14)工程後、前記第1高誘電率ゲート絶縁膜形成用でかつLaを主成分として含有するLa含有膜を、前記第1領域の前記第1Hf含有膜上および前記第2領域の前記マスク層上に形成する工程、
(b16)前記(b15)工程後、熱処理を行って、前記第1領域の前記第1Hf含有膜と前記La含有膜とを反応させて前記第1高誘電率ゲート絶縁膜を形成し、前記第2領域の前記第1Hf含有膜と前記Al含有膜とを反応させて前記第2高誘電率ゲート絶縁膜を形成する工程、
(b17)前記(b16)工程後、前記第2領域の前記マスク層上の前記La含有膜と前記マスク層とを除去する工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項15】
請求項14記載の半導体装置の製造方法において、
前記(b13)工程で形成された前記マスク層は、窒化金属膜または炭化金属膜であることを特徴とする半導体装置の製造方法。
【請求項16】
請求項15記載の半導体装置の製造方法において、
前記(b11)工程で形成される前記第1Hf含有膜は、HfO膜、HfON膜、HfSiO膜またはHfSiON膜であり、
前記(b12)工程で形成される前記Al含有膜は、酸化アルミニウム膜、酸窒化アルミニウム膜またはアルミニウム膜であり、
前記(b15)工程で形成される前記La含有膜は、酸化ランタン膜であることを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【公開番号】特開2011−77421(P2011−77421A)
【公開日】平成23年4月14日(2011.4.14)
【国際特許分類】
【出願番号】特願2009−229225(P2009−229225)
【出願日】平成21年10月1日(2009.10.1)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成23年4月14日(2011.4.14)
【国際特許分類】
【出願日】平成21年10月1日(2009.10.1)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]