【課題】高い仕事関数及び高温安定性を備えたメタルゲートを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上に形成されたゲート誘電体層１０８と、ゲート誘電体層１０８上に形成された酸素を含む合金層１１０と、酸素を含む合金層１１０上に形成されたRe層１１２と、ゲート誘電体層１０８と酸素を含む合金層１１０との間に位置するRe酸化物層５０２を含むp 型電界効果トランジスタを具備する。 （もっと読む）

【課題】III−V族化合物半導体を含むトランジスタとその形成方法を提供する。
【解決手段】基板２０、前記基板上にあり、III族とV族元素を含む第１のIII−V族化合物半導体材料で形成されたチャネル層２６、前記チャネル層の上方の高ドープ半導体層３０、前記高ドープ半導体層を穿通して形成され前記高ドープ半導体層の側壁に接触したゲート誘電体５０、及び前記ゲート誘電体の下部部分上のゲート電極５２を含み、ゲート誘電体５０が前記ゲート電極の側壁上の側壁部分を有している集積回路構造。 （もっと読む）

【課題】高誘電率ゲート絶縁膜及びメタルゲート電極を備えたＣＭＩＳＦＥＴの生産性や性能を向上させる。
【解決手段】半導体基板１の主面にゲート絶縁膜用のＨｆ含有絶縁膜５を形成し、その上に窒化金属膜７を形成し、窒化金属膜７上のフォトレジストパターンをマスクにしたウェットエッチングによって、ｎチャネル型ＭＩＳＦＥＴ形成予定領域であるｎＭＩＳ形成領域１Ａの窒化金属膜７を選択的に除去する。それから、希土類元素を含有するしきい値調整層８を形成し、熱処理を行って、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜５をしきい値調整層８と反応させるが、ｐチャネル型ＭＩＳＦＥＴ形成予定領域であるｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜５は、窒化金属膜７があるためしきい値調整層８とは反応しない。その後、未反応のしきい値調整層８と窒化金属膜７を除去してから、ｎＭＩＳ形成領域１ＡとｐＭＩＳ形成領域１Ｂにメタルゲート電極を形成する。 （もっと読む）

【課題】 金属酸化物半導体（MOS）トランジスタとその形成方法を提供する。
【解決手段】 多重ゲートトランジスタは、基板、第１半導体材料で形成された中央フィン、及び中央フィンの対向側壁上の第１部分と第２部分を含み、第１半導体材料とは異なる第２半導体材料を包含する半導体層を含む基板上の半導体フィン、この半導体フィンの側壁の周囲を包むゲート電極、及び半導体フィンの対向端のソース領域とドレイン領域を含み、中央フィンと半導体層の各々は、ソース領域からドレイン領域に延伸する。 （もっと読む）

【課題】相異なるスレショルド電圧を有する電界効果トランジスタを提供する。
【解決手段】ドープ半導体ウエル上に、複数種のゲート・スタック（１００〜６００）が形成される。ドープ半導体ウエル（２２、２４）上に、高誘電率（ｈｉｇｈ−ｋ）ゲート誘電体（３０Ｌ）が形成される。一つのデバイス領域中に金属ゲート層（４２Ｌ）が形成され、他のデバイス領域（２００、４００、５００、６００）ではｈｉｇｈ−ｋゲート誘電体は露出される。該他のデバイス領域中に、相異なる厚さを有するスレショルド電圧調整酸化物層が形成される。次いで、スレショルド電圧調整酸化物層を覆って導電性ゲート材料層（７２Ｌ）が形成される。電界効果トランジスタの一つの型は、ｈｉｇｈ−ｋゲート誘電体部分を包含するゲート誘電体を包含する。電界効果トランジスタの他の型は、ｈｉｇｈ−ｋゲート誘電体部分と、相異なる厚さを有する第一スレショルド電圧調整酸化物部分とを包含するゲート誘電体を包含する。相異なるゲート誘電体スタックと、同一のドーパント濃度を有するドープ半導体ウエルを用いることによって、相異なるスレショルド電圧を有する電界効果トランジスタが提供される。 （もっと読む）

【課題】トランジスタのしきい値電圧制御のために使用する金属酸化膜の膜減り等に起因するしきい値電圧ばらつきを抑制し、所望のしきい値電圧を有するトランジスタを形成することができる半導体装置の製造方法を提供する。
【解決手段】シリコン基板１上に、高融点金属酸化物を含む材料からなるゲート絶縁膜３が形成され、ゲート絶縁膜３上に金属酸化膜４が形成される。次いで、金属酸化膜４を構成する金属原子を、金属酸化膜４からゲート絶縁膜３の表面部へ拡散させる処理が実施される。当該金属原子の拡散工程後、上記金属酸化膜４がゲート絶縁膜３に対して選択的に除去される。そして、金属原子が拡散されたゲート絶縁膜３上に導電膜７、８が形成され、当該導電膜７、８を加工することでゲート電極３０、３１が形成される。 （もっと読む）

【課題】製造工程の増加を抑えて、通常のコンタクトとシェアードコンタクトとをそれぞれ良好なコンタクト特性を有するようにする。
【解決手段】半導体装置１００は、第１の不純物拡散領域１０６ａに接続するとともに、第１のゲート電極１１２ａとは接続しないように形成された第１のコンタクト１２４と、第２のゲート電極１１２ｂおよび第２の不純物拡散領域１０６ｂに共通して接続するように形成された第２のコンタクト１２６とを含む。第１のコンタクト１２４および第２のコンタクト１２６は、それぞれ、層間絶縁膜１２２の表面から基板１０１に向かう途中の位置でテーパー角度が小さくなるように変化する形状を有し、第２のコンタクト１２６においてテーパー角度が変化する位置が、第１のコンタクト１２４においてテーパー角度が変化する位置よりも基板１０１に近い。 （もっと読む）

【課題】high-kゲート誘電体のパターニングが不要な半導体装置の製造方法を提供する。
【解決手段】第１の領域が第１の厚さに、第２の領域が第１の膜さよりも薄い第２の厚さになるようにゲート誘電体層２０４を半導体基板２０２上に形成し、ゲート誘電体層２０４上にhigh-kの原子の層２１２を形成し、熱処理を行って、第１の領域に第１の厚さ及び第１の組成のうち少なくとも一方を有するhigh-kゲート誘電体層２１６を形成し、第２の領域に第１の厚さよりも薄い第２の厚さ及び第２の組成のうち少なくとも一方を有するhigh-kゲート誘電体層２１８を形成する。 （もっと読む）

【課題】ＭＩＰＳ構造を有する電界効果トランジスタにおいて、金属ゲート電極とポリシリコンゲート電極との接触抵抗を低減することにより、ＡＣ動作を向上させる。
【解決手段】半導体装置１は、半導体基板１０上に電界効果トランジスタを有する。電界効果トランジスタは、ゲート絶縁膜２５、２７とゲート電極６３、７１と、を備える。さらに、ゲート電極６３、７１は第１金属からなる第１電極層２２と、第２金属からなる第２電極層２６、３４と、シリコン層からなる第３電極層６２、７０と、を含む積層構造である。第２金属は、シリコン層の多数キャリアに対する第１電極層２２と第３電極層６２、７０とのバンド不連続を緩和する仕事関数を有する材料である。 （もっと読む）

【課題】寿命を可及的に長くすることの可能なＭＩＳＦＥＴを備えた半導体装置を提供する。
【解決手段】半導体領域２が形成された半導体基板１と、半導体領域に離間して形成されたソース領域５ａおよびドレイン領域５ｂと、ソース領域とドレイン領域との間の半導体領域３上に形成され金属および酸素を含む金属酸化層１２を有するゲート絶縁膜１０と、ゲート絶縁膜上に形成されたゲート電極１６と、を有するＭＩＳＦＥＴを備え、金属酸化層に含まれる金属はＨｆ、Ｚｒのうちから選択された少なくとも１つであり、金属酸化層は、更にＲｕ、Ｃｒ、Ｏｓ、Ｖ、Ｆｅ、Ｔｃ、Ｎｂ、Ｔａのうちから選択された少なくとも１つの元素が添加され、金属酸化層は元素が添加されたことにより形成される電荷を捕獲または放出する電荷トラップを有し、金属酸化層中における元素の密度は、１×１０^１５ｃｍ^−３以上、２．９６×１０^２０ｃｍ^−３以下の範囲にあり、電荷トラップは、金属酸化層の中央より半導体領域側にピークを有するように分布することを特徴とする。 （もっと読む）

【課題】シェアードコンタクト形成時に、ゲート電極が溶解されて形状異常となるのを防止する。
【解決手段】半導体装置は、基板１上にゲート絶縁膜２を介して形成されたゲート電極３１と、基板１のゲート電極３１の両側方に形成された不純物領域３２及び３３とを有するトランジスタと、トランジスタ上を覆うように基板１上に形成された層間絶縁膜１１及び１２と、不純物領域３２及び３３及びゲート電極３１に電気的に接続するシェアードコンタクト１４とを備える。ゲート電極３１の側面下部を覆うように第１のサイドウォール５、第１のサイドウォール５におけるゲート電極３１とは反対側に第２のサイドウォール６、第１のサイドウォール５上に、ゲート電極３１の側面上部と第２のサイドウォール６とに挟まれるように第３のサイドウォール９ｂが形成されている。第２及び第３のサイドウォール６及び９ｂは、第１のサイドウォール５とは異なる材料からなる。 （もっと読む）

【課題】半導体の酸化物を安定化させることができる上、欠陥密度が低くて電子移動度が高い誘電体層を得て、デバイスの信頼性及び性能を大幅に改善することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１０内に設け、第１のゲルマニウムドープト領域を含む第１の電極と、第１の電極上に設け、半導体酸化物及び安定金属を含む第１の誘電体層２３と、第１の誘電体層２３上に設ける第２の電極とを備える。第１の電極及び第２の電極によりキャパシタを形成する。 （もっと読む）

低減された均等酸化物厚さ（ＥＯＴ）を持つｈｉｇｈ−ｋゲートスタックを形成する方法を提供し、該方法は：シリコン含有基板を準備し；前記シリコン含有基板上に境界層を形成し、前記境界層が第一の等価酸化物厚さを有し；前記境界層上に第一のｈｉｇｈ−ｋ膜を堆積し；前記第一のｈｉｇｈ−ｋ膜及び前記境界層を、前記第一の等価酸化物厚さと等しいかそれより小さい第二の等価酸化物厚さを持つ変性境界層を形成する温度で熱処理し；及び前記変性境界層上に第二のｈｉｇｈ−ｋ膜を堆積する方法である。ひとつの実施態様によると、前記第一のｈｉｇｈ−ｋ膜がランタン酸化物を含み、前記第二のｈｉｇｈ−ｋ膜がハフニウムシリケートを含む。
（もっと読む）

【課題】より高い誘電率を有する高誘電率絶縁膜を形成する半導体装置の製造方法及び基板処理装置を提供する。
【解決手段】基板上に高誘電率絶縁膜を形成する工程Ｓ１０６と、前記高誘電率絶縁膜に対し真空下で熱処理を施す工程Ｓ１１０と、熱処理後の前記高誘電率絶縁膜が室温となるまでの間、前記高誘電率絶縁膜が存在する空間の酸素分圧を、前記熱処理時に前記高誘電率絶縁膜が存在する空間の酸素分圧と同等もしくはそれ以下に保持する。 （もっと読む）

【課題】配線層に銅配線を使用する半導体装置において、半導体基板の裏面に付着した銅原子が半導体基板の裏面から内部へと拡散することを抑制し、半導体基板の主面に形成されているＭＩＳＦＥＴなどの半導体素子の特性劣化を抑制できる技術を提供する。
【解決手段】半導体基板１Ｓの主面に形成される銅拡散防止膜を銅拡散防止膜ＤＣＦ１ａとし、半導体基板１Ｓの裏面に形成される銅拡散防止膜を銅拡散防止膜ＤＣＦ１ｂとする。本実施の形態１の特徴は、半導体基板１Ｓの裏面に銅拡散防止膜ＤＣＦ１ｂを形成する点にある。このように、銅配線の形成工程の前に、半導体基板１Ｓの裏面に銅拡散防止膜ＤＣＦ１ｂを形成することにより、半導体基板１Ｓの裏面から銅原子（銅化合物を含む）が拡散することを防止できる。 （もっと読む）

【課題】 閾値電圧の低い金属ゲート電極においてＰＭＩＳＦＥＴの製造方法を提供する。
【解決手段】 半導体基板１０上にＰＭＩＳＦＥＴを作製する方法であって、半導体基板１０上に絶縁膜２０を形成する工程と、半導体基板１０及び絶縁膜２０をハロゲン化合物を含むガスにさらして、絶縁膜２０上に吸着層１１０を形成する工程と、吸着層１１０上に金属を含むゲート電極４０を形成して、吸着層１１０とゲート電極４０を反応させて、吸着層１１０をハロゲン含有金属層にする工程とを有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】ゲート絶縁膜とゲート電極との間の界面層にカーボン層を導入して、低い閾値電圧を実現している例では、カーボン層中のカーボンはＳｉ半導体基板中に入り、欠陥準位を形成するため、ＥＷＦが不安定であった。本発明は上記問題点を解決するためになされたもので、ｐ−ｍｅｔａｌを用いたＭＩＳ型半導体装置において、ＥＷＦを安定して増加させることが可能な半導体装置を提供する。
【解決手段】半導体基板１０と、半導体基１０上に形成された絶縁膜２０と、絶縁膜２０上に形成され、且つ、ＣＮ基又はＣＯ基を含む界面層３０と、界面層３０上に形成された金属層４０とを備えて半導体装置を構成する。 （もっと読む）

【課題】改善された特性と強化された機能とを備えたダイオード構造とその製造方法が望まれている。
【解決手段】ゲート・ダイオード構造及びＳＯＩ基板（ＳＯＩ）等の上にゲート・ダイオード構造を製造する方法であって、緩和下地層（３４‘）を用いる。緩和下地層は歪下地層（３４）から形成される。歪下地層（３４）は典型的にはゲート・ダイオード構造と同時に形成される電界効果型トランジスタに用いられる。緩和下地層は歪下地層（３４）のイオン注入処理のような処理により形成される。反応性イオンエッチング方法を用いてゲート・ダイオード構造から歪下地層を除去するときのゲート・ダイオードの損傷がないので、歪下地層に比較して、緩和下地層はゲート・ダイオード構造の理想値を改善する。 （もっと読む）

【課題】 加熱処理により、ランタンやアルミニウムがｈｉｇｈ−ｋ材料とシリコン基板との間の酸化シリコン膜まで拡散する。ランタンやアルミニウムの拡散が、チャネル移動度の低下や素子の信頼性の低下の原因になる。
【解決手段】 半導体基板の一部の領域上に、ＳｉとＯとを含む絶縁層が形成されている。絶縁層の上に、ハフニウムシリケートを含む下側高誘電率膜が形成されている。下側高誘電率膜の上に、ハフニウム酸化物、またはＨｆとＳｉとの合計の原子数に対するＨｆの原子数の比が、下側高誘電率膜のそれよりも大きいハフニウムシリケートを含む上側高誘電率膜が形成されている。上側高誘電率膜の上にゲート電極が形成されている。ゲート電極の両側にソース及びドレインが配置されている。 （もっと読む）

【課題】メタル電極／ｈｉｇｈ−ｋゲート絶縁膜からなるゲート構造において、半導体特性や信頼性の劣化をおこさせることなく、サイドウォールを形成したゲート構造を有する半導体装置の提供。
【解決手段】半導体基板１上に設けられた、ｈｉｇｈ−ｋ誘電体材料からなるゲート絶縁膜２と、ゲート絶縁膜２の上に設けられたメタル電極３と、メタル電極３の側壁を覆い、ゲート絶縁膜２を挟んで半導体基板１と対向配置された酸化防止膜４と、ゲート絶縁膜２と酸化防止膜４とを覆うように、半導体基板上に設けられたサイドウォール５とを含むゲート構造。 （もっと読む）