【課題】Ｓ／Ｄ拡散層抵抗の低減とゲート寄生容量の低減とを同時に実現することのできるＭＩＳ型トランジスタ及びその製造方法の提供。
【解決手段】ＭＩＳ型トランジスタは、半導体基板と、この基板上に形成されたソース・ドレイン領域と、このソース・ドレイン領域間のチャネル領域の上方に設けられたゲート電極と、を備える。このＭＩＳ型トランジスタにおいて、前記チャネル形成面を挟んで設けられた前記ソース・ドレイン領域の上面が、前記チャネル形成面よりも嵩上げされてゲート電極側に位置し、かつ、前記ソース・ドレイン領域の上面は、嵩上げされて前記ゲート電極側に位置するレベルの実質的な平坦面と、この平坦面のレベルから前記チャネル形成面のレベルまで傾斜する傾斜面と、を備えると共に、前記チャネル形成面の上側に設けられたゲート絶縁膜により囲まれるゲート電極の形状が、段部を介して下側が先細りとなった断面Ｔ字の形状となっている。 （もっと読む）

【課題】多孔質層或いは多孔質領域上に良質の半導体層を形成することを目的とする。
【解決手段】半導体基板の製造方法は、第１材料で構成される基板１１上に、基板１１の格子定数と異なる格子定数を有する第２材料からなる層を含む第１半導体層１２を形成する工程と、少なくも第１半導体層１１の表面を多孔質化して多孔質層１２”を形成する工程と、多孔質層１２”上に第１材料で構成される第２半導体層１４を形成する工程とを含む。 （もっと読む）

【課題】 ゲート電極の端部近傍領域に自己整合的にオーバーラップし、電界緩和層として働く、低濃度拡散層を有する高耐圧ＭＯＳトランジスタ及びその製造方法を提供することを目的とする。
【解決手段】 第１のＮ⁻低濃度拡散層１０５と、ゲート電極端部１２６を画定する熱酸化膜１０６とは、共に、シリコン窒化膜１０３からなるパターンをマスクとして自己整合的に形成され、更に、第１のＮ⁻低濃度拡散層１０５に隣接する第２のＮ⁻低濃度拡散層１０９は、ゲート電極１０８をマスクとして自己整合的に形成される。結果、電界緩和層として働く第１のＮ⁻低濃度拡散層１０５と、ポリシリコンゲート電極１０８の端部近傍領域に位置する熱酸化膜１０６とは、水平方向位置でみて、互いに自己整合的にオーバーラップしている。ポリシリコンゲート電極１０８の端部近傍領域にオーバーラップし、電界緩和層として働く第１のＮ⁻低濃度拡散層１０５が、ゲート電極端部１２６に自己整合的に形成される。 （もっと読む）

【課題】 ｐチャネルＭＯＳトランジスタの動作速度を向上させる。
【解決手段】 ｐチャネルＭＯＳトランジスタのチャネル領域両側にＳｉＧｅ混晶層をエピタキシャルに形成し、前記チャネル領域に一軸性圧縮応力を発生させる。さらにゲート電極をゲート側壁絶縁膜を介して、圧縮応力を蓄積した圧縮応力膜により覆い、前記チャネル領域に面内圧縮応力を、さらに印加する。 （もっと読む）

【課題】耐圧ＢＶｄｓｓが確保され、さらにセット電流の経時的な変化が抑制されるとともに、増幅素子のオン抵抗が小さい電界効果トランジスタを提供する。
【解決手段】本発明に係る電界効果トランジスタは、半導体基板２上に離間して形成されたソース電極３０およびドレイン電極２９と、ソース電極３０とドレイン電極２９との間に配置されたゲート電極２２と、を備え、
ゲート電極２２とドレイン電極２９との間の領域において、半導体基板２の上部に絶縁膜２１を介してフィールドプレート電極（２４，２６）が設けられ、
半導体基板２の表面は平坦であり、半導体基板２とフィールドプレート電極（２４，２６）との距離が、ゲート電極２２からドレイン電極２９に向かうに従って増大するように構成されている。 （もっと読む）

【課題】
Ｇｅ元素を用いることなく、プロセス信頼性や結晶品質が高く、応力管理が容易な、歪みＳｉを利用した高移動度チャネルを有する半導体装置を提供する。
【解決手段】
Ｓｉ基板の表面に、３００ｎｍ以下の段差ｄがついた絶縁膜１２，１４を形成し、絶縁膜１４の窓あけ部から横方向に延びて該絶縁膜１４を覆うように、８００℃以上の高温でＳｉ単結晶のエピタキシャル成長を行う。次に、ＣＭＰ研磨により絶縁膜１２をストッパとしてエピタキシャル層２２を研磨し、段差ｄと同じ厚みに制御されたＳｉ層を有するＳＯＩ領域を得る。該ＳＯＩ領域では、Ｓｉと絶縁膜の熱膨張率差と、成膜温度及び室温との温度差により残留応力２６が発生し、Ｓｉに引っ張り応力がかかって格子歪みが発生する。前記ＳＯＩ領域にＭＯＳ構造を形成することで、高移動度チャネルを有する歪みＳｉ−ＭＯＳＦＥＴが得られる。 （もっと読む）

【課題】 動作（駆動）中の半導体デバイスの動作状況を測定して、上記半導体デバイスをより正確に価できる評価用半導体デバイス、評価用半導体デバイスの作製方法、半導体デバイスの評価方法を実現する。
【解決手段】 半導体基板２上に設けられた任意の半導体デバイスの、ドレイン、ソース、ゲートの各電極３ａ、４ａ、５と、各電極３ａ、４ａ、５間に形成されたキャリアの分布状態が制御されるアクティブ領域２ａとを設ける。各電極３ａ、４ａ、５上を覆う絶縁膜７を設ける。観察すべきアクティブ領域２ａを露出させた露出面１ａを形成する。各電極３ａ、４ａ、５を外部と接続させるために、絶縁膜７中に配線部３ｂ、４ｂ、５ａをそれぞれ設ける。 （もっと読む）

【課題】 従来の半導体装置では、過電圧から素子を保護するために設けられたＮ型の拡散領域が狭く、ブレークダウン電流が集中し、保護用のＰＮ接合領域が破壊されてしまうという問題があった。
【解決手段】 本発明の半導体装置では、基板２とエピタキシャル層３とに渡りＮ型の埋込拡散層４が形成されている。Ｐ型の埋込拡散層５が、Ｎ型の埋込拡散層４上面の広い領域に渡り形成され、過電圧保護用のＰＮ接合領域１７が形成されている。Ｐ型の拡散層６が、Ｐ型の埋込拡散層５と連結するように形成されている。ＰＮ接合領域１７のブレークダウン電圧は、ソース−ドレイン間のブレークダウン電圧よりも低い。この構造により、ブレークダウン電流の集中を防止し、過電圧から半導体装置を保護することができる。 （もっと読む）

【課題】 線型の電力増幅器において、高周波特性に影響を及ぼす帰還容量のドレイン電圧依存性を抑えて歪み特性の劣化を防ぐことができる技術を提供する。
【解決手段】 半導体基板４０上にゲート絶縁膜４４を介してゲート電極４５を形成する。このゲート電極４５のドレイン領域側の側壁を覆うようにフィールドプレート電極５９ａを形成する。そして、このフィールドプレート電極５９ａの電位をフローティング状態にする。フィールドプレート電極５９ａは、例えばポリシリコン膜より形成される。 （もっと読む）

【課題】大きなディボットやコンタクト接続不良の発生を回避しつ半導体基板にストレスをかけることにより、キャリアの移動度を向上させた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１上に、ゲート絶縁膜３を介してゲート電極４が形成されている。ゲート電極４の両側における半導体基板１には、ソース・ドレイン領域８が形成されている。素子分離用溝２の内壁から、ソース・ドレイン領域８上およびゲート電極４上まで連続してライナー膜１１が形成されている。ひとつなぎにしたライナー膜１１により、半導体基板１にストレスをかけて、キャリアの移動度を向上させる。ライナー膜１１は、コンタクト１３の形成のためのエッチングストッパとしての役割ももつ。 （もっと読む）

【課題】トレンチ横型パワーＭＯＳＦＥＴにおいて、信頼性を高めること。また、デバイスピッチを小さくすること。
【解決手段】半導体基板にｎ型ウェル領域２、ｐ型オフセット領域４を形成し、トレンチ５を形成する。トレンチ５の第１の側壁に沿ってゲート酸化膜１３を形成し、トレンチ５の第２の側壁に沿ってフィールドプレート酸化膜１４を形成し、それぞれの酸化膜の内側にゲートポリシリコン電極１１およびフィールドプレート１２を形成する。トレンチ５の第１の側壁に接して基板表面領域にｎ型ソース領域７を形成するとともに、トレンチ５の第２の側壁の外側の基板表面領域にｎ型ドレイン領域６を形成する。層間絶縁膜でトレンチ５の内部を埋めるとともに、ｎ型ソース領域７およびｎ型ドレイン領域６の表面を覆い、その層間絶縁膜にコンタクトホールを開口する。そして、ソース電極１０とドレイン電極９を形成する。 （もっと読む）

【課題】所望の比誘電率を有し、機械的強度に優れる絶縁膜、この絶縁膜を容易に形成し得る絶縁膜の形成方法、この絶縁膜を備える半導体素子、電子デバイスおよび電子機器を提供すること。
【解決手段】本発明の絶縁膜は、導電体同士を絶縁するものであって、絶縁性基材４２中に、当該絶縁膜の膜強度を向上させる絶縁性粒子４１を含有してなるものである。この絶縁膜は、絶縁性粒子４１として、絶縁性基材４２の比誘電率と異なる比誘電率の粒子を用いることにより、その比誘電率を調整したものである。例えば、絶縁性粒子４１として、絶縁性基材４２の比誘電率より低い比誘電率の粒子を用いることにより、絶縁膜全体の比誘電率を調整（低下）することができ、かかる絶縁膜は、層間絶縁膜に好適に適用される。 （もっと読む）

【課題】垂直なゲート電極のトランジスタを備える半導体装置及びその製造方法を提供する。
【解決手段】本発明のトランジスタ構造体は、横方向で対向する第１及び第２の側面と縦方向で対向する第３及び第４の側面を有する半導体パターンと、半導体パターンの第１及び第２の側面に隣接して配置されるゲートパターンと、半導体パターンの第３及び第４の側面に直接接触しながら配置される不純物パターンと、ゲートパターンと半導体パターンとの間に介在されるゲート絶縁膜パターンと、を備える。これにより、ゲートパターンがチャネル領域の側面に配置されるので、半導体装置の集積度を増加させることと同時にトランジスタのチャネル幅を増加させうる。 （もっと読む）

【課題】所望の比誘電率を有し、機械的強度に優れる絶縁膜、この絶縁膜を容易に形成し得る絶縁膜の形成方法、この絶縁膜を備える半導体素子、電子デバイスおよび電子機器を提供すること。
【解決手段】本発明の絶縁膜は、導電体同士を絶縁するものであって、絶縁性粒子４１の集合体の間隙を、当該絶縁膜の膜強度を向上させる絶縁性の充填物４２で充填してなるものである。この絶縁膜は、充填物４２として、絶縁性粒子４１の比誘電率と異なる比誘電率の材料を用いることにより、その比誘電率を調整したものである。例えば、充填物４２として、絶縁性粒子４１の比誘電率より低い比誘電率の材料を用いることにより、絶縁膜全体の比誘電率を調整（低下）することができ、かかる絶縁膜は、層間絶縁膜に好適に適用される。 （もっと読む）

【課題】 コンタクトプラグとのコンタクト抵抗を低減したトランジスタを有する半導体装置を提供する。
【解決手段】 トランジスタとコンタクトプラグとを有する半導体装置であって、トランジスタのドレイン電極は、ゲート電極側に設けられ、導電性不純物が拡散された第１の不純物拡散層３と、第１の不純物拡散層よりもゲート電極から離れて配置され、コンタクトプラグと接触し、第１の不純物拡散層よりも濃度の高い第２の不純物拡散層４と、第２の不純物拡散層よりもゲート電極から離れて配置され、コンタクトプラグと接触し、第２の不純物拡散層よりも濃度の高い第３の不純物拡散層５とを有する構成である。 （もっと読む）

【課題】 本発明は、メモリセルトランジスタに所定の電位を転送するための転送トランジスタを小型化することができる半導体装置を提供することを目的とする。
【解決手段】 半導体基板１００の表面上にゲート絶縁膜１２０を介して形成されたゲート電極１３０と、半導体基板１００の表面部分において、ゲート電極１３０の下方に位置するチャネル領域１６０の両側に、ゲート電極１３０の形状に対応するようにそれぞれ形成されたソース領域１７０Ａ及びドレイン領域１７０Ｂと、ソース領域１７０Ａ又はドレイン領域１７０Ｂ上に形成された第１及び第２のコンタクトプラグ１９０Ａ及び１９０Ｂとを備え、第１及び第２のコンタクトプラグ１９０Ａ及び１９０Ｂは、第１及び第２のコンタクトプラグ１９０Ａ及び１９０Ｂ間の距離として所定の距離ＬＣを確保するように千鳥配置されたことを特徴とする。 （もっと読む）

【課題】高濃度の酸素不純物を含むシリコン基板上に形成した高耐圧ＭＯＳトランジスタを有する半導体装置を提供する。
【解決手段】ｐ型シリコン基板１に、約３〜５μｍ程度の深さを有する約３×１０¹⁵〜１×１０¹⁶ｃｍ^-3の濃度のｎ型不純物からなる延長ドレイン領域２及び、ｎ型不純物からなるソース領域３を形成する。ｐ型シリコン基板１は、ＣＺ法によりシリコン基板の製造が行われ、また不純物であるボロンを導入し、ｐ型の特性を得ている。このｐ型不純物の濃度は、１×１０¹⁵ｃｍ^-3である。また、ｐ型シリコン基板１の上におけるｎ型延長ドレイン領域２の下方に、延長ドレイン領域２と半導体基板１との接合部から、約１０〜５０μｍの深さに約３×１０¹⁵ｃｍ^-3〜１×１０¹⁶ｃｍ^-3の濃度と約０．５〜２μｍの厚さで、ｎ型不純物からなる埋め込み層１０を形成する。 （もっと読む）

【課題】 隣接するゲート電極を狭ピッチで配置できる上、埋め込みによりシリコン基板面上での微細化を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】 シリコン半導体基板１上に形成された隣り合うトランジスタのゲート電極と、トランジスタ間に金属層を埋め込んでなり、各ゲート電極９，１０の端部がゲート絶縁膜８を介して金属層の端面に重なるように配置された埋め込み金属層７と、各ゲート電極の他端部側に形成されたＬＤＤ領域１６，１７とを備える。 （もっと読む）

【課題】
酸化シリコンより誘電率の高い高誘電率絶縁膜を有する半導体装置を提供する。
【解決手段】
半導体装置の製造方法は、（ａ）シリコン基板の活性領域表面にＳｉＯまたはＳｉＯＮの界面層を形成し、（ｂ）界面層上方に酸化シリコンより高い誘電率を有するＨｆＳｉＯＮ等の高誘電率のゲート絶縁膜を形成し、（ｃ）ゲート絶縁膜上方にポリシリコンのゲート電極を形成し、（ｄ）高誘電率のゲート絶縁膜形成前後の少なくとも一方で、基板表面をパッシヴェーション処理し、（ｅ）少なくともゲート電極、高誘電率のゲート絶縁膜をパターニングして絶縁ゲート電極構造を形成し、（ｆ）絶縁ゲート電極構造両側の活性領域にソース／ドレイン領域を形成する。 （もっと読む）

【課題】 シリコン基板の主面上に形成された非常に軽微なダメージのプラズマダメージ層であっても検出することのできる技術を提供する。
【解決手段】 シリコン基板上に例えば酸化シリコン膜からなる層間絶縁膜を形成し（ステップＳ１、Ｓ２）、この層間絶縁膜にコンタクトホールを形成するためプラズマエッチングする（ステップＳ３）。このプラズマエッチングはシリコン基板が露出するまで行われるため、シリコン基板の主面上にはプラズマダメージ層が形成される。このシリコン基板を酸化し（ステップＳ４）、シリコン基板上に形成された酸化膜の膜厚を測定（ステップＳ５）することで、プラズマダメージ層の検出、評価を行う。 （もっと読む）