【課題】基板の外周部においてクラックの発生が抑制される半導体結晶基板を提供する。
【解決手段】半導体結晶基板１１０と、基板１１０の表面に窒化物により形成された保護層１２０と、を有し、保護層１２０は、基板１１０の外周部となる周辺領域１２０ａはアモルファス状態であり、基板１１０の周辺領域よりも内側の内部領域１２０ｂは結晶化している。 （もっと読む）

【課題】多様な構造を実現することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１の上方に形成された化合物半導体層２と、が設けられている。化合物半導体層２には、第１の不純物の活性化により発生した第１導電型のキャリアを含む第１の領域２ａと、第１の不純物と同一種類の第２の不純物の活性化により発生したキャリアを、第１の領域２ａよりも低濃度で含有する第２の領域２ｂと、が設けられている。 （もっと読む）

【課題】基板に形成された窒化ガリウム系半導体で形成された半導体層におけるドーパント濃度がばらつくと、半導体層を用いた半導体装置の特性がばらつくので、半導体層におけるドーパント濃度のばらつきが抑えられた層を有する半導体基板を得る。
【解決手段】基板に、窒化ガリウム系半導体で形成された半導体層を形成する半導体層形成段階と、半導体層に、中性子線を照射して、半導体層に含まれるガリウム原子の一部をゲルマニウム原子に変換する照射段階と、を備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】ＩＩＩ族窒化物とは化学組成の異なる異組成基板とＩＩＩ族窒化物層とが貼り合わされた複合基板であっても、反りおよびクラックを発生させることなくその複合基板上にＩＩＩ族窒化物エピタキシャル層を形成することができる複合基板およびその製造方法を提供する。
【解決手段】本複合基板２Ｄは、ＩＩＩ族窒化物以外の化学組成を有する異組成基板１０と、異組成基板１０に貼り合わされたＩＩＩ族窒化物層２１と、含み、ＩＩＩ族窒化物層２１は、平面充填が可能な少なくとも１種類の平面形状を有する複数のＩＩＩ族窒化物タイル２１ｐに分離している。 （もっと読む）

【課題】シリコン基板直上の窒化アルミニウム層の平坦性が低いことに起因する信頼性の低下が抑制された半導体装置を提供する。
【解決手段】シリコン基板１０と、シリコン基板上に配置された、不純物としてシリコンがドープされた領域を有する窒化アルミニウム層２０と、窒化アルミニウム層上に配置された、複数の窒化物半導体膜が積層された構造のバッファ層３０と、バッファ層上に配置された、窒化物半導体からなる半導体機能層４０とを備える。 （もっと読む）

【課題】デバイス化の工程で割れが発生することを抑制することが可能なIII族窒化物エピタキシャル基板およびその製造方法を提供する。
【解決手段】本発明のIII族窒化物エピタキシャル基板１０は、Ｓｉ基板１１と、該Ｓｉ基板１１と接する初期層１４と、該初期層１４上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層１５Ａ１（１５Ｂ１）およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層１５Ａ２（１５Ｂ２）を順次有する積層体を複数組有する超格子積層体１５と、を有し、前記第２層のＡｌ組成比が、前記基板から離れるほど漸減することを特徴とする。 （もっと読む）

【課題】低転位であり、クラック発生を抑制できるIII族窒化物半導体層を有する窒化物
半導体エピタキシャル基板及び窒化物半導体デバイスを提供する。
【解決手段】基板上にＡｌを含むIII族窒化物半導体のバッファ層を介して成長した、Ｃ
面を表面とするIII族窒化物半導体層を有する窒化物半導体エピタキシャル基板であって
、前記バッファ層が、その表面にインバージョンドメインを有する。 （もっと読む）

【課題】高周波数動作が可能な半導体装置を提供すること。
【解決手段】本発明は、基板１０上に設けられたＧａＮ電子走行層１４と、ＧａＮ電子走行層１４上に設けられたＡｌＮスペーサ層１６と、ＡｌＮスペーサ層１６上に設けられたＩｎＡｌＮ電子供給層１８と、ＩｎＡｌＮ電子供給層１８上に設けられたゲート電極２４とゲート電極２４を挟むソース電極２６およびドレイン電極２８と、を備え、ＡｌＮスペーサ層１６の膜厚が、０．５ｎｍ以上１．２５ｎｍ以下の半導体装置である。 （もっと読む）

【課題】ＩｎＡｌＮ電子供給層上にＧａＮ層を形成する場合でも、ＩｎＡｌＮ電子供給層の品質の悪化を抑制すること。
【解決手段】本発明は、基板１０上にＧａＮ電子走行層１４を形成する工程と、ＧａＮ電子走行層１４上にＩｎＡｌＮ電子供給層１８を形成する工程と、ＩｎＡｌＮ電子供給層１８上に第１のＧａＮ層２０を形成する工程と、第１のＧａＮ層２０上に、ＩｎＡｌＮ電子供給層１８および第１のＧａＮ層２０を形成した際の温度よりも高い温度で、第２のＧａＮ層２２を形成する工程と、ＩｎＡｌＮ電子供給層１８上に、ゲート電極２６と、ゲート電極２６を挟むソース電極２８およびドレイン電極３０と、を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】ＩｎＡｌＮ電子供給層上にＧａＮ層を形成する場合でも、ＩｎＡｌＮ電子供給層の品質の悪化を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、基板１０上にＧａＮ電子走行層１４を形成する工程と、ＧａＮ電子走行層１４上にＩｎＡｌＮ電子供給層１８を形成する工程と、ＩｎＡｌＮ電子供給層１８を形成した後、Ｉｎ含有ガスを供給しつつ、基板１０を昇温させる工程と、昇温が終了した後、ＩｎＡｌＮ電子供給層１８上にＧａＮ層２０を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】オン抵抗が低く、かつ、Ｖｔｈ（閾値電圧）が高い窒化物半導体装置の提供。
【解決手段】アクセプタになるアクセプタ元素を含み、窒化物半導体で形成されたバックバリア層１０６と、バックバリア層１０６上に窒化物半導体で形成されたチャネル層１０８と、チャネル層１０８の上方に、チャネル層よりバンドギャップが大きい窒化物半導体で形成された電子供給層１１２と、チャネル層１０８と電気的に接続された第１主電極１１６、１１８と、チャネル層１０８の上方に形成された制御電極１２０と、を備え、バックバリア層１０６は、制御電極１２０の下側の領域の少なくとも一部に、アクセプタの濃度がバックバリア層の他の一部の領域より高い高アクセプタ領域１２６を有する窒化物半導体装置１００。 （もっと読む）

【課題】転位密度を低減させるバッファ層を有する半導体素子を提供する。
【解決手段】基板と、基板の上方に形成されたバッファ領域と、バッファ領域上に形成された活性層と、活性層上に形成された少なくとも２つの電極とを備え、バッファ領域は、第１の格子定数を有する第１半導体層と、第１の格子定数と異なる第２の格子定数を有する第２半導体層と、第１の格子定数と第２の格子定数との間の第３の格子定数を有する第３半導体層とが順に積層した複合層を少なくとも一層有する半導体素子。 （もっと読む）

【課題】厚膜化が可能で、反りが小さく、かつリーク電流が小さい半導体素子を提供する。
【解決手段】基板と、基板の上方に形成された第１のバッファ領域と、第１のバッファ領域上に形成された第２のバッファ領域と、第２のバッファ領域上に形成された活性層と、活性層上に形成された少なくとも２つの電極とを備え、第１のバッファ領域は、第１半導体層と、第２半導体層とが順に積層した複合層を少なくとも一層有し、第２のバッファ領域は、第３半導体層と、第４半導体層と、第５半導体層とが順に積層した複合層を少なくとも一層有し、第４半導体層の格子定数は、第３半導体層と第５半導体層の間の格子定数を有する半導体素子。 （もっと読む）

【課題】ワイドバンドギャップ材料内に、接合温度低下、動作中の高電力密度化、及び定格電力密度における信頼性向上を達成する高電力デバイスを形成する。
【解決手段】ＳｉＣ層１０にＳｉＯ_２層を形成し、次いで、熱伝導率を高めるためにダイアモンド層１１を形成する。そして、ＳｉＣ層１０の厚さを低減し、ダイアモンド層１１及びＳｉＣ層１０の向きを逆にしてダイアモンド１１を基板とする。次いで、ＳｉＣ層１０上に、バッファ層１６、ヘテロ構造層１４及び１５を形成する。 （もっと読む）

【課題】電子のトラッピング現象を緩和すると共に、ヘキサゴナル欠陥の発生を抑制可能な窒化物半導体エピタキシャルウェハの製造方法を提供する。
【解決手段】基板１上に核生成層２を形成し、その核生成層２上に第一の窒化物半導体層３を形成し、その第一の窒化物半導体層３上に、前記第一の窒化物半導体層３よりも電子親和力の小さい第二の窒化物半導体層４を形成する窒化物半導体エピタキシャルウェハ１０の製造方法において、前記第一の窒化物半導体層３を形成する際の成長温度が、前記第二の窒化物半導体層４を形成する際の成長温度よりも低くするものである。 （もっと読む）

【課題】 エッチングによるダメージを抑制しながら、ヘテロ接合面の近傍に負イオンを導入する技術を提供する。
【解決手段】 導入領域８上に保護膜３０を形成する保護膜形成工程と、保護膜形成工程の後に、導入領域８を負イオンを含むプラズマに曝すプラズマ工程を備えている。保護膜３０は、プラズマに対するエッチング速度が導入領域８よりも小さい。保護膜３０には、負イオンを通過させることが可能な材料が用いられている。プラズマ中の負イオンは、保護膜３０を通過し、導入領域８に導入される。 （もっと読む）

【課題】量産に用い得る厚さと面積を確保しながら、容易な生産方法でかけやわれの発生を抑制してオリエンテーションフラットを形成することを目的とする。
【解決手段】窒化ガリウム結晶体２７から、ファセット１５を有する硬質の立体構造物１４を陵線等に平行に除去することで、欠けや割れの発生を抑制した窒化ガリウム基板を提供できる。しかも、ファセット１５を有する硬質の立体構造物１４の陵線等は特有の結晶方位を有し、かつ、明瞭であるので、立体構造物１４の陵線等に平行に切断加工した窒化ガリウム結晶体２７の切断線２１をデバイス加工の基準線となるオリエンテーションフラットに用いることができる。 （もっと読む）

【課題】歪み吸収III族窒化物中間層モジュールを有する種々の半導体構造を提供する。
【解決手段】基板および当該基板の上方の第一遷移本体を有する。前記第一遷移本体は、第一表面において第一の格子パラメータを有し、前記第一表面とは反対側の第二表面において第二の格子パラメータを有する。前記典型的な実施では、遷移モジュール等の第二遷移本体をさらに有し、この第二遷移本体は前記第一遷移本体の前記第二表面に重層する下表面においてより小さい格子パラメータを有し、前記第二遷移本体の上表面においてより大きい格子パラメータを有し、前記第二遷移本体の上方のIII族窒化物半導体層も同様である。前記第二遷移本体は２以上の遷移モジュールからなっていてもよく、各遷移モジュールは２以上の中間層を有していてもよい。前記第一遷移本体および前記第二遷移本体は前記半導体構造の歪みを減少させる。 （もっと読む）

【課題】シリコン基板を下地基板とし、基板サイズに比して問題ない程度に反りが抑制され、半導体素子の作製に好適なエピタキシャル基板を提供する。
【解決手段】エピタキシャル基板１０が、シリコン単結晶からなる下地基板１と、下地基板１の上に形成された複数のIII族窒化物層２，３，４からなるIII族窒化物層群と、を備えており、下地基板１が、ボロンが添加されてなることでｐ型の導電性を有し、かつ、比抵抗が０．０１Ω・ｃｍ以上０．１Ω・ｃｍ以下であり、複数のIII族窒化物層２，３，４がそれぞれ、少なくともＡｌまたはＧａを含み、エピタキシャル基板の反り量をＳＲ（単位：μｍ）、窒化物層群の総膜厚をｔｅ（単位：μｍ）、下地基板１の膜厚をｔｓ（単位：ｍｍ）、下地基板１の直径をｄｓ（単位：ｍｍ）とするときに、規格化反り指数ＫがＫ＝｛（ＳＲ／ｔｅ）×（ｔｓ／ｄｓ）²｝≦１×１０^-3なる関係式をみたすようにする。 （もっと読む）

【課題】シリコンなどの基板上に形成した高品質な結晶を有する半導体装置を提供する。
【解決手段】実施形態によれば、ＧａＮを含む下地層と、窒化物半導体を含む機能部と、前記下地層と前記機能部との間に設けられ、ＡｌＮを含む層を含む中間層と、を備えた半導体装置が提供される。前記下地層のうちの前記中間層とは反対側の第１領域におけるシリコン原子の濃度は、前記下地層のうちの前記中間層の側の第２領域におけるシリコン原子の濃度よりも高く、前記下地層の前記中間層とは反対側の第１面は、複数の凹部を有する。 （もっと読む）