【課題】ｐ型不純物の異常拡散の発生を防止すること。
【解決手段】半導体光電陰極は、ｐ型の不純物がドープされ、且つ互いにヘテロ接合する第１および第２のIII−V族化合物半導体層を備える。第２のIII−V族化合物半導体層が光吸収層として機能し、第２のIII−V族化合物半導体層のエネルギーギャップは、第１のIII−V族化合物半導体層のそれより小さく、各半導体層におけるｐ型のドーパントとしては、Ｂｅ又はＣが用いられる。このとき、第２のIII−V族化合物半導体層は、第１のIII−V族化合物半導体層上に積層されていても良い。また、第１のIII−V族化合物半導体層と第２のIII−V族化合物半導体層は（Ｉｎ，Ｇａ，Ａｌ）と（Ａｓ，Ｐ，Ｎ）のうち少なくともそれぞれ一つ以上含んでいても良い。 （もっと読む）

活性領域と、適合可能な誘電層を有する半導体構造を形成する方法を開示する。１つの実施形態においては、半導体構造は、第１の半導体材料の酸化物を含む誘電層を有しており、誘電層と第１の半導体材料との間に第２の（組成的に異なった）半導体材料が形成される。別の実施形態においては、第２の半導体材料の格子構造に一軸性ひずみを与える目的で、第２の半導体材料の一部は、第３の半導体材料に置き換えられる。 （もっと読む）

半導体素子の作製方法は、各々が複数の層からなる複数の群を積層した状態で有する超格子を作製する工程を有して良い。複数の層からなる群の各々は、基礎となる半導体部分を画定する、複数の積層された基礎となる半導体分子層、及び隣接する基礎となる半導体部分の結晶格子の内部に束縛された少なくとも1の非半導体分子層を有して良い。当該方法はまた、その超格子が完全に形成される前に少なくとも1回のアニーリングを行う工程をも有して良い。
（もっと読む）

【課題】低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法を提供する。
【解決手段】上面に非晶質構造を有する非晶質領域１２ｂと結晶構造を有する結晶質領域１２ａとが形成されたIII−Ｖ族半導体またはII−IV族半導体からなる第１半導体層１２と、結晶質領域から結晶成長されることにより第１半導体層上に形成された第２半導体層２０と、を備える。 （もっと読む）

【課題】大型で高品質なＡｌＮ結晶基板を製造することができるＡｌＮ結晶基板の製造方法、大型で高品質なＡｌＮ結晶を成長させることができるＡｌＮ結晶の成長方法およびその成長方法により成長したＡｌＮ結晶からなるＡｌＮ結晶基板を提供する。
【解決手段】異種基板１上に異種基板１の口径ｒに対して０．４ｒ以上の厚さにＡｌＮ結晶２を昇華法により成長させる工程と、異種基板１から２００μｍ以上離れたＡｌＮ結晶２の領域からＡｌＮ結晶基板３を形成する工程と、を含む、ＡｌＮ結晶基板３の製造方法である。また、その製造方法により製造されたＡｌＮ結晶基板３上にＡｌＮ結晶２を昇華法により成長させるＡｌＮ結晶２の成長方法とその成長方法より成長したＡｌＮ結晶２からなるＡｌＮ結晶基板３である。 （もっと読む）

【課題】別々の表面配向（すなわちハイブリッド表面配向）を有する半導体基板を提供する。
【解決手段】第一のデバイス領域２は、第一の等価結晶面の組の一つの方位に配向した実質的に平坦な表面１６Ａを有し、第二のデバイス領域は、第二の、別の等価結晶面の組の方位に配向した複数の交差する表面１６Ｂを有する突起形半導体構造物１８を含む。そのような半導体基板を用いて、半導体デバイス構造を形成することができる。詳しくは、第一のデバイス領域に第一の電界効果トランジスタ（ＦＥＴ）を形成することができ、第一のＦＥＴは、第一のデバイス領域の実質的に平坦な表面に沿って延在するチャネルを含む。第二のデバイス領域に第二の、相補ＦＥＴを形成することができ、第二の、相補ＦＥＴは、第二のデバイス領域にある突起形半導体構造物の複数の交差する表面に沿って延在するチャネルを含む。 （もっと読む）

少なくとも１つの未完成表面に、レーザアニールプロセスを施すことを含むセミコンダクタ・オン・インシュレータ（ＳＯＩ）構造のシステム、方法および製品。ＳＯＩ構造の製造には、さらに、ドナー半導体ウェハの注入表面にイオン注入プロセスを施して、ドナー半導体ウェハに剥離層を作成し、剥離層の注入表面を、絶縁基板に接合し、剥離層を、ドナー半導体ウェハから分離して、少なくとも１つの劈開面を露出し、少なくとも１つの劈開面に、レーザアニールプロセスを施す各工程を有してなる。
（もっと読む）

【課題】ＳＢＳＩ法において第１半導体層及び第２半導体層の膜形成の所要時間を短縮で
きるようにした半導体装置の製造方法を提供する。
【解決手段】単結晶の半導体基板１の表面領域２上にアモルファス又は多結晶構造の第１
半導体層１１を形成する工程と、第１半導体層１１上にアモルファス又は多結晶構造の第
２半導体層１２を形成する工程と、第２半導体層１２上から半導体基板１の表面領域２に
向けてＳｉ又はＡｒをイオン注入して、半導体基板１の表面領域２と、第１半導体層１１
及び第２半導体層１２をアモルファス化する工程と、イオン注入によるアモルファス化を
行った後で半導体基板１に熱処理を施して、半導体基板１の表面領域２と、第１半導体層
１１及び第２半導体層１２を単結晶化する工程と、を含む。 （もっと読む）

【課題】Ｓｉ／Ｇｅ系構造のタンデム型光電変換素子の低コスト化を可能とする基板を提供すること。
【解決手段】シリコン基板１００の表面にバルクの導電型とは反対の導電型のシリコン層１０Ｂを設け、表面領域の所定の深さ（Ｌ）にシリコン層１０Ｂを介して水素イオンを注入して水素イオン注入層１１を形成する。続いて、シリコン層１０Ｂと反対の導電型のｎ型のゲルマニウム系結晶層２０Ａ、および、ゲルマニウム系結晶層２０Ａと反対の導電型のｐ型のゲルマニウム系結晶層２０Ｂを順次気相成長してゲルマニウム系結晶２０を設ける。ゲルマニウム系結晶層２０Ｂの表面と支持基板３０の表面とを貼り合わせ、この状態で外部から衝撃を付与して水素イオン注入層１１に沿ってシリコン基板１００からシリコン結晶１０を分離して、ゲルマニウム系結晶２０とシリコン結晶１０の積層構造体を支持基板３０上に転写（剥離）する。 （もっと読む）

【課題】高効率化と低消費電力化と高信頼性の半導体レーザ素子を提供する。
【解決手段】全ての層に存在する光量の総和に対するｎ型導電型層ｌ（ｌ＝１、２…ｋ、但しｋは自然数）102-104に存在する光量の割合を光閉じ込め係数Γ(ｌ)、上記光量の総和に対するｐ型導電型層ｍ（ｍ＝１、２…ｋ’、但しｋ’は自然数）107-115に存在する光量の割合を光閉じ込め係数Γ(ｍ)とすると、


であり、Γ(ｍ)とドーピング濃度Ｐ(ｍ)（単位：ｃｍ^−３）の積の総和が８．０×１０^１７ｃｍ^−３ 以下であり、ドーピング濃度が１．０×１０^１８ｃｍ^−３以上であるｐ型導電型層106,107,109,110,114,115の層厚の合計がｐ型導電型層全体の層厚の合計の８０％以上を占める。 （もっと読む）

【課題】幅広い材料選択が可能で生産性に優れた半導体膜の製造方法を提供する。
【解決手段】膜成長用基板１の表面の一部の領域に導電体層２を形成する工程と、
膜成長用基板１の表面の一部の領域以外の領域から半導体をエピタキシャル成長させ、導電体層２を覆う半導体膜３を形成する工程と、
誘導加熱用コイル４での電磁誘導により導電体層２を発熱させることで、半導体膜３を膜成長用基板１から分離する工程とを含む、半導体膜３の製造方法。 （もっと読む）

【課題】従来のＭＯＶＰＥ成長を用いた半導体量子ドットの製造方法における限界あるいは欠点を解決するためになされたもので、良好な光学特性、高い面密度、高い均一性を兼ね備えた半導体量子ドットをＭＯＶＰＥ成長により実現することを目的とする。
【解決手段】ＭＯＶＰＥを用いて形成する半導体量子ドット構造の製造方法であって、ＴＭＩとＴＢＡｓ、或いはＴＭＩとＴＩＰＧとＴＢＡｓを主たる原料とし、且つ成長温度が３００℃以上、４５０℃未満とし、且つ成長条件においてＶ族原料とIII族原料との供給比すなわちＶ／III比（モル比）が１５０以上、或いはＴＢＡｓの分圧が３０Ｐａ以上、又は、前記Ｖ／III比（モル比）が３００以上、或いはＴＢＡｓの分圧が６０Ｐａ以上とし、且つ上記量子ドット構造の成長前、或いは成長時にＴＭＢｉなどのビスマス原料或いはＴＭＳｂなどのアンチモン原料も供給して、量子ドットを成長させる。 （もっと読む）

【課題】半導体基板に汚染物質が付着することを抑えトランジスタの特性を劣化させることなく製造することができる半導体基板の製造方法及び半導体装置の製造方法を提供する。
【解決手段】半導体基板４１の製造方法は、シリコン基板１１上におけるＳＯＩ素子形成領域１３のみに、シリコンバッファ層１８及びシリコンゲルマニウム層１５が成長する条件でエピタキシャル成長させる。次に、シリコン基板１１上の全面にシリコン層１６を成長させる。そのあと、シリコンゲルマニウム層１５に代えて埋め込み絶縁層３１を埋め込む。これにより、引き続く工程において、シリコン基板１１上に汚染の原因であるシリコンゲルマニウム層１５が残ることを少なくすることができ、処理を行う炉の中にゲルマニウムが広がることを抑えることが可能となる。 （もっと読む）

【課題】基板上にエピタキシャル層を成長させる際、新たな保護膜の形成や除去の工程を必要とすることなく、清浄で鏡面のオリエンテーションフラットを維持することを可能とする。
【解決手段】半導体エピタキシャルウェハは、劈開により形成されたオリエンテーションフラット２を有する基板１と、該基板１上に形成された半導体のエピタキシャル層とからなり、前記基板１のオリエンテーションフラット２の両端２ａが、前記基板内側へ所定距離入った領域まで被覆部材１５で覆い隠された状態で前記基板１上にエピタキシャル層が形成され、前記被覆部材１５を前記基板１から取り除いた状態で前記エピタキシャル層が形成されていない未成長部が前記オリエンテーションフラット２の両端２ａに存在する。 （もっと読む）

【課題】 ＧａＰ基板上に結晶性の良好なＡｌＧａＩｎＰ系ＤＨ構造を有するエピタキシャルウェーハと当該ウェーハを使用した高輝度のＬＥＤを提供すること。
【解決手段】 ＧａＰ化合物半導体基板上に、ＧａＰバッファ層、ＡｌＧａＩｎＰ第一段下部クラッド層、能動層としてＡｌＧａＩｎＰ下部クラッド層、ＡｌＧａＩｎＰ活性層、ＡｌＧａＩｎＰ上部クラッド層のダブルヘテロ構造を有するエピタキシャルウェーハの製造方法において、前記ＧａＰ化合物半導体基板上に前記ＧａＰバッファ層を成長させ、その上に前記ＡｌＧａＩｎＰ第一段下部クラッド層を成長させた後に、この前記ＡｌＧａＩｎＰ第一段下部クラッド層表面をポリッシュし、その後、前記ＡｌＧａＩｎＰ下部クラッド層、前記ＧａＩｎＰ活性層、前記ＡｌＧａＩｎＰ上部クラッド層のエピタキシャル成長を行う。 （もっと読む）

結晶半導体基板上に代替材料のエリアを形成する方法、並びにこの方法により形成された構造。このような代替材料のエリアは、ＭＯＳＦＥＴ又は電子デバイス若しくは光電子デバイスにおける活性エリアとしての使用に適している。
（もっと読む）

【課題】移動度の向上したＭＯＳトランジスタを提供する。
【解決手段】半導体装置に伸張性のチャネル領域を形成する工程を包含する。一形態において、製造の中間段階において半導体装置のアモルファス部分を覆う応力層を歪ませる工程を包含する。上記半導体装置はマスクされており、応力層の一部における歪みは緩和される。製造途中の半導体装置のアモルファス部分を再結晶化することによって、応力層からの歪みを基板に伝達する。歪みの少なくとも一部は、装置の製造工程の間、基板に残存する。その結果、完成した装置の性能を向上させることができる。他の形態において、伸張性の応力層は、上記装置の第１部分を覆うよう形成され、圧縮性の応力層は、上記装置の第２部分を覆うよう形成される。伸張性の応力層は、ＰＭＯＳ装置において圧縮性のチャネルを形成し、圧縮性の応力層は、ＮＭＯＳ装置において伸張性のチャネルを形成する。 （もっと読む）

半導体デバイスは、半導体基板及びその上の少なくとも１つのＭＯＳＦＥＴを含んでいる。このＭＯＳＦＥＴは、空間的に隔てられたソース領域及びドレイン領域、ソース領域とドレイン領域との間のチャネル、及びチャネルの上に位置しチャネルとの界面を画成するゲートを含んでいる。ゲートは、チャネルの上に位置するゲート誘電体と、ゲート誘電体の上に位置するゲート電極とを含んでいる。また、このチャネルは、積層された複数のベース半導体モノレイヤーと、隣接し合うベース半導体モノレイヤーの結晶格子内に拘束された少なくとも１つの非半導体モノレイヤーとを含んでいる。上記少なくとも１つの非半導体モノレイヤーは、チャネルとゲート誘電体との間の界面に対しておよそ４−１００モノレイヤーの深さに位置付けられている。
（もっと読む）

転位が無い歪んだシリコンの薄膜を形成するための方法が、２つの湾曲したシリコン基板を与えるステップを有する。一方の基板は、背面上の二酸化シリコンの存在により湾曲する。他方の基板は、窒化シリコン層の存在により湾曲する。基板のうちの一方が、水素注入を受け、焼鈍処理において２つの基板を互いに接着する。２つの基板を離すと、一方の基板の前面に歪んだシリコン層が残る。そして、二酸化シリコン又は窒化シリコンの背面層を除去して、ほぼ平らな状態に基板を戻す。この方法を採用して転位の無い歪んだシリコン薄膜を形成してよい。この膜は、引張又は圧縮歪みのいずれかの状態でよい。 （もっと読む）

【課題】 表面において所望の電気的特性を有する化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法を提供する。
【解決手段】 化合物半導体基板１０は、ｐ型の化合物半導体からなる基板１２と、基板１２の表面１２ａに結合しておりｐ型の不純物原子を含む物質１４とを備える。 （もっと読む）