【課題】複数のＦＥＴのゲートリーク電流をまとめて測定することができる。
【解決手段】電流計３８の他端を、モータ駆動回路１０の端子２８及び３０と接続した状態で、検査用探針４０の他端を検査用パッド４２に接触させると、検査用パッド４２を介して、Ｐ−ＭＯＳＦＥＴ２４Ａ及び２４Ｂ、並びにＮ−ＭＯＳＦＥＴ２６Ａ及び２６Ｂのゲート端子に電圧が印加される。Ｐ−ＭＯＳＦＥＴ２４Ａ及び２４Ｂ、並びにＮ−ＭＯＳＦＥＴ２６Ａ及び２６Ｂのゲート端子に電圧が印加されると、ゲートリーク電流が、Ｐ−ＭＯＳＦＥＴ２４Ａ及び２４Ｂ、並びにＮ−ＭＯＳＦＥＴ２６Ａ及び２６Ｂの各々のゲート・ソース間を流れ、端子２８及び３０を介して電流計へ流れ、電流計によってゲートリーク電流が検出され、ゲートリーク電流の大きさが正常時のゲートリーク電流値より大きいか否かを判断することにより、モータ駆動回路を検査することができる。 （もっと読む）

【課題】高効率且つ低ノイズを実現するコンバータの制御回路を提供する。
【解決手段】入力電圧端子１０と誘導性負荷１３との間に接続されるハイサイドスイッチング素子１１と、誘導性負荷１３と基準電位との間に接続されるローサイドスイッチング素子１２とを交互にオンオフさせて、入力電圧ＶＩＮを変圧した電圧を出力させるコンバータの制御回路であって、ハイサイドスイッチング素子１１のゲートに接続されハイサイドスイッチング素子１１のゲートを駆動するドライブ回路１５と、ドライブ回路１５と並列にハイサイドスイッチング素子１１のゲートに接続されたドライブスイッチ１６と、ハイサイドスイッチング素子１１がドライブ回路１５によって駆動されている期間中、ハイサイドスイッチング素子１１のゲート電圧が所定の閾値に達するとドライブスイッチ１６をオンからオフに切り替えるドライブスイッチ制御回路１８と、を備えている。 （もっと読む）

【課題】電力変換回路の備えるパワースイッチング素子Ｓのゲート及びエミッタ間を短絡させる機能を搭載する場合、ドライブＩＣ２０が大型化するおそれがあること。
【解決手段】パワースイッチング素子Ｓのゲート及びエミッタ間は、オフ保持用スイッチング素子６２によって短絡される。オフ保持用スイッチング素子６２は、ドライブＩＣ２０内のオフ保持回路６０によってオン操作される。オフ保持回路６０は、パワースイッチング素子Ｓを充電するための充電用スイッチング素子２４に接続される端子Ｔ１の印加電圧を利用してパワースイッチング素子Ｓのゲート電圧を把握することで、オフ保持用スイッチング素子６２のオン操作を行う。 （もっと読む）

【課題】 電動機７で発生する大電流から微少電流に至る漏洩電流を高い精度で抑制する。
【解決手段】 交流電源１から供給される交流を整流器３で直流に変換して、この直流をインバータ５で交流に変換して交流電動機７に供給する電力変換装置において、
漏洩電流検出器１３で検出された漏洩電流の電流レベルに応じた複数の打消し電流を作成する過程の増幅率を共通増幅率と個別増幅率とで構成し、各打消し電流を作成する過程に存在する回路の数を一致させている。このことによって、各打消し電流相互間の時間差を無くしている。 （もっと読む）

【課題】電源ラインに静電気等によるサージが印加された際に、電源ラインとほぼ同等な電位変化を起こすノードの電位変化をトリガにスイッチを作動させて集積回路内部の素子の破壊を防止するCMOSの集積回路を提供する。
【解決手段】静電破壊防止放電回路300は、NMOSFET Qe(310)を有し、出力用PDMOSトランジスタ Qo(110)のゲートに繋がるゲート端子ノードVgp(222)と放電用NMOSFET Qe(310)のゲートをコンデンサCe(320)で結合させ、さらに放電用NMOSFET Qe(310)のドレインを出力用PDMOSトランジスタ Qo(110)のゲートに繋がるゲート端子ノードVgp(222)に接続する。また放電用NMOSFET Qe(310)が定常時は動作しないように放電用NMOSFET Qe(310)のゲート・グランド間にプルダウン抵抗Re(330)を有する。 （もっと読む）

【課題】過電流検出値の誤差が小さい過電流検出回路を提供すること。
【解決手段】本発明にかかる過電流検出回路は、負荷への電源供給を制御するトランジスタＱ１の制御電圧に応じて電流値が制御されるトランジスタＱ２と、Ｑ２の電流値に応じて電位差が制御される電位差設定部と、電位差設定部により制御されるゲート−ソース間の電位差に応じて電流値が制御されるトランジスタＱ４を備える。さらに電位差設定部は、電源電圧がドレインに印加され、ゲート及びソースがＱ４のゲートに接続されたデプレション型トランジスタＱ６と、ドレイン及びゲートがＱ６のゲート及びソースとＱ４のゲートとの接続点に接続されたトランジスタＱ３と、Ｑ４のソースとＱ３のソースの電流経路上に設けられ、ゲート及びドレインがＱ２のソースに接続され、ソースが外部出力端子に接続されたデプレション型トランジスタＱ５を有する。それにより過電流検出値の誤差を小さくできる。 （もっと読む）

【課題】出力回路のスイッチング素子の短絡による破壊を確実に防止することが可能な出力バッファ回路及びそれを複数備えた出力バッファシステムを提供する。
【解決手段】第１の上側スイッチング素子４の他方の主端子と第１の下側スイッチング素子５の一方の主端子とを接続する部分が外部への出力部６を構成する第１の出力回路２と、出力端子が第１の出力回路２の出力部６に接続された第２の出力回路２２と、第１の出力回路２の出力部６の短絡を検出する短絡検出回路２４と、を備え、その起動時に、第１の出力回路２を動作させる前に第２の出力回路２２を動作させて短絡検出回路２４を動作させ、出力部６の短絡が検出されなかった場合に第１の出力回路２を動作させ、出力部６の短絡が検出された場合には第１の出力回路２を動作させないよう構成されている。 （もっと読む）

【課題】チップサイズを小さくすると共に、製造コストが嵩むことのないスイッチング素子駆動回路を提供する。
【解決手段】電力変換回路のスイッチング素子を流れる電流を電圧値として検出する電流検出回路４０と、該電流検出回路４０で検出した電圧値と第１の基準電圧Ｖｂ１とを比較して過電流状態を検出したときに過電流検出信号を出力して前記駆動回路の前記スイッチング素子の制御端子に対するソース電流の供給を停止させる過電流状態制御部５０と、前記電流検出回路４０で検出した電圧値と第２の基準電圧Ｖｂ２とが入力され、出力が前記駆動回路の出力側に供給されると共に、前記過電流状態制御部５０から過電流検出信号が出力されたときに動作状態となる演算増幅器６１を有し、該演算増幅器６１が動作状態となったときに前記駆動回路２３の出力電圧を前記第２の基準電圧に合わせて安定化する出力電圧制御部６０とを備えた。 （もっと読む）

【課題】双方向スイッチを採用したインバータでは、ゲート駆動回路を形成する際に基準電位が互いのゲート端子で異なる。特にハイサイド側のゲート駆動回路を簡易な回路構成で基準電位をバス電圧を上回る電位とすることを目的とする。
【解決手段】第一ゲート端子２、第二ゲート端子３を各オンオフすることで４つの動作モードを有する双方向スイッチ１を直列接続したハーフブリッジ回路に適用するゲート駆動回路であり、第一ゲート端子２を常時オンとする保持回路１９を備え、簡易な回路構成、かつ低コストで第一ゲート端子２を常時オン、第二ゲート端子３をＰＷＭ制御する低損失な駆動を可能としたゲート駆動回路を実現することができる。 （もっと読む）

【課題】 異常が発生した際に速やかに異常状態を知らせることができる負荷駆動回路を提供する。
【解決手段】 電源１とリレースイッチ２との間に設けられリレースイッチ２に印加される電源１の電圧をオン／オフする第１のスイッチ手段３と、第１のスイッチ手段３を駆動する制御手段７とを備えた負荷駆動回路であって、第１のスイッチ手段３が所定温度に達した際に検出信号を出力する温度検出手段４と、制御手段７と第１のスイッチ手段３との間に設けられ、前記検出信号に基づいて第１のスイッチ手段３のオン／オフを切り替える第２のスイッチ手段５と、を備え、制御手段７は、前記検出信号を入力し、この検出信号に基づいて異常状態を判定処理し、異常状態であると判定した場合に、警報状態を伝達するように促す制御信号を出力する。 （もっと読む）

【課題】部品点数の少ない簡易な回路構成で高速で低損失な半導体装置のゲート駆動回路を提供すること。
【解決手段】伝導度変調効果を有するゲート駆動型半導体素子の駆動回路において、容量１０５と抵抗器１０４を並列にしたゲート駆動回路をゲートとスイッチング出力回路１０１間に挿入し、半導体装置のゲート入力容量１０６と容量１０５との電圧分割により、半導体素子のオン閾値電圧以上の電圧をゲート端子に印加することで高速のオン動作をし、伝導度変調を維持するのに必要な電流をゲート回路の抵抗器を介して流す。これによって、半導体素子のゲート容量を積極的に利用し、部品点数の少ない簡易な回路構成で高速で低損失な半導体装置のゲート駆動回路を提供することができる。 （もっと読む）

【課題】ノーマリオン型の半導体素子を用いて、より安全なノーマリオフ的な動作となる簡単な構成の半導体スイッチング装置を提供する。
【解決手段】市販のゲートドライバ１１を用いて、ノーマリオン型のＪＦＥＴ１０を駆動する。このとき、ＮチャネルのＪＦＥＴ１０のソースＳをゲートドライバ１１の高圧側の電源ノード１２に接続し、ゲートＧをゲートドライバ１１の出力ノード１５に接続する。入力された制御信号ＶｓｉｇがＬレベルの場合、出力ノード１５の電位Ｖｇは低圧側の電源ノード１３の電位Ｖｎに等しくなる。したがって、Ｌレベルの制御信号Ｖｓｉｇ入力に対して、ゲート・ソース間に負の閾値電圧以下の電圧が印加されてＪＦＥＴ１０がターンオフするというノーマリオフ的な動作が実現している。 （もっと読む）

【課題】半導体スイッチを過負荷による破壊から保護するための半導体スイッチ制御装置を提供する。
【解決手段】半導体スイッチに流れる電流を検出する電流検出手段と、
電圧を検出する電圧検出手段と、温度を検出する温度検出手段と、を備える。過渡熱抵抗値提供手段は、前記過電圧信号を受けてからの経過時間に応じた過渡熱抵抗値Z_thを前記演算手段に提供する。温度検出手段は、過電圧が生じたときの初期温度T_J0を検出する。演算手段は、検出電流値をI_ds、前記検出電圧値をV_dsとするとき、半導体スイッチの温度（式）：半導体スイッチの温度T_J＝I_ds×V_ds×Z_th＋T_J0によって算出する。 （もっと読む）

【課題】部品点数が少ない回路構成で、制御用電源電圧よりもオン電圧が高いパワートランジスタを確実に駆動することのできるゲート駆動回路を提供すること。
【解決手段】ゲート駆動回路１０は、ダイオード２１とコンデンサ２２とを備えたチャージポンプ回路２０で入力信号を昇圧することによりスイッチング素子１のゲートを駆動する。ゲート駆動回路１０は、ダイオード２１のカソードとコンデンサ２２の一端とを直列接続し、コンデンサ２２の他端から入力されるパルス信号Ｐｉｎを、ダイオード２１のアノードに入力された制御電源Ｖｉｎの電圧値だけオフセットしたオフセットパルス信号を出力するチャージポンプ回路２０と、ダイオード２１およびコンデンサ２２の接続点とスイッチング素子１との間に配設され、パルス信号Ｐｉｎに同期して開閉動作することでオフセットパルス信号を昇圧パルス信号に変換する第１スイッチ３０と、を備える。 （もっと読む）

【課題】 レベルシフト回路を含むスイッチング回路装置の小型化及び低コスト化が要求されている。
【解決手段】主スイッチング素子２０を主電源１と共通端子２との間に負荷３を介して接続する。駆動電源１４の負側の端子を主スイッチング素子２０と負荷３との間に接続する。駆動電源１４の正側の端子と共通端子２との間に第１及び第２のレベルシフト用ＦＥＴ２５，２６の直列回路を接続する。第１のレベルシフト用ＦＥＴ２５に並列に抵抗２７を接続する。第１及び第２のレベルシフト用ＦＥＴ２５，２６の相互接続点と主スイッチング素子２０のゲートとの間に駆動回路２２を接続する。駆動回路２２の出力導体５２と第１のレベルシフト用ＦＥＴ２５のゲートを導体５１で接続する。第２のレベルシフト用ＦＥＴ２６と共通端子２との間に電流制御回路２９を設け、制御パルスの前縁に同期した一定時間のみ第２のレベルシフト用ＦＥＴ２６の電流を増大させる。 （もっと読む）

【課題】制御周期がキャリア周期よりも長く、且つキャリア周期が時間と共に変化する電力変換装置のデッドタイム補償に起因する出力変動を抑制する。
【解決手段】キャリア周期可変部42は、周期が変動するキャリア信号を発生する。デッドタイム補償演算部43は、デッドタイムにより生じる電力変換装置の電流歪みを補償するデッドタイム補償値αを演算する。キャリア周期可変分デッドタイム補償部44は、デッドタイム補償値αに（制御周期Ｔｓ／平均キャリア周期Ｔc_mn）を乗じて補正する。ＰＷＭ比較部41は、加算器45で電力変換装置に対する指令値とキャリア周期可変分デッドタイム補償部44の出力とを加えたものとキャリア信号との比較に基づいてスイッチング信号を発生する。 （もっと読む）

【課題】部品点数を減らすことのできるモータ駆動装置を提供する。
【解決手段】直流電源の直流電圧がモータＭの一方の電極に印加され、このモータＭの他方の電極がスイッチングトランジスタ２２を介して接地され、このスイッチングトランジスタ２２をＰＷＭ信号によってオン・オフさせることによりモータＭを駆動させるとともにその回転速度を制御するモータ駆動装置１０であって、スイッチングトランジスタ２２の電圧変化を検出し、この検出した電圧変化に応じた電圧をモータＭの両極Ｍａ，Ｍｂの電圧から差し引くことにより、モータＭに流れるコモンモード電流を抑制するコモンモードキャンセル回路３０を設けた。 （もっと読む）

【課題】導体スイッチング素子を有する電力変換装置において、スイッチングサージの抑制とノイズ対策を同時に実現可能な電力変換装置を提供する。
【解決手段】直流電源ラインと、この直流電源ラインによって供給される直流電圧をスイッチングによって変換して出力する電力変換部（例えば、インバータやコンバータ）とを備えた電力変換装置であって、前記直流電源ラインには、この直流電源ラインと並列にコンデンサを接続し、このコンデンサと直流電源ラインが有するインダクタンスとで構成されたタンク回路（ＬＣ共振回路）によってスイッチングサージを抑制すると共に直流電源ラインを伝播するノイズを低減させる。 （もっと読む）

【課題】２つのスイッチング素子が直列に接続された上下アームを並列に接続してなる主回路と、該各スイッチング素子を駆動させるためのゲート駆動回路と、を備えた電力変換装置において、上アームのスイッチング素子におけるゲート駆動回路の電源を構成するコンデンサに対し、急速充電及び放電を抑制できるような構成を得る。
【解決手段】交流電源（2）によって充電されたコンデンサ（21）と、上アームのスイッチング素子（Su,Sv,Sw）と、そのゲート駆動回路（20）に対し、該スイッチング素子（Su,Sv,Sw）のソース側よりも低い電圧を供給可能な上アーム用コンデンサ（23）と、によって充電回路（24）を構成する。制御用電源回路（40）が交流電源（2）に接続され状態で且つインバータ回路（13）側に電力が供給されていない状態で、上記スイッチング素子（Su,Sv,Sw）をオンオフ動作させる。 （もっと読む）

【課題】スイッチング素子のドライブ回路にパルストランスが用いられるインバータ回路において、パルストランスの小型化を図る。
【解決手段】スイッチング素子には、ドライブ回路からパルストランスを介して駆動電圧が供給される。スイッチング素子がＪＦＥＴで構成されることにより、駆動電圧が小さくなり、パルストランスの小型化が図られる。 （もっと読む）