【課題】スイッチング素子駆動回路において、スイッチング素子のスイッチング損失を抑制する。
【解決手段】 ゲート電圧検出回路２０１は、スイッチング素子１１のゲート電圧Ｖｇｓを検出し、このゲート電圧がスイッチング素子１１の閾値電圧未満に設定された所定電圧未満のとき、Ｈレベルの昇圧指示信号を出力する。電圧制御回路１０３は、前記昇圧指示信号がＬレベルの間は、制御電源１０２の所定電圧Ｖ１をそのまま出力し、前記昇圧指示信号がＨレベルの間は、前記所定電圧Ｖ１を昇圧した電圧Ｖ２を出力する。駆動信号出力回路１０４は、ＰＷＭパルス出力回路１１１から出力されるＰＷＭパルスの電圧を電圧制御回路１０３から出力される電圧に増幅する。従って、駆動信号出力回路１０４からスイッチング素子１１への駆動信号は、前記ＰＷＭパルスがＨレベルになった時に、先ず昇圧された電圧Ｖ２となり、スイッチング素子１１のゲート電圧Ｖｇｓが所定電圧にまで上昇すると、所定電圧Ｖ１となる。 （もっと読む）

【課題】駆動回路の消費電力を小さく抑えることが可能な負荷制御装置を提供する。
【解決手段】駆動回路２０は、双方向スイッチ１０にゲート電圧Ｖｇ１，Ｖｇ２を印加するゲート駆動部２１と、ゲート駆動部２１の動作を制御する制御部２２とを有している。さらに駆動回路２０は、双方向スイッチ１０にゲート端子から流れ込むゲート電流Ｉｇ１，Ｉｇ２を検出する電流検出部４０を有しており、電流検出部４０の検出値が制御部２２へ入力される。制御部２２は、外部から入力されるオンオフ信号と、電流検出部４０から入力される検出値との両方に基づいて、ゲート駆動部２１に与える駆動信号を決定する。ここで、制御部２２は、オンオフ信号が「Ｈ」の期間において、低電位側のゲート電流Ｉｇ１，Ｉｇ２が小さくなるほどゲート電圧Ｖｇ１，Ｖｇ２が大きくなるように、ゲート駆動部２１に与える駆動信号を調節する。 （もっと読む）

【課題】電圧駆動型素子のスイッチング特性におけるトレードオフ関係を改善する駆動回路を提供すること。
【解決手段】駆動回路１は、ゲート抵抗Ｒ１とそのゲート抵抗Ｒ１に対して並列に接続されている分岐回路部２３を備えている。分岐回路部２３は、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１を有するとともに、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１が直列に接続されている。ツェナーダイオードＺＤ１のカソードが駆動電源Ｖ１の正極端子１４側に接続されており、ツェナーダイオードＺＤ１のアノードがトランジスタＴｒ１の制御端子１２側に接続されている。 （もっと読む）

【課題】ターンオン時のゲート電流を所望の電流値に高精度に設定でき、スイッチング損失の低減が可能な電圧駆動型スイッチングデバイスの駆動回路を得る。
【解決手段】ＩＧＢＴ１のゲート端子に接続され、駆動用パルス信号２のオン／オフゲート制御信号に基づき、ＩＧＢＴ１をターンオン／ターンオフさせるゲート信号を前記ゲート端子に出力するゲート駆動定電流回路が示されている。このゲート駆動定電流回路は、正電源３とＧＮＤ電位４間に直列に接続された第１の抵抗５と第１のトランジスタ１５と第２の抵抗６と制御信号伝達トランジスタ７、および正電源３とＩＧＢＴ１のゲート端子間に直列に接続されたゲートオン抵抗８と定電流出力トランジスタ９を備え、第１のトランジスタ１５のベース端子は第１のトランジスタ１５のコレクタ端子と短絡接続されている。 （もっと読む）

【課題】ブリッジ回路を構成する一対のＭＯＳＦＥＴの内蔵ダイオードに流れる負荷電流の逆回復を速くする。
【解決手段】ブリッジ回路３は内蔵ダイオード４ａ、５ａを内蔵したＭＯＳＦＥＴ４、５により構成される。ＭＯＳＦＥＴ４、５はスイッチング制御回路６によりゲート駆動回路７、８を介して駆動制御される。負荷電流ＩＬがコイル１からブリッジ回路に向けて流れる状態であって、例えば内蔵ダイオード４ａを介して環流電流を流す状態からＭＯＳＦＥＴ５を介して負荷電流を流す状態への移行期間の終盤にＭＯＳＦＥＴ４をオンして内蔵ダイオード４ａをオフさせ、電流Ｉ１がゼロ相当になったらＭＯＳＦＥＴ４をオフ、ＭＯＳＦＥＴ５をクランプ状態で一定時間オンする。その後、ＭＯＳＦＥＴ５を通常のオン状態に移行させる。 （もっと読む）

【課題】 高耐圧プロセスを使用することなく、回路的に高耐圧化したレベルシフト回路を実現できるようにする。
【解決手段】 一対のＣＭＯＳインバータを有し一方のインバータの出力ノードを他方のインバータのＰチャネル型ＭＯＳトランジスタのゲート端子に交差結合してなるラッチ回路（２２）と、該ラッチ回路のいずれか一方の出力ノードに接続されたＣＭＯＳインバータからなる出力段（２３）とを有するレベルシフト回路において、ラッチ回路を構成する一対のＣＭＯＳインバータの各Ｐチャネル型のＭＯＳトランジスタ（Ｍｐ１，Ｍｐ２）とＮチャネル型のＭＯＳトランジスタ（Ｍｎ１，Ｍｎ２）との間に、ゲート端子が電源電圧と接地電位の中間の電位が印加される第３電圧端子（ＦＧＮＤ）に接続されたＰチャネル型のＭＯＳトランジスタ（Ｍｐ４，Ｍｐ５）をそれぞれ直列形態で設けた。 （もっと読む）

【課題】スイッチング制御回路から出力される制御信号のハイレベル電圧が電界効果トランジスタをスイッチング駆動するのに十分なレベルに満たない場合でも、少ない部品の簡単な回路で駆動できるスイッチングトランジスタ駆動回路を提供する。
【解決手段】電圧Ｖin1(=Ｖ１+Ｖα)が印加された入力端子にソース端子が接続されたＰチャネル型ＦＥＴ12と、一端がＦＥＴ12のソース端子に接続され且つ他端がＦＥＴ12のゲート端子に接続された抵抗器14と、ツェナー電圧Ｖzが電圧Ｖα以上であるツェナーダイオード15とを備え、ツェナーダイオード15のアノード端子をスイッチング制御ＩＣ11の制御信号出力端子(Drive)に接続し、ツェナーダイオード15のカソード端子をＰチャネル型ＦＥＴ12のゲート端子に接続する。 （もっと読む）

【課題】過電流を検出する機能や過電流から出力スイッチング素子を保護する機能を備えた負荷制御装置を提供する。
【解決手段】スイッチングレギュレータ６０から電力が供給されて少なくとも一つの負荷７１、７２に供給する出力電流Ｉ１、Ｉ２を制御する負荷制御装置１で、負荷に接続されて出力制御信号に応じて負荷に出力電流を供給するときに導通する出力スイッチング素子２１、２２と、出力電流が過電流であることに起因してスイッチングレギュレータの出力電圧値が所定電圧値を下回ったことを検出したとき、所定時間に亘り出力スイッチング素子を非通電状態に制御する出力スイッチング素子制御手段１１、１２、４０とを備える。 （もっと読む）

【課題】スイッチング素子の立ち上がりの速度を高速に維持しつつ、スイッチング素子を駆動するドライバ回路の消費電流を削減することができる負荷駆動装置を提供する。
【解決手段】負荷１０に接続されるスイッチング素子５０と、定電流を生成する定電流生成部３０と、定電流生成部３０から流れ込む定電流の大きさに応じたオン時間でスイッチング素子５０をオンするドライバ回路４０と、を備えた構成とする。そして、定電流生成部３０は、スイッチング素子５０がオンするオン時間に達するまではドライバ回路４０に第１電流量の大きさの定電流を流すことでスイッチング素子５０の立ち上がりの速度を高速に維持する。また、定電流生成部３０は、スイッチング素子５０がオンするオン時間が経過した後はドライバ回路４０に第１電流量よりも小さい第２電流量の定電流を流すことでドライバ回路４０の消費電流を削減する。 （もっと読む）

【課題】ゲート駆動信号を電源用トランスによって適切に伝達することができるゲート駆動回路を提供する。
【解決手段】ゲート駆動信号を電源用トランス２により絶縁伝達するゲート駆動回路１であって、一次側電圧の駆動タイミングを生成するタイミング生成部４と、駆動タイミングに基づいて一次側電圧を出力するトランス駆動回路部３と、二次側電圧に含まれるパターン信号でゲート駆動信号を検出するパターン検出部６及びフリップフロップ回路部８とを備え、タイミング生成部４は、ゲート駆動信号を時間Ｔ１だけ遅延させ、ゲート駆動信号の極性反転タイミングから時間Ｔ１経過までの期間は一次側電圧Ｖ_Ｔ１の極性反転を禁止し、時間Ｔ１経過直後にゲート駆動信号に応じて時間Ｔ１よりも短い時間幅Ｔ２,Ｔ３をもつパルス状極性反転を有するパターン信号が一次側電圧Ｖ_Ｔ１に含まれるように駆動タイミングを生成する。 （もっと読む）

【課題】 負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる負荷駆動装置を提供する。
【解決手段】 複数相の駆動回路のうちの少なくとも２相間において昇圧用コンデンサ４７，６７と第３の電源４５，６５との接続部に設けられ、昇圧された電圧が出力される昇圧電源端子１０，１３同士の電気的な接続または遮断を選択する少なくとも１つのスイッチ回路１０２と、少なくとも１つのスイッチ回路１０２を制御する少なくとも１つのスイッチ制御回路１１０とを備えている。 （もっと読む）

【課題】ゲート駆動信号の伝達遅延時間のばらつきを低減することができるゲート駆動回路を提供する。
【解決手段】ゲート駆動回路１は、トランス２を駆動するトランス駆動回路部３と、トランス２の一次側の駆動タイミングを生成すると共に、入力ゲート駆動信号のＯＮ状態時とＯＦＦ状態時とでトランス２の一次側駆動電圧変化率を異なるように設定するタイミング生成部４と、トランス２の二次側電圧を微分することで、トランス２の二次側電圧変化率を検出する微分回路部５と、入力ゲート駆動信号のＯＦＦ状態時の微分値レベルを検出するレベル検出回路部６と、入力ゲート駆動信号のＯＮ状態時の微分値レベルを検出するレベル検出回路部７と、検出レベル検出回路部６，７と接続されたＲ端子及びＳ端子を有し、出力ゲート駆動信号を生成・保持するフリップフロップ回路部８とを有している。 （もっと読む）

【課題】応答性を損なうことなく能動クランプ素子の損失電力を低減できる能動クランプ回路を用いたゲート駆動回路及び半導体装置を提供する。
【解決手段】スイッチ素子Ｔｒ７のゲートを駆動するゲート駆動回路であって、制御信号に基づいてスイッチ素子Ｔｒ７を駆動する駆動部（トランジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ５）と、スイッチ素子Ｔｒ７の第１主端子（ドレイン）と第２主端子（ソース）との間に印加される電圧が所定電圧以上の場合に、駆動部によるスイッチ素子Ｔｒ７に対する駆動動作を強制的に遮断して、スイッチ素子Ｔｒ７の第１主端子と第２主端子との間の電圧がクランプされるようにスイッチ素子Ｔｒ７を駆動するアクティブクランプ回路（ダイオードＤ１、ツェナーダイオードＺＤ１、抵抗Ｒ１、トランジスタＴｒ３，Ｔｒ６）とを備える。 （もっと読む）

【課題】個別の電源回路の出力毎にトランスを配置するとともに、それぞれの制御回路を一つにまとめることで部品点数を少なくしたゲート駆動用電源装置を提供する。
【解決手段】各ゲート駆動回路２１〜２６には、いずれも電源端子１０１，１０２から、それぞれ個別のトランスＴ１〜Ｔ６を介して１次電源入力が供給されている。また、トランスＴ１〜Ｔ６の１次巻線の１端は、いずれも電源ライン３１，３２により電源端子１０１と接続される。さらに、１次巻線の他端は、共通する渡り線３３，３４によって互いに結線され、その巻線電流を制御するためのＭＯＳＦＥＴ２７のドレイン端子に接続されている。トランスＴ２の補助巻線によって検出された出力電圧がフィードバックされるゲート電源制御回路２８が、ＭＯＳＦＥＴ２７をオンオフ制御するデューティ比を制御している。 （もっと読む）

【課題】電源部品を減らし、安価な構成の駆動回路。
【解決手段】一次巻線Npと第１の二次巻線S1と第１の二次巻線の極性とは逆極性を持つ第２の二次巻線を有する２以上の二次巻線とを有し一次巻線に駆動信号が印加されるトランスDT1、第１の二次巻線からの信号によりオンオフ制御される第１スイッチング素子Qh、第２の二次巻線からの信号によりオンオフ制御される第２スイッチング素子Ql、第１の二次巻線の一端と第１スイッチング素子の制御端子との間に接続され第１スイッチング素子を駆動する第１駆動部Q11,Q12、第２の二次巻線の一端と第２スイッチング素子の制御端子との間に接続され第２スイッチング素子を駆動する第２駆動部Q21,Q22、第１の二次巻線電圧を倍電圧整流平滑して第１駆動部に供給する倍電圧整流平滑回路D11,D12,C11,C12、第２の二次巻線電圧を倍電圧整流平滑して第２駆動部に供給する倍電圧整流平滑回路D21,D22,C21,C22を有する。 （もっと読む）

【課題】リカバリサージ電圧の発生を抑制することにより素子破壊を防ぐ、スイッチング回路、ハーフブリッジ回路および三相インバータ回路提供すること。
【解決手段】回路開閉端子と制御信号用端子とボディダイオードとを有する第１および第２のスイッチング素子が逆直列に接続された直列回路と、直列回路に第１のスイッチング素子のボディダイオードと同じ導通方向で並列に接続された外付けダイオードと、第１のスイッチング素子に流れる電流方向を検出する電流検出回路と、電流検出回路で検出した電流方向が第１のスイッチング素子のボディダイオードに対して順方向に流れる場合には第１および第２のスイッチング素子を閉制御し、電流検出回路で検出した電流方向が第１のスイッチング素子のボディダイオードに対して逆方向に流れる場合には第１および第２のスイッチング素子をゲート信号に基づいて開閉制御する制御手段とを備える。 （もっと読む）

【課題】電力用半導体装置がＯＦＦ状態の時に電源電圧の急峻な増加が発生した場合であっても、出力トランジスタがＯＮすることを防止する。
【解決手段】本発明の電力用半導体装置は、電源端子と出力端子との間に接続された出力トランジスタと、出力トランジスタのゲートに接続された第１ノードを充放電し、出力トランジスタをＯＮ／ＯＦＦ制御するゲート充放電回路と、第１ノードと出力端子との間に接続されたショートスイッチ回路と、ショートスイッチ回路を制御するショート制御回路と、を備える。ターンオン期間、ＯＮ期間及びターンオフ期間において、ショート制御回路は、ショートスイッチ回路を介した第１ノードと出力端子との間の電気的接続を切断する。ＯＦＦ期間において、ショート制御回路は、ショートスイッチ回路を介して第１ノードと出力端子との間を電気的に接続する。 （もっと読む）

【課題】 絶縁電源を別に設けることなくハイサイド側の回路に負のゲート電圧を供給することが可能なゲートドライバ回路を実現する。
【解決手段】
第１トランジスタ２１と第２トランジスタが直列に接続されたハーフブリッジ回路において、ハイサイド側の第１トランジスタ２１に負のゲート電圧を第１の制御回路１１を介して供給するためのコンデンサ１３、及び、ローサイド側の第２トランジスタ２２に負のゲート電圧を第２の制御回路１２を介して供給するための制御回路電源１４を備え、コンデンサ１３の一端をスイッチ素子３０を介して制御回路電源１４の−端子側の負電圧ＶＥＥと接続し、他端を出力端子４の電圧と接続するように構成したドライバ回路１であって、スイッチ素子３０は、第２トランジスタ２２がオン状態となるタイミングでオンされるように制御される。 （もっと読む）

【課題】 上下アームのスイッチング素子を駆動するとともに、上下アームの異常を検出して異常信号を出力するゲート駆動回路を備える情報処理装置において、異常信号の通知機能が正常であるか否かを判定する。
【解決手段】 情報処理装置（ＥＣＵ）において、ブートストラップ式のゲート駆動回路は、ゲート駆動の開始前に、通常駆動時ならば先に下アーム駆動信号を出力すべきところ先に上アーム駆動信号Ｄ１を出力し（Ｓ１０）、ダミー異常信号Ｅｄを意図的に発生させる（Ｓ２０）。ここで異常信号通知機能が正常であれば、ダミー異常信号Ｅｄは、異常信号出力部から出力され、異常信号線を経由して伝達され、異常信号受信部に受信される。そこで、異常信号受信部がダミー異常信号Ｅｄを受信したか否かを確認することで、異常信号通知機能が正常であるか否かを判定する（Ｓ３０）ことができる。 （もっと読む）

【課題】 ノーマリーオン型のスイッチング素子を用いてハーフブリッジ回路を構成し、ドライバ回路もしくはインバータ回路として使用する場合のアーム短絡を防止し、安全な回路を提供する。
【解決手段】
入出力端子対の一端が高圧側の第１の電源電圧Ｖ１に接続する第１のスイッチング素子１４と第２のスイッチング素子１５とが直列に接続されたハーフブリッジ回路において、第２のスイッチング素子１５と低圧側の第２の電源電圧Ｖ２の間にノーマリーオフ型の第３のスイッチング素子１６を挿入したドライバ回路であり、第３のスイッチング素子１６は、制御回路用電源１３ａ，１３ｂにより供給される動作電圧ＶＨ又はＶＬが制御回路１１の動作に不十分な場合にオフされる。 （もっと読む）