【課題】モータ駆動装置内で駆動信号経路のオープン故障が発生した場合にも、モータ駆動回路のトランジスタを安全、確実にオフ状態とする。
【解決手段】モータ駆動回路３のトランジスタＱ１〜Ｑ６に駆動信号を供給してトランジスタをオン・オフ制御するトランジスタ駆動回路５を備えたモータ駆動装置において、トランジスタＱ１〜Ｑ６のゲート・ソース間（またはベース・エミッタ間）に、トランジスタ駆動回路５からトランジスタＱ１〜Ｑ６への駆動信号経路上にオープン故障が発生した場合に、トランジスタＱ１〜Ｑ６をオフさせるための抵抗体Ｒｇｓ及び／又はコンデンサＣｇｓを接続すると共に、抵抗体、コンデンサをトランジスタの内部に配置したもの。 （もっと読む）

【課題】コンバータで発生するスイッチングノイズが伝導および輻射するのを抑制可能なフィルタ回路およびそれを用いた照明装置を提供する。
【解決手段】コンバータ４４とコンバータ４４の入力側の電源あるいは出力側の負荷４２との間に設けられるフィルタ回路４３であって、高電位側のラインに第１のインダクタＬ９が設けられるとともに、低電位側のラインに第２のインダクタＬ１０が設けられ、第１のインダクタＬ９と第２のインダクタＬ１０とのインダクタンス値がそれぞれ異なる。 （もっと読む）

【課題】ハイサイドスイッチの過電流が検出された場合に、ハイサイドスイッチだけでなくハイサイドスイッチに接続される回路を保護することが可能なハイサイドスイッチ回路、および、そのハイサイドスイッチ回路を含む装置を提供する。
【解決手段】ゲート電圧降圧部３１は、過電流検出部２０からの電流制限信号に応じて、ＭＯＳトランジスタ１５のゲート電圧を第１の電圧から、第１の電圧と第２の電圧との間の第３の電圧まで、第１の時間変化率で低下させる。これによりＭＯＳトランジスタ１５のオン抵抗がＭＯＳトランジスタ１５の完全オン時のオン抵抗より高くなる。ゲート電圧降圧部３２は、ゲート電圧が第３の電圧に達した後に、ゲート電圧を第３の電圧から第２の電圧まで第２の時間変化率で低下させる。第１の時間変化率は、第２の時間変化率よりも大きい。 （もっと読む）

【課題】ハイサイドスイッチの過電流の検出精度を高めることが可能なハイサイドスイッチ回路、および、そのハイサイドスイッチ回路を含む装置を提供する。
【解決手段】ハイサイドスイッチ回路１０は、入力端子１１と出力端子１２との間に電気的に接続されるスイッチ（ＭＯＳトランジスタ１５）と、ゲート制御部１６と、過電流検出部２０とを備える。過電流検出部２０は、抵抗素子２１と、比較器２２とを含む。比較器２２は、抵抗素子２１の電圧Ｖ１がしきい電圧を超える場合に、過電流を検出する。比較器２２は、過電流時の検出電圧Ｖ１がしきい電圧を上回るように、予め調整される。抵抗素子２１の抵抗値の精度が高くない場合にも、比較器２２の調整によって、過電流の検出精度が高められる。 （もっと読む）

【課題】駆動信号がスイッチング素子のオフを指示しているにもかかわらず、制御端子の電圧が低下せず、スイッチング素子をオフできない場合であっても、スイッチング素子の熱破壊を防止できる電子装置を提供する。
【解決手段】制御回路は、正常時に、オン駆動用ＦＥＴ１２１ａがオフするタイミング（ｔ６）、オフ駆動用ＦＥＴ１２２ａがオンするタイミング（ｔ７）、及び、オン保持用ＦＥＴ１２３ａがオンするタイミング（ｔ９）の後であって、駆動信号がＩＧＢＴ１１０ｄのオン指示からオフ指示に切替わるタイミング（ｔ５）から一定の時間Ｔｏｆｆの経過後に、オン保持用ＦＥＴ１２３ａをオンする（ｔ１０）。そのため、オン駆動用ＦＥＴ１２１ａがオン故障し、駆動信号がＩＧＢＴ１１０ｄのオフを指示しているにもかかわらずＩＧＢＴ１１０ｄをオフできない異常状態であっても、ＩＧＢＴ１１０ｄを確実にオフできる。従って、ＩＧＢＴ１１０ｄの熱破壊を防止できる。 （もっと読む）

【課題】電力変換装置における電力用半導体素子の消耗度をより正確に且つより低い演算負荷で監視する電力用半導体素子消耗度監視システムを備える射出成形機を提供すること。
【解決手段】電力変換装置１０における電力用半導体素子の消耗度を監視する電力用半導体素子消耗度監視システム１００を備える射出成形機は、電力変換装置１０の運転状態が予め設定された複数の運転パターンの何れに該当するかを判定する運転状態判定部４５１と、それら複数の運転パターンのそれぞれが実行された場合のその電力用半導体素子の消耗度を予め記憶する消耗度参照テーブル４６０と、消耗度参照テーブル４６０を参照して、運転状態判定部４５１が判定した運転パターンが実行された場合のその電力用半導体素子の消耗度を取得して積算する消耗度積算部４５２と、を備える。 （もっと読む）

【課題】より効果的に逆起電圧の発生を抑え、過電圧による素子の破壊を防ぐことが可能な保護回路を提供する。
【解決手段】第１の実施形態の保護回路２は、抵抗値可変スイッチ１０，過電流検出部２０，制御電圧印加部３０，容量部４０，制御端子電圧変更部５０および外部端子１１を備える。抵抗値可変スイッチ１０は、制御端子１０ａ，第１端子１０ｂおよび第２端子１０ｃを有する。制御端子電圧変更部５０は、抵抗値可変スイッチ１０の制御端子１０ａと基準電位端子との間に直列的に設けられたスイッチ５１および抵抗器５２を含む。 （もっと読む）

【課題】回生電流がモータ等の負荷から駆動回路を構成するプリドライバ回路側に流れても、駆動回路の制御に影響を与えないようにすること。
【解決手段】第１の電源電圧（ＶＭ）に接続された第１の駆動トランジスタと、接地に接続された第２の駆動トランジスタとの間の負荷に接続される接続ノード（Ｎ１）を出力端子とするブリッジ回路に接続されたプリドライバ回路において、接続ノード（Ｎ１）である出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、出力端子に現れる電圧（Ｖｏｕｔ）に基づいて電圧のみをフィードバックさせる第１のフィードバック信号（Ｓ１）を生成し、第１のフィードバック信号（Ｓ１）に基づいて第２のフィードバック信号（Ｓ２）を生成して、出力端子に現れる電圧（Ｖｏｕｔ）が第１の電源電圧（ＶＭ）に近づくように、第１の駆動トランジスタを駆動制御する。 （もっと読む）

【課題】電源回路における回路素子の破壊を防止することが可能な誘導性負荷駆動装置を提供する。
【解決手段】誘導性負荷駆動装置の構成として、電源回路の出力端子と誘導性負荷の一端との間に介挿された第１のスイッチング素子と、前記誘導性負荷の他端とアースとの間に介挿された第２のスイッチング素子と、前記第１及び第２のスイッチング素子の両方がオフの時に前記誘導性負荷の他端から出力される逆起電流を前記電源回路の出力端子に回生させる逆起電流回生回路と、前記電源回路の出力電圧が予め設定された閾値以上となった場合に、前記第２のスイッチング素子をオンにする回路素子保護回路と、を備えた構成を採用する。 （もっと読む）

【課題】スイッチング素子をオフするように制御しているにもかかわらず、オフできない異常状態を検出することができる電子装置を提供する。
【解決手段】ＩＧＢＴ１１０ｄに流れる電流が電流閾値より大きくなると、電流検出回路１２５は、ＩＧＢＴ１１０ｄに電流が流れていると判断する。制御回路１２８は、駆動信号がＩＧＢＴ１１０ｄのオフを指示しているにもかかわらず、電流検出回路１２５がＩＧＢＴ１１０ｄに電流が流れていると判断すると、ＩＧＢＴ１１０ｄをオフできない異常状態にあると判断する。そして、駆動用電源回路１２０の動作を停止させ、駆動用電源回路１２０からの電圧の供給を遮断する。その結果、ゲート電圧がオン、オフする閾値電圧より低くなり、ＩＧＢＴ１１０ｄがオフする。そのため、駆動信号がＩＧＢＴ１１０ｄのオフを指示しているにもかかわらず、ＩＧＢＴ１１０ｄをオフできない異常状態を検出することができ、ＩＧＢＴ１１０ｄの熱破壊を防止できる。 （もっと読む）

【課題】オン駆動用スイッチング素子がオン故障等した場合であっても、スイッチング素子の熱破壊を防止することができる電子装置を提供する。
【解決手段】オン駆動用抵抗１２１ｂとオフ駆動用抵抗１２２ｂの抵抗値は、オン駆動用ＦＥＴ１２１ａとオフ駆動用ＦＥＴ１２２ａがともにオンした場合に、ＩＧＢＴ１１０ｄのゲート電圧が、オン電圧が増加するオン、オフの閾値電圧付近の所定範囲外であって、オン、オフの閾値電圧より低くなるように設定されている。そのため、オン駆動用ＦＥＴ１２１ａがオン故障等したときにオフ駆動用ＦＥＴ１２２ａがオンしても、オン電圧が増加してＩＧＢＴ１１０ｄの発熱が増大することなく、ＩＧＢＴ１１０ｄをオフすることができる。従って、ＩＧＢＴ１１０ｄの熱破壊を防止することができる。 （もっと読む）

【課題】電源電圧を高くしてもトランジスタのゲート耐圧を上げる必要がなく、低電源電圧から高電源電圧まで広範囲に使用できるレベルシフト回路を提供する。
【解決手段】レベルシフトトランジスタ１０５は、入力トランジスタ１０１と負荷トランジスタ１０３との間に、レベルシフトトランジスタ１０６は、入力トランジスタ１０２と負荷トランジスタ１０４との間にそれぞれ接続される。レベルシフトトランジスタ１０５，１０６の各ゲートＧは共通接続され、その共通接続点にはレベルシフト電圧生成回路１２０で生成されたレベルシフト電圧Ｖｓｃが電圧源Ｖ１の大きさに応動して印加される。負荷トランジスタ１０３，１０４のソース−ゲート間に印加される電圧Ｖ_ＳＧは、レベルシフト電圧Ｖｓｃによって、電圧源Ｖ1が増減してもほぼ一定になるように設定される。これにより、負荷トランジスタ１０３，１０４を低耐圧のトランジスタで構成することができる。 （もっと読む）

【課題】オン駆動用スイッチング素子がオン故障してスイッチング素子をオフできない異常状態になっても、スイッチング素子の熱破壊を防止することができる電子装置を提供する。
【解決手段】制御回路１２８は、オン駆動用ＦＥＴ１２１ａのゲート電圧がオンしない電圧であるにもかかわらず、ドレイン−ソース間電圧がオンした際の電圧であるとき、オン駆動用ＦＥＴ１２１ａがオン故障していると判断する。そして、駆動用電源回路１２０の動作を停止させ、駆動用電源回路１２０からの電圧の供給を遮断する。その結果、ゲート電圧がオン、オフする閾値電圧より低くなり、ＩＧＢＴ１１０ｄがオフする。そのため、オン駆動用ＦＥＴ１２１ａがオン故障してＩＧＢＴ１１０ｄをオフできない異常状態になっても、ＩＧＢＴ１１０ｄの熱破壊を防止できる。 （もっと読む）

【課題】消費電力を低減した駆動装置を提供する。
【解決手段】コイルに電流を供給する第１Ｎ型ＭＯＳＦＥＴと、前記第１Ｎ型ＭＯＳＦＥＴと直列接続され、前記コイルから電流が供給される第２Ｎ型ＭＯＳＦＥＴと、前記第２Ｎ型ＭＯＳＦＥＴがオフしているときに前記第１Ｎ型ＭＯＳＦＥＴをオンするように第１駆動信号を出力する第１駆動回路と、前記第１Ｎ型ＭＯＳＦＥＴがオフしているときに前記第２Ｎ型ＭＯＳＦＥＴをオンするように第２駆動信号を出力する第２駆動回路と、ドレインソース路が前記第１駆動回路の出力及び前記第１Ｎ型ＭＯＳＦＥＴのゲートの間に接続されるＰ型ＭＯＳＦＥＴと、前記第１Ｎ型ＭＯＳＦＥＴ及び前記Ｐ型ＭＯＳＦＥＴのゲートソース間電圧を共に所定電圧にクランプするクランプ回路と、前記Ｐ型ＭＯＳＦＥＴのドレインソースに並列接続される第１抵抗と、を備えた駆動装置である。 （もっと読む）

【課題】トランジスタの駆動電力の損失を防ぎ且つスイッチング時間の高速化を図る。
【解決手段】接合型トランジスタ２の駆動に必要な基準駆動能力レベル電圧からなる基準波形Ｓｇ′及び駆動能力のより高い高駆動能力レベル電圧からなる重畳パルスＳｐを生成し、重畳パルスＳｐのパルス幅を、接合型トランジスタ２のスイッチング時間に、若しくはドレイン電位ＶＤの遷移収束タイミングを表す閾値により設定する。基準波形Ｓｇ′と重畳パルスＳｐとを重畳しこれを、接合型トランジスタ２のゲート駆動信号Ｓｇとする。ゲート駆動信号Ｓｇは、接合型トランジスタ２の遷移終了とみなすことの可能なタイミングで基準駆動能力レベル電圧に切り換わることになるため、遷移終了後も高駆動能力レベル電圧で駆動されることにより、接合型トランジスタ２に形成されるダイオードに順方向電流が流れることに伴う電力損失の発生を回避することができる。 （もっと読む）

【課題】高耐圧の双方向スイッチを小型化する技術を提供する。
【解決手段】ＭＯＳＦＥＴを用いた双方向スイッチにおいて、ＭＯＳＦＥＴのソース端子とバックゲート端子間を、トランスファゲートＴＧを介して接続する。ＭＯＳＦＥＴのバッグゲート端子とトランスファゲートＴＧ間の接続点と、グラウンド電位（上記ＭＯＳＦＥＴがｎチャネルの場合）または電源電位（上記ＭＯＳＦＥＴがｐチャネルの場合）との間にスイッチを用いてもよい。 （もっと読む）

【課題】出力電圧の異なる複数の電源を備えた、電圧駆動型素子を駆動する駆動装置で、駆動電源と電圧駆動型素子との接続部の電圧降下を抑制する。
【解決手段】 駆動装置の駆動電源は、複数の直流電源を備えており、複数の直流電源のうち、最も出力電圧の絶対値が大きい第１直流電源は、第１スイッチング素子を介して接続部と接続しており、複数の直流電源のうち、第１直流電源よりも出力電圧の絶対値が小さい１つ以上の第２直流電源の各々は、第２スイッチング素子および電流低減素子を介して接続部と接続している。第１スイッチング素子および第２スイッチング素子のそれぞれは、対応する直流電源と接続部とを導通状態と非導通状態とに切替えると共に、導通状態としたときに流れる電流と逆方向の電流の向きを順方向とする寄生ダイオードを有する半導体素子である。 （もっと読む）

【課題】１個のデッドタイム生成回路を用いて、直列に接続されている２つのスイッチング素子を駆動する２系統の信号のそれぞれ対してデッドタイムを設けることができ、ＩＣ化した場合に外付けコンデンサを１個にすることができるドライブ回路を提供する。
【解決手段】
コンデンサ１３ａを用いて信号Ｖａ０をデッドタイムよりも短い時間遅延させる遅延回路２ａと、コンデンサ１３ｂを用いて信号Ｖｂ０をデッドタイムよりも短い時間遅延させる遅延回路２ｂと、コンデンサ２３を用い、信号Ｖａ０および信号Ｖｂ０の立ち上がりのタイミングからデットタイム分遅延させたタイミングで立ち上がる周期Ｔ／２のデッドタイム生成用信号Ｖ６を生成するデッドタイム生成回路３と、デッドタイム生成用信号Ｖ６に基づいてデッドタイムが設けられた信号Ｖａ７および信号Ｖｂ７とを生成するＡＮＤ回路１７ａ、１７ｂとを設ける。 （もっと読む）

【課題】負電位の印加により導通状態となるノーマリーオン型の半導体素子の駆動に適した駆動回路を、専用の電源を用いずに実現すること。
【解決手段】給電ラインＡ上のｐチャネル型ＦＥＴによる高速スイッチング素子Ｓのソース電位Ｖｓを降圧用抵抗Ｒ１により降圧させた駆動信号Ｖ_Ｇｏを、降圧用抵抗Ｒ１と接地電位ラインＢとの間に接続したｎＭＯＳＦＥＴ５のオン時に、高速スイッチング素子ＳのゲートＧに出力する。ｎＭＯＳＦＥＴ５は、給電ラインＡの電圧（高速スイッチング素子Ｓよりも交流成分を含む直流電圧Ｖｉの入力側の電位）を用いて補助駆動回路７のマイクロコンピュータが生成したスイッチング用の駆動信号Ｖ_Ｇｉによりオンオフされる。マイクロコンピュータは、給電ラインＡの交流成分を含む直流電圧Ｖｉから生成した定電圧により作動する。したがって、高速スイッチング素子Ｓのスイッチングに専用の電源が不要となる。 （もっと読む）

【課題】通常動作への影響（消費電流やＲｏｎ）を低減しつつ、デバイスの誤オンの防止と高速ターンオフとを実現することができる絶縁ゲート型デバイスの駆動回路を提供する。
【解決手段】パワーＭＯＳＦＥＴ８のゲート−ソース間にパワーＭＯＳＦＥＴ８のゲート電圧を下げるためのゲート電圧制御用ＭＯＳＦＥＴ１４を設け、ゲート電圧制御用ＭＯＳＦＥＴ１４のゲート−ドレイン間にプルアップ素子としてＮ型デプレッションＭＯＳＦＥＴ２５を設ける。そして、Ｎ型デプレッションＭＯＳＦＥＴ２５を、パワーＭＯＳＦＥＴ８のドレイン電圧Ｖｄが急激に持ち上げられたときに発生する、パワーＭＯＳＦＥＴ８のゲート−ドレイン間の寄生容量Ｃｇｄの充電電流Ｉｒによって駆動されるように構成する。 （もっと読む）