プリドライバ回路、および、駆動回路
【課題】回生電流がモータ等の負荷から駆動回路を構成するプリドライバ回路側に流れても、駆動回路の制御に影響を与えないようにすること。
【解決手段】第１の電源電圧（ＶＭ）に接続された第１の駆動トランジスタと、接地に接続された第２の駆動トランジスタとの間の負荷に接続される接続ノード（Ｎ１）を出力端子とするブリッジ回路に接続されたプリドライバ回路において、接続ノード（Ｎ１）である出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、出力端子に現れる電圧（Ｖｏｕｔ）に基づいて電圧のみをフィードバックさせる第１のフィードバック信号（Ｓ１）を生成し、第１のフィードバック信号（Ｓ１）に基づいて第２のフィードバック信号（Ｓ２）を生成して、出力端子に現れる電圧（Ｖｏｕｔ）が第１の電源電圧（ＶＭ）に近づくように、第１の駆動トランジスタを駆動制御する。
【解決手段】第１の電源電圧（ＶＭ）に接続された第１の駆動トランジスタと、接地に接続された第２の駆動トランジスタとの間の負荷に接続される接続ノード（Ｎ１）を出力端子とするブリッジ回路に接続されたプリドライバ回路において、接続ノード（Ｎ１）である出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、出力端子に現れる電圧（Ｖｏｕｔ）に基づいて電圧のみをフィードバックさせる第１のフィードバック信号（Ｓ１）を生成し、第１のフィードバック信号（Ｓ１）に基づいて第２のフィードバック信号（Ｓ２）を生成して、出力端子に現れる電圧（Ｖｏｕｔ）が第１の電源電圧（ＶＭ）に近づくように、第１の駆動トランジスタを駆動制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリドライバ回路に関し、詳細にはモータ等の負荷の電圧を制御する駆動回路のプリドライバ回路に関する。
【背景技術】
【０００２】
図５は、従来のモータ等を駆動する駆動回路１の構成例を示す。
【０００３】
駆動回路１は、ハイサイドのプリドライバ回路２と、モータ等の負荷４に接続されたブリッジ回路３とから構成されている。プリドライバ回路２としては、駆動回路１の出力電圧に基づいて制御されるプッシュプル回路５と、該プッシュプル回路５を介して出力される内部供給電圧と、出力電圧とに基づいて駆動電圧を出力するバッファ回路６とを備えた回路が知られている（特許文献１参照）。なお、７は、ローサイドのプリドライバ回路である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７，６３５，９９８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図６、図７は、ブリッジ回路３の構成例を示す。図６のブリッジ回路３は２個の駆動トランジスタ３ａ，３ｂからなり、図７のブリッジ回路３は４個の駆動トランジスタ３ａ，３ｂ，３ｃ，３ｄからなる。
【０００６】
図６のブリッジ回路３では駆動トランジスタ３ａのゲートに過剰の電圧がかかることにより、図７のブリッジ回路３では駆動トランジスタ３ａ，３ｃの各ゲートに過剰の電圧がかかることにより、ゲートが破壊されてしまうことは、上記プリドライバ回路２によって保護される。
【０００７】
しかし、図５に示したように、上記プッシュプル回路５やバッファ回路６が出力電圧に直接接続されているため、モータ等の負荷４からプリドライバ回路２側に流れる回生電流が該プッシュプル回路５やバッファ回路６を含むプリドライバ回路２の内部回路に伝播してしまい、その結果、駆動回路１の制御に悪影響（例えば、誤動作や内部回路の素子破壊等）を及ぼす。
【０００８】
そこで、本発明の目的は、回生電流がモータ等の負荷からプリドライバ回路側に流れても、駆動回路の制御に影響を及ぼさないようなプリドライバ回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、第１の電源電圧に接続された第１の駆動トランジスタと、接地に接続された第２の駆動トランジスタとの間の負荷に接続される接続ノードを出力端子とするブリッジ回路に接続されたプリドライバ回路であって、前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第１のフィードバック信号を生成する第１のフィードバック信号生成手段と、前記生成された第１のフィードバック信号が入力され、前記出力端子に現れる電圧が前記第１の電源電圧に近づくように、前記第１の駆動トランジスタを駆動制御する第２のフィードバック信号を生成する第２のフィードバック信号生成手段と、一端が前記第１の電源電圧より高い電圧に接続され、他端が前記第２のフィードバック信号生成手段に接続された、入力信号によってオン・オフする第１のスイッチング手段とを具え、前記第１のスイッチング手段と前記第２のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第２のフィードバック信号を、前記第１の駆動トランジスタのゲートに駆動信号として出力することを特徴とする。
【００１０】
前記出力モニタ回路は、ドレインが前記第１の電源電圧より高い電圧に接続され、ゲートが前記出力端子に接続される第１のＮ型トランジスタと、ドレインが前記第１の電源電圧より低い電圧に接続され、ゲートが前記出力端子に接続され、ソースが前記第１のＮ型トランジスタのソースに接続された第１のＰ型トランジスタとを含み、第１のフィードバック信号生成手段は、前記出力モニタ回路の前記第１のＮ型トランジスタと前記第１のＰ型トランジスタとの間の接続ノードに現れる電圧に基づいて、前記第１のフィードバック信号を生成することを特徴とする。
【００１１】
前記第２のフィードバック信号生成手段は、ドレインが前記第１のスイッチング手段の他端に接続され、ソースが前記第１の駆動トランジスタに接続され、ゲートに第１のフィードバック信号が入力される第２のＮ型トランジスタであることを特徴とする。
【００１２】
前記第１のフィードバック信号生成手段は、前記出力モニタ回路の第１のＮ型トランジスタと第１のＰ型トランジスタとの間の接続ノードに現れる電圧を所定量シフトさせた信号を、前記第１のフィードバック信号として出力する電圧シフト回路をさらに具えたことを特徴とする。
【００１３】
前記電圧シフト回路は、ドレインが第１のＮ型トランジスタと第１のＰ型トランジスタとの間の接続ノードに接続され、ゲートがドレインに接続される第２のＰ型トランジスタと、ドレインが前記第２のＰ型トランジスタのソースに接続され、ゲートがドレインに接続される第３のＰ型トランジスタと、ドレインが前記第３のＰ型トランジスタのソースに接続され、ゲートがドレインに接続され、ソースが前記第１の電源電圧よりも高い電圧に接続され、ソースから前記第１のフィードバック信号を出力する第４のＰ型トランジスタとを含み、前記第１および第２のＮ型トランジスタ、前記第１〜第４のＰ型トランジスタ、および前記第１の駆動トランジスタ、の閾値電圧が略同一であることを特徴とする。
【００１４】
前記駆動信号生成手段は、前記出力端子に現れる電圧が前記第１の電源電圧に近くなったことを検知して、前記第１のスイッチング手段の他端と前記第１の駆動トランジスタのゲートとを短絡させる第２のスイッチング手段をさらに具えたことを特徴とする。
【００１５】
本発明は、少なくとも、第１の電源電圧に接続された第１の駆動トランジスタと、接地に接続された第２の駆動トランジスタとを有するブリッジ回路と、前記第１の駆動トランジスタと第２の駆動トランジスタとの間の接続ノードと、前記第１の駆動トランジスタのゲートとの間に接続されるプリドライバ回路とを具えることによって、駆動回路を構成したことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、第１の電源電圧（ＶＭ）に接続された第１の駆動トランジスタと、接地に接続された第２の駆動トランジスタとの間の負荷に接続される接続ノード（Ｎ１）を出力端子とするブリッジ回路に接続されたプリドライバ回路において、接続ノード（Ｎ１）である出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、出力端子に現れる電圧（Ｖｏｕｔ）に基づいて電圧のみをフィードバックさせる第１のフィードバック信号（Ｓ１）を生成し、第１のフィードバック信号（Ｓ１）に基づいて第２のフィードバック信号（Ｓ２）を生成して、出力端子に現れる電圧（Ｖｏｕｔ）が第１の電源電圧（ＶＭ）に近づくように、第１の駆動トランジスタを駆動制御するようにしたので、回生電流がモータ等の負荷から駆動回路を構成するプリドライバ回路側に流れても、駆動回路の制御に影響を与えないようにすることが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態である、プリドライバ回路の構成例を示す回路図である。
【図２】本発明の第２の実施の形態である、プリドライバ回路の構成例を示す回路図である。
【図３】本発明の第３の実施の形態である、プリドライバ回路の構成例を示す回路図である。
【図４】本発明の第４の実施の形態である、プリドライバ回路の構成例を示す回路図である。
【図５】従来のプリドライバ回路の構成例を示す回路図である。
【図６】従来のプリドライバ回路に接続されたブリッジ回路の構成例を示す回路図である。
【図７】従来のプリドライバ回路に接続されたブリッジ回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１８】
〔第１の例〕
本発明の第１の実施の形態を、図１に基づいて説明する。
【００１９】
＜回路構成＞
図１は、駆動回路３００の構成例を示す。
【００２０】
駆動回路３００は、ブリッジ回路１００と、プリドライバ回路２００とから構成される。
【００２１】
ブリッジ回路１００は、少なくとも、第１の電源電圧（ＶＭ）に接続された第１の駆動トランジスタ１０１と、接地に接続された第２の駆動トランジスタ１０２とを有する。
【００２２】
プリドライバ回路２００は、第１の駆動トランジスタ１０１と第２の駆動トランジスタ１０２との間の接続ノード（Ｎ１）と、第１の駆動トランジスタ１０１のゲートとの間に接続されている。接続ノード（Ｎ１）は、出力端子１０とされ、モータ等の負荷４００に接続されている。
【００２３】
（プリドライバ回路）
以下、プリドライバ回路２００の具体的な構成について説明する。
【００２４】
プリドライバ回路２００は、第１のフィードバック信号生成回路２１０と、第２のフィードバック信号生成回路２２２と、第１のスイッチング回路２２１とを備えている。第２のフィードバック信号生成回路２２２と、第１のスイッチング回路２２１とは、駆動信号生成回路２２０として構成されている。
【００２５】
第１のフィードバック信号生成回路２１０は、接続ノード（Ｎ１）である出力端子１０に接続された出力モニタ回路２１３を有する。この出力モニタ回路２１３を用いて、出力端子１０に現れる電圧（Ｖｏｕｔ）に基づいて電圧のみをフィードバックさせる第１のフィードバック信号（Ｓ１）を生成する。
【００２６】
第２のフィードバック信号生成回路２２２は、入力された第１のフィードバック信号（Ｓ１）に基づいて、出力端子１０に現れる電圧（Ｖｏｕｔ）が第１の電源電圧（ＶＭ）に近づくように、第１の駆動トランジスタ１０１を駆動制御することが可能な第２のフィードバック信号（Ｓ２）を生成する。具体的には、第２のフィードバック信号（Ｓ２）によって、第１の駆動トランジスタ１０１のゲート−ソース間電圧が、およそ第１の駆動トランジスタ１０１の閾値電圧以上の値になればよい。
【００２７】
第１のスイッチング回路２２１は、一端が第１の電源電圧（ＶＭ）より高い電圧（ＶＧ）に接続され、他端が第２のフィードバック信号生成回路２２２に接続されており、入力信号（ＳＩＮ）によってオン・オフする。
【００２８】
第１のスイッチング回路２２１は、ＰＭＯＳで構成することができ、入力信号ＳＩＮによりデジタル的にオン・オフする。なお、第１のスイッチング回路２２１は、バイポーラとしても構成可能である。
【００２９】
そして、このプリドライバ回路２００は、第１のスイッチング回路２２１と第２のフィードバック信号生成回路２２２とによって構成された駆動信号生成回路２２０から第２のフィードバック信号（Ｓ２）を、第１の駆動トランジスタ１０１のゲートに駆動信号（Ｓ３）として出力する。なお、第２のフィードバック信号生成回路２２２と、第１の駆動トランジスタのゲートとが直接接続されていれば、Ｓ２＝Ｓ３となる。
【００３０】
（出力モニタ回路）
出力モニタ回路２１３の構成について説明する。
【００３１】
出力モニタ回路２１３は、第１のＮ型トランジスタ２１１と、第１のＰ型トランジスタ２１２とを備えている。
【００３２】
第１のＮ型トランジスタ２１１は、ドレインが第１の電源電圧（ＶＭ）より高い電圧（Ｖ２）に接続され、ゲートが出力端子（１０）に接続されている。
【００３３】
第１のＰ型トランジスタ２１２は、ドレインが第１の電源電圧（ＶＭ）より低い電圧（Ｖ３）に接続され、ゲートが出力端子１０に接続され、ソースが第１のＮ型トランジスタ２１１のソースに接続されている。
【００３４】
そして、第１のフィードバック信号生成回路２１０は、出力モニタ回路２１３の第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）に現れる電圧に基づいて、第１のフィードバック信号（Ｓ１）を生成する。
（ブリッジ回路）
ブリッジ回路１００は、少なくとも、第１の電源電圧（ＶＭ）に接続された第１の駆動トランジスタ１０１と、接地に接続された第２の駆動トランジスタ１０２との間の接続ノード（Ｎ１）を出力端子１０とする。そして、第２の駆動トランジスタ１０２をオフした後に第１の駆動トランジスタ１０１をオンし、第１の駆動トランジスタ１０１をオフした後に第２の駆動トランジスタ１０２をオンすることによって出力端子１０の電圧を制御し、該出力端子１０に接続されるモータ等の負荷４００を動作させる回路であれば、特に限定されるものではない。
【００３５】
ブリッジ回路１００は、図２に示したようなハーフブリッジ回路であっても、図７に示したフルブリッジ回路であってもよい。ブリッジ回路１００がフルブリッジ回路である場合、本発明のプリドライバ回路２００は、第１の電源電圧（ＶＭ）に接続される少なくとも一方の駆動トランジスタに駆動信号（Ｓ３）を出力するものであればよく、第１の電源電圧（ＶＭ）に接続される両方の駆動トランジスタに駆動信号（Ｓ３）を出力するものであることが好ましい。
【００３６】
（電圧）
電圧ＶＧは、第１の電源電圧（ＶＭ）より高い電圧であれば、特に限定されないが、第１の駆動トランジスタ１０１に過剰な負荷をかけないようにする観点から、第１の駆動トランジスタ１０１が許容する最大のゲート−ソース間の電圧をＶＧＳｍａｘとしたときに、ＶＧは、略ＶＭ＋ＶＧＳｍａｘであることが好ましい。
【００３７】
電圧Ｖ２は、第１の電源電圧（ＶＭ）より高い電圧であれば、特に限定されないが、回路を容易に構成する観点から、電圧Ｖ２は電圧ＶＧと同じであることが好ましい。
【００３８】
電圧Ｖ３は、第１の電源電圧（ＶＭ）より低い電圧であれば、特に限定されないが、回路を容易に構成する観点から、電圧Ｖ３は接地であることが好ましい。
【００３９】
（入力信号）
入力信号ＳＩＮは、第１のスイッチング回路２２１をオン・オフすることが可能な信号であれば、特に限定されない。入力信号ＳＩＮとして、例えば、ハイサイドドライバのオン・オフを指示する信号を用いる場合、０Ｖと５Ｖのデジタル信号（方形波）をＶＧとＶＧ−５Ｖとの間で振幅する方形波にレベルシフトされた信号を使用できる。
【００４０】
具体例として、ＬＯＷが０Ｖで、ＨＩＧＨが１．８Ｖの方形波に基づいて、第１のスイッチング回路２２１としてＶＧＳの許容電圧が５ＶのＰ型ＭＯＳＦＥＴをオン・オフする入力信号ＳＩＮを生成するためには、方形波をレベルシフタによってＬＯＷがＶＧ−５Ｖ、ＨＩＧＨがＶＧとなるようにして入力信号ＳＩＮとすることが可能であるが、これに限定されない。
【００４１】
なお、５００は、第２の駆動トランジスタ１０２のローサイドのプリドライバ回路であり、周知のＮＭＯＳ用プリドライバ回路である。このローサイドのプリドライバ回路５００は、ＭａｘＶｇｓ以下で振幅するアナログ的な波形を出力するバッファとして構成することができる。
【００４２】
＜回路動作＞
図１のプリドライバ回路２００の動作について説明する。
【００４３】
なお、動作説明においては、説明を簡略にするために、第１の駆動トランジスタ１０１と、第１のＮ型トランジスタ２１１の閾値電圧は略等しいものとする。また、第２のフィードバック信号生成回路２２２は、第１のフィードバック信号（Ｓ１）に２×ＶＴを加算して出力するものであるとする。
【００４４】
（１）まず、入力信号ＳＩＮによって第１のスイッチング手段２２１がオンし、第２のフィードバック信号生成回路２２２を介して第１の駆動トランジスタ１０１のゲートを駆動する。
【００４５】
（２）出力モニタ回路２１３は、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２の２つのソースフォロアで構成されているため、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）には、Ｖｏｕｔ−ＶＴの電圧が出力される。
【００４６】
本例においては、このＶｏｕｔ−ＶＴの電圧が、第１のフィードバック信号（Ｓ１）となる。ただし、ＶＴは、第１のＮ型トランジスタ２１１の閾値電圧である。
【００４７】
（３）第２のフィードバック信号生成回路２２２は、第１のフィードバック信号（Ｓ１）に基づいて、第２のフィードバック信号（Ｓ２）を出力する。
【００４８】
（４）第１の駆動トランジスタ１０１のゲートにはＶｏｕｔ＋ＶＴの電圧がかかるため、第１の駆動トランジスタ１０１のＶＧＳ＝ＶＧ−ＶＳ＝（Ｖｏｕｔ＋ＶＴ）−Ｖｏｕｔ＝ＶＴとなり、出力端子１０の電圧をさらに第１の電源電圧（ＶＭ）に近づけるように制御される。
【００４９】
図１のプリドライバ回路２００では、たとえ出力端子１０から出力モニタ回路２１３の方向に電流（負荷４００がモータの場合は、回生電流）が流れたとしても、出力モニタ回路２１３は電圧のみをフィードバックするので、該電流の影響を受けず、駆動回路３００の制御に影響を与えることを抑止することが可能となる。これにより、例えば、駆動回路３００において、誤動作や内部回路における素子の破壊等を防止することができる。
【００５０】
プリドライバ回路２１０の出力モニタ回路２１３はソースフォロアとして構成されているため、入力信号に対して高速な応答が可能となり、これにより、出力端子１０から出力モニタ回路２１３の方向に流れる電流が駆動回路３００に影響を与えることを抑止しつつ、フィードバックによる遅延が駆動回路３００の制御に与える影響も抑制することが可能となる。
【００５１】
本例では、説明を簡略にするために、第１の駆動トランジスタ１０１、および、第１のＮ型トランジスタ２１１の閾値電圧は略等しいものとし、かつ、第２のフィードバック信号生成回路２２２が、第１のフィードバック信号（Ｓ１）に２×ＶＴを加算して出力するものであると仮定したが、これに限定されるものではなく、各トランジスタの閾値電圧が異なったとしても、第２のフィードバック信号生成回路２２２が第１のフィードバック信号（Ｓ１）をどれだけシフトするかを適宜設定することにより、同様の制御が可能である。
【００５２】
〔第２の例〕
本発明の第２の実施の形態を、図２に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【００５３】
＜回路構成＞
図２において、第１のフィードバック信号生成回路２１０は、電圧シフト回路２１４を備えている。この電圧シフト回路２１４は、出力モニタ回路２１３の第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）に現れる電圧を所定量シフトさせた信号を、第１のフィードバック信号（Ｓ１）として出力する。
【００５４】
第２のフィードバック信号生成回路２２２は、第２のＮ型トランジスタ２２３により構成されている。この第２のＮ型トランジスタ２２３は、ドレインが第１のスイッチング回路２２１の他端に接続され、ソースが第１の駆動トランジスタ１０１に接続され、ゲートに第１のフィードバック信号（Ｓ１）が入力される。
【００５５】
＜回路動作＞
図２のプリドライバ回路２００の動作について説明する。
【００５６】
以下の動作説明においては、第１のＮ型トランジスタ２１１と第２のＮ型トランジスタ２２３の閾値電圧が略同一（＝ＶＴ）である。そして、電圧シフト回路２１４が、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）の電圧を３×ＶＴシフトさせた信号を、第１のフィードバック信号（Ｓ１）として出力する場合について考える。
【００５７】
（１）まず、入力信号ＳＩＮによって第１のスイッチング回路２２１がオンし、第２のＮ型トランジスタ２２３のドレイン端子をＶＧまで引き上げる。このＮ型トランジスタ２２３は信号Ｓ２−ＶＴでソース端子をクランプする回路である。
【００５８】
（２）出力モニタ回路２１３は、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２の２つのソースフォロアで構成されているため、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）には、Ｖｏｕｔ−ＶＴの電圧が出力される。これにより、電圧シフト回路２１４は、Ｖｏｕｔ−ＶＴ＋３×ＶＴ＝Ｖｏｕｔ＋２ＶＴの第１のフィードバック信号（Ｓ１）を第２のＮ型トランジスタ２２３に出力する。
【００５９】
（３）第２のＮ型トランジスタ２２３は、ソースフォロアになっているため、第１のフィードバック信号（Ｓ１）（＝Ｖｏｕｔ＋２ＶＴ）を、第２のＮ型トランジスタ２２３の閾値電圧ＶＴ分減算した信号であるＶｏｕｔ＋ＶＴを第２のフィードバック信号Ｓ２として出力する。
【００６０】
（４）このＳ２の電圧が第１の駆動トランジスタ１０１のゲートに印加されることにより、第１の駆動トランジスタ１０１がオンし、出力端子の電圧Ｖｏｕｔが上昇する。
【００６１】
（５）第１の駆動トランジスタ１０１のゲートにはＶｏｕｔ＋ＶＴの電圧がかかるため、第１の駆動トランジスタ１０１のＶＧＳ＝ＶＧ−ＶＳ＝（Ｖｏｕｔ＋ＶＴ）−Ｖｏｕｔ＝ＶＴとなり、出力端子の電圧をさらに第１の電源電圧ＶＭに近づけるように制御される。
【００６２】
本例では、第１のＮ型トランジスタ２１１と第２のＮ型トランジスタ２２３の閾値電圧が略同一（＝ＶＴ）であり、電圧シフト回路２１４が第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）の電圧を３×ＶＴシフトさせた信号を第１のフィードバック信号（Ｓ１）として出力する場合について説明したが、これに限定されるものではなく、第１のＮ型トランジスタ２１１および第２のＮ型トランジスタ２２３の閾値電圧に応じて電圧シフト回路２１４がシフトさせる所定量を適宜設定することにより、同様の制御が可能となる。
【００６３】
〔第３の例〕
本発明の第３の実施の形態を、図３に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【００６４】
＜回路構成＞
電圧シフト回路２１４は、第２のＰ型トランジスタ２１５と、第３のＰ型トランジスタ２１６と、第４のＰ型トランジスタ２１７とから構成される。
【００６５】
第２のＰ型トランジスタ２１５は、ドレインが第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）に接続され、ゲートがドレインに接続されている。
【００６６】
第３のＰ型トランジスタ２１６は、ドレインが第２のＰ型トランジスタ２１５のソースに接続され、ゲートがドレインに接続されている。
【００６７】
第４のＰ型トランジスタ２１７は、ドレインが第３のＰ型トランジスタ２１６のソースに接続され、ゲートがドレインに接続され、ソースが第１の電源電圧（ＶＭ）よりも高い電圧（Ｖ５）に接続され、ソースから第１のフィードバック信号（Ｓ１）を出力する。
【００６８】
第１のＮ型トランジスタ２１１および第２のＮ型トランジスタ２２３、第１〜第４のＰ型トランジスタ２１２，２１５，２１６，２１７、および第１の駆動トランジスタ１０１の閾値電圧（ＶＴ）は、略同一に設定されている。
【００６９】
第２〜第４のＰ型トランジスタ２１５，２１６，２１７は、ダイオード接続されたＰ型トランジスタが３つ直列に接続される構成となるので、入力された電圧に３×ＶＴを加算した信号（電圧値）を、第１のフィードバック信号（Ｓ１）として出力する。
【００７０】
＜回路動作＞
図３のプリドライバ回路２００の動作について説明する。
【００７１】
（１）まず、入力信号ＳＩＮによって第１のスイッチング回路２２１がオンし、第２のＮ型トランジスタ２２３のドレイン端子をＶＧまで引き上げる。この第２のＮ型トランジスタ２２３は、信号Ｓ２−ＶＴでソース端子をクランプする回路である。
【００７２】
（２）出力モニタ回路２１３は、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２とで構成されたソースフォロアになっているため、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）には、ＶＯＵＴ−ＶＴの電圧が出力される。電圧シフト回路２１４は、ＶＯＵＴ−ＶＴ＋３×ＶＴ＝ＶＯＵＴ＋２ＶＴの第１のフィードバック信号（Ｓ１）を、第２のＮ型トランジスタ２２３に出力する。
【００７３】
（３）第２のＮ型トランジスタ２２３は、ソースフォロアになっているため、第１のフィードバック信号Ｓ１（＝ＶＯＵＴ＋２ＶＴ）を第２のＮ型トランジスタ２２３の閾値電圧ＶＴ分減算した信号であるＶＯＵＴ＋ＶＴを第２のフィードバック信号（Ｓ２）として出力する。
【００７４】
（４）この第２のフィードバック信号（Ｓ２）の電圧が第１の駆動トランジスタ１０１のゲートに印加されることにより、第１の駆動トランジスタ１０１がオンし、出力端子１０の電圧Ｖｏｕｔが上昇する。
【００７５】
（５）第１の駆動トランジスタ１０１のゲートには、Ｖｏｕｔ＋ＶＴの電圧がかかるため、第１の駆動トランジスタ１０１のＶＧＳ＝ＶＧ−ＶＳ＝（Ｖｏｕｔ＋ＶＴ）−Ｖｏｕｔ＝ＶＴとなり、出力端子１０の電圧をさらに第１の電源電圧（ＶＭ）に近づけるように制御される。
【００７６】
本例では、出力端子１０の電圧に応じて、受動的かつ高速に第２のフィードバック信号（Ｓ２）を、Ｖｏｕｔ＋ＶＴに制御することが可能となる。
【００７７】
〔第４の例〕
本発明の第４の実施の形態を、図４に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【００７８】
駆動信号生成回路２２０は、第１のスイッチング回路２２１の他端と第１の駆動トランジスタ１０１のゲートとの間に接続された第２のスイッチング回路２２４を備えている。
【００７９】
第２のスイッチング回路２２４は、ＰＭＯＳで構成される。このＰＭＯＳのゲートは、接続ノード（Ｎ１）の出力電圧が第１の電源電圧（ＶＭ）に近づくとオンするように、Ｎ１の出力電圧とＶＭとを比較するコンパレータの出力により制御される。
【００８０】
この第２のスイッチング回路２２４は、出力端子１０に現れる電圧（Ｖｏｕｔ）が第１の電源電圧（ＶＭ）に近くなったことを検知して、第１のスイッチング回路２２１の他端と第１の駆動トランジスタ１０１のゲートとを短絡させる。
【００８１】
第２のスイッチング回路２２４を有することにより、第２のスイッチング回路２２４がオンすれば、駆動信号（Ｓ３）はＶＧとなり、第１および第２のフィードバック信号（Ｓ１，Ｓ２）によらず、第１の駆動トランジスタ１０１をフルオンで制御することが可能になる。
【符号の説明】
【００８２】
１ 駆動回路
２ ハイサイドのプリドライバ回路
３ ブリッジ回路
４ 負荷
５ プッシュプル回路
６ バッファ回路
７ ローサイドのプリドライバ回路
１０ 出力端子
１００ ブリッジ回路
１０１ 第１の駆動トランジスタ
１０２ 第２の駆動トランジスタ
２００ プリドライバ回路
２１０ 第１のフィードバック信号生成回路
２１１ 第１のＮ型トランジスタ
２１２ 第１のＰ型トランジスタ
２１３ 出力モニタ回路
２１４ 電圧シフト回路
２２０ 駆動信号生成回路
２２１ 第１のスイッチング回路
２２２ 第２のフィードバック信号生成回路
２２３ 第２のＮ型トランジスタ
２２４ 第２のスイッチング回路
３００ 駆動回路
４００ 負荷
５００ 第２の駆動トランジスタのプリドライバ回路
Ｓ１ 第１のフィードバック信号
Ｓ２ 第２のフィードバック信号
【技術分野】
【０００１】
本発明は、プリドライバ回路に関し、詳細にはモータ等の負荷の電圧を制御する駆動回路のプリドライバ回路に関する。
【背景技術】
【０００２】
図５は、従来のモータ等を駆動する駆動回路１の構成例を示す。
【０００３】
駆動回路１は、ハイサイドのプリドライバ回路２と、モータ等の負荷４に接続されたブリッジ回路３とから構成されている。プリドライバ回路２としては、駆動回路１の出力電圧に基づいて制御されるプッシュプル回路５と、該プッシュプル回路５を介して出力される内部供給電圧と、出力電圧とに基づいて駆動電圧を出力するバッファ回路６とを備えた回路が知られている（特許文献１参照）。なお、７は、ローサイドのプリドライバ回路である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７，６３５，９９８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図６、図７は、ブリッジ回路３の構成例を示す。図６のブリッジ回路３は２個の駆動トランジスタ３ａ，３ｂからなり、図７のブリッジ回路３は４個の駆動トランジスタ３ａ，３ｂ，３ｃ，３ｄからなる。
【０００６】
図６のブリッジ回路３では駆動トランジスタ３ａのゲートに過剰の電圧がかかることにより、図７のブリッジ回路３では駆動トランジスタ３ａ，３ｃの各ゲートに過剰の電圧がかかることにより、ゲートが破壊されてしまうことは、上記プリドライバ回路２によって保護される。
【０００７】
しかし、図５に示したように、上記プッシュプル回路５やバッファ回路６が出力電圧に直接接続されているため、モータ等の負荷４からプリドライバ回路２側に流れる回生電流が該プッシュプル回路５やバッファ回路６を含むプリドライバ回路２の内部回路に伝播してしまい、その結果、駆動回路１の制御に悪影響（例えば、誤動作や内部回路の素子破壊等）を及ぼす。
【０００８】
そこで、本発明の目的は、回生電流がモータ等の負荷からプリドライバ回路側に流れても、駆動回路の制御に影響を及ぼさないようなプリドライバ回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、第１の電源電圧に接続された第１の駆動トランジスタと、接地に接続された第２の駆動トランジスタとの間の負荷に接続される接続ノードを出力端子とするブリッジ回路に接続されたプリドライバ回路であって、前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第１のフィードバック信号を生成する第１のフィードバック信号生成手段と、前記生成された第１のフィードバック信号が入力され、前記出力端子に現れる電圧が前記第１の電源電圧に近づくように、前記第１の駆動トランジスタを駆動制御する第２のフィードバック信号を生成する第２のフィードバック信号生成手段と、一端が前記第１の電源電圧より高い電圧に接続され、他端が前記第２のフィードバック信号生成手段に接続された、入力信号によってオン・オフする第１のスイッチング手段とを具え、前記第１のスイッチング手段と前記第２のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第２のフィードバック信号を、前記第１の駆動トランジスタのゲートに駆動信号として出力することを特徴とする。
【００１０】
前記出力モニタ回路は、ドレインが前記第１の電源電圧より高い電圧に接続され、ゲートが前記出力端子に接続される第１のＮ型トランジスタと、ドレインが前記第１の電源電圧より低い電圧に接続され、ゲートが前記出力端子に接続され、ソースが前記第１のＮ型トランジスタのソースに接続された第１のＰ型トランジスタとを含み、第１のフィードバック信号生成手段は、前記出力モニタ回路の前記第１のＮ型トランジスタと前記第１のＰ型トランジスタとの間の接続ノードに現れる電圧に基づいて、前記第１のフィードバック信号を生成することを特徴とする。
【００１１】
前記第２のフィードバック信号生成手段は、ドレインが前記第１のスイッチング手段の他端に接続され、ソースが前記第１の駆動トランジスタに接続され、ゲートに第１のフィードバック信号が入力される第２のＮ型トランジスタであることを特徴とする。
【００１２】
前記第１のフィードバック信号生成手段は、前記出力モニタ回路の第１のＮ型トランジスタと第１のＰ型トランジスタとの間の接続ノードに現れる電圧を所定量シフトさせた信号を、前記第１のフィードバック信号として出力する電圧シフト回路をさらに具えたことを特徴とする。
【００１３】
前記電圧シフト回路は、ドレインが第１のＮ型トランジスタと第１のＰ型トランジスタとの間の接続ノードに接続され、ゲートがドレインに接続される第２のＰ型トランジスタと、ドレインが前記第２のＰ型トランジスタのソースに接続され、ゲートがドレインに接続される第３のＰ型トランジスタと、ドレインが前記第３のＰ型トランジスタのソースに接続され、ゲートがドレインに接続され、ソースが前記第１の電源電圧よりも高い電圧に接続され、ソースから前記第１のフィードバック信号を出力する第４のＰ型トランジスタとを含み、前記第１および第２のＮ型トランジスタ、前記第１〜第４のＰ型トランジスタ、および前記第１の駆動トランジスタ、の閾値電圧が略同一であることを特徴とする。
【００１４】
前記駆動信号生成手段は、前記出力端子に現れる電圧が前記第１の電源電圧に近くなったことを検知して、前記第１のスイッチング手段の他端と前記第１の駆動トランジスタのゲートとを短絡させる第２のスイッチング手段をさらに具えたことを特徴とする。
【００１５】
本発明は、少なくとも、第１の電源電圧に接続された第１の駆動トランジスタと、接地に接続された第２の駆動トランジスタとを有するブリッジ回路と、前記第１の駆動トランジスタと第２の駆動トランジスタとの間の接続ノードと、前記第１の駆動トランジスタのゲートとの間に接続されるプリドライバ回路とを具えることによって、駆動回路を構成したことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、第１の電源電圧（ＶＭ）に接続された第１の駆動トランジスタと、接地に接続された第２の駆動トランジスタとの間の負荷に接続される接続ノード（Ｎ１）を出力端子とするブリッジ回路に接続されたプリドライバ回路において、接続ノード（Ｎ１）である出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、出力端子に現れる電圧（Ｖｏｕｔ）に基づいて電圧のみをフィードバックさせる第１のフィードバック信号（Ｓ１）を生成し、第１のフィードバック信号（Ｓ１）に基づいて第２のフィードバック信号（Ｓ２）を生成して、出力端子に現れる電圧（Ｖｏｕｔ）が第１の電源電圧（ＶＭ）に近づくように、第１の駆動トランジスタを駆動制御するようにしたので、回生電流がモータ等の負荷から駆動回路を構成するプリドライバ回路側に流れても、駆動回路の制御に影響を与えないようにすることが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態である、プリドライバ回路の構成例を示す回路図である。
【図２】本発明の第２の実施の形態である、プリドライバ回路の構成例を示す回路図である。
【図３】本発明の第３の実施の形態である、プリドライバ回路の構成例を示す回路図である。
【図４】本発明の第４の実施の形態である、プリドライバ回路の構成例を示す回路図である。
【図５】従来のプリドライバ回路の構成例を示す回路図である。
【図６】従来のプリドライバ回路に接続されたブリッジ回路の構成例を示す回路図である。
【図７】従来のプリドライバ回路に接続されたブリッジ回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１８】
〔第１の例〕
本発明の第１の実施の形態を、図１に基づいて説明する。
【００１９】
＜回路構成＞
図１は、駆動回路３００の構成例を示す。
【００２０】
駆動回路３００は、ブリッジ回路１００と、プリドライバ回路２００とから構成される。
【００２１】
ブリッジ回路１００は、少なくとも、第１の電源電圧（ＶＭ）に接続された第１の駆動トランジスタ１０１と、接地に接続された第２の駆動トランジスタ１０２とを有する。
【００２２】
プリドライバ回路２００は、第１の駆動トランジスタ１０１と第２の駆動トランジスタ１０２との間の接続ノード（Ｎ１）と、第１の駆動トランジスタ１０１のゲートとの間に接続されている。接続ノード（Ｎ１）は、出力端子１０とされ、モータ等の負荷４００に接続されている。
【００２３】
（プリドライバ回路）
以下、プリドライバ回路２００の具体的な構成について説明する。
【００２４】
プリドライバ回路２００は、第１のフィードバック信号生成回路２１０と、第２のフィードバック信号生成回路２２２と、第１のスイッチング回路２２１とを備えている。第２のフィードバック信号生成回路２２２と、第１のスイッチング回路２２１とは、駆動信号生成回路２２０として構成されている。
【００２５】
第１のフィードバック信号生成回路２１０は、接続ノード（Ｎ１）である出力端子１０に接続された出力モニタ回路２１３を有する。この出力モニタ回路２１３を用いて、出力端子１０に現れる電圧（Ｖｏｕｔ）に基づいて電圧のみをフィードバックさせる第１のフィードバック信号（Ｓ１）を生成する。
【００２６】
第２のフィードバック信号生成回路２２２は、入力された第１のフィードバック信号（Ｓ１）に基づいて、出力端子１０に現れる電圧（Ｖｏｕｔ）が第１の電源電圧（ＶＭ）に近づくように、第１の駆動トランジスタ１０１を駆動制御することが可能な第２のフィードバック信号（Ｓ２）を生成する。具体的には、第２のフィードバック信号（Ｓ２）によって、第１の駆動トランジスタ１０１のゲート−ソース間電圧が、およそ第１の駆動トランジスタ１０１の閾値電圧以上の値になればよい。
【００２７】
第１のスイッチング回路２２１は、一端が第１の電源電圧（ＶＭ）より高い電圧（ＶＧ）に接続され、他端が第２のフィードバック信号生成回路２２２に接続されており、入力信号（ＳＩＮ）によってオン・オフする。
【００２８】
第１のスイッチング回路２２１は、ＰＭＯＳで構成することができ、入力信号ＳＩＮによりデジタル的にオン・オフする。なお、第１のスイッチング回路２２１は、バイポーラとしても構成可能である。
【００２９】
そして、このプリドライバ回路２００は、第１のスイッチング回路２２１と第２のフィードバック信号生成回路２２２とによって構成された駆動信号生成回路２２０から第２のフィードバック信号（Ｓ２）を、第１の駆動トランジスタ１０１のゲートに駆動信号（Ｓ３）として出力する。なお、第２のフィードバック信号生成回路２２２と、第１の駆動トランジスタのゲートとが直接接続されていれば、Ｓ２＝Ｓ３となる。
【００３０】
（出力モニタ回路）
出力モニタ回路２１３の構成について説明する。
【００３１】
出力モニタ回路２１３は、第１のＮ型トランジスタ２１１と、第１のＰ型トランジスタ２１２とを備えている。
【００３２】
第１のＮ型トランジスタ２１１は、ドレインが第１の電源電圧（ＶＭ）より高い電圧（Ｖ２）に接続され、ゲートが出力端子（１０）に接続されている。
【００３３】
第１のＰ型トランジスタ２１２は、ドレインが第１の電源電圧（ＶＭ）より低い電圧（Ｖ３）に接続され、ゲートが出力端子１０に接続され、ソースが第１のＮ型トランジスタ２１１のソースに接続されている。
【００３４】
そして、第１のフィードバック信号生成回路２１０は、出力モニタ回路２１３の第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）に現れる電圧に基づいて、第１のフィードバック信号（Ｓ１）を生成する。
（ブリッジ回路）
ブリッジ回路１００は、少なくとも、第１の電源電圧（ＶＭ）に接続された第１の駆動トランジスタ１０１と、接地に接続された第２の駆動トランジスタ１０２との間の接続ノード（Ｎ１）を出力端子１０とする。そして、第２の駆動トランジスタ１０２をオフした後に第１の駆動トランジスタ１０１をオンし、第１の駆動トランジスタ１０１をオフした後に第２の駆動トランジスタ１０２をオンすることによって出力端子１０の電圧を制御し、該出力端子１０に接続されるモータ等の負荷４００を動作させる回路であれば、特に限定されるものではない。
【００３５】
ブリッジ回路１００は、図２に示したようなハーフブリッジ回路であっても、図７に示したフルブリッジ回路であってもよい。ブリッジ回路１００がフルブリッジ回路である場合、本発明のプリドライバ回路２００は、第１の電源電圧（ＶＭ）に接続される少なくとも一方の駆動トランジスタに駆動信号（Ｓ３）を出力するものであればよく、第１の電源電圧（ＶＭ）に接続される両方の駆動トランジスタに駆動信号（Ｓ３）を出力するものであることが好ましい。
【００３６】
（電圧）
電圧ＶＧは、第１の電源電圧（ＶＭ）より高い電圧であれば、特に限定されないが、第１の駆動トランジスタ１０１に過剰な負荷をかけないようにする観点から、第１の駆動トランジスタ１０１が許容する最大のゲート−ソース間の電圧をＶＧＳｍａｘとしたときに、ＶＧは、略ＶＭ＋ＶＧＳｍａｘであることが好ましい。
【００３７】
電圧Ｖ２は、第１の電源電圧（ＶＭ）より高い電圧であれば、特に限定されないが、回路を容易に構成する観点から、電圧Ｖ２は電圧ＶＧと同じであることが好ましい。
【００３８】
電圧Ｖ３は、第１の電源電圧（ＶＭ）より低い電圧であれば、特に限定されないが、回路を容易に構成する観点から、電圧Ｖ３は接地であることが好ましい。
【００３９】
（入力信号）
入力信号ＳＩＮは、第１のスイッチング回路２２１をオン・オフすることが可能な信号であれば、特に限定されない。入力信号ＳＩＮとして、例えば、ハイサイドドライバのオン・オフを指示する信号を用いる場合、０Ｖと５Ｖのデジタル信号（方形波）をＶＧとＶＧ−５Ｖとの間で振幅する方形波にレベルシフトされた信号を使用できる。
【００４０】
具体例として、ＬＯＷが０Ｖで、ＨＩＧＨが１．８Ｖの方形波に基づいて、第１のスイッチング回路２２１としてＶＧＳの許容電圧が５ＶのＰ型ＭＯＳＦＥＴをオン・オフする入力信号ＳＩＮを生成するためには、方形波をレベルシフタによってＬＯＷがＶＧ−５Ｖ、ＨＩＧＨがＶＧとなるようにして入力信号ＳＩＮとすることが可能であるが、これに限定されない。
【００４１】
なお、５００は、第２の駆動トランジスタ１０２のローサイドのプリドライバ回路であり、周知のＮＭＯＳ用プリドライバ回路である。このローサイドのプリドライバ回路５００は、ＭａｘＶｇｓ以下で振幅するアナログ的な波形を出力するバッファとして構成することができる。
【００４２】
＜回路動作＞
図１のプリドライバ回路２００の動作について説明する。
【００４３】
なお、動作説明においては、説明を簡略にするために、第１の駆動トランジスタ１０１と、第１のＮ型トランジスタ２１１の閾値電圧は略等しいものとする。また、第２のフィードバック信号生成回路２２２は、第１のフィードバック信号（Ｓ１）に２×ＶＴを加算して出力するものであるとする。
【００４４】
（１）まず、入力信号ＳＩＮによって第１のスイッチング手段２２１がオンし、第２のフィードバック信号生成回路２２２を介して第１の駆動トランジスタ１０１のゲートを駆動する。
【００４５】
（２）出力モニタ回路２１３は、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２の２つのソースフォロアで構成されているため、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）には、Ｖｏｕｔ−ＶＴの電圧が出力される。
【００４６】
本例においては、このＶｏｕｔ−ＶＴの電圧が、第１のフィードバック信号（Ｓ１）となる。ただし、ＶＴは、第１のＮ型トランジスタ２１１の閾値電圧である。
【００４７】
（３）第２のフィードバック信号生成回路２２２は、第１のフィードバック信号（Ｓ１）に基づいて、第２のフィードバック信号（Ｓ２）を出力する。
【００４８】
（４）第１の駆動トランジスタ１０１のゲートにはＶｏｕｔ＋ＶＴの電圧がかかるため、第１の駆動トランジスタ１０１のＶＧＳ＝ＶＧ−ＶＳ＝（Ｖｏｕｔ＋ＶＴ）−Ｖｏｕｔ＝ＶＴとなり、出力端子１０の電圧をさらに第１の電源電圧（ＶＭ）に近づけるように制御される。
【００４９】
図１のプリドライバ回路２００では、たとえ出力端子１０から出力モニタ回路２１３の方向に電流（負荷４００がモータの場合は、回生電流）が流れたとしても、出力モニタ回路２１３は電圧のみをフィードバックするので、該電流の影響を受けず、駆動回路３００の制御に影響を与えることを抑止することが可能となる。これにより、例えば、駆動回路３００において、誤動作や内部回路における素子の破壊等を防止することができる。
【００５０】
プリドライバ回路２１０の出力モニタ回路２１３はソースフォロアとして構成されているため、入力信号に対して高速な応答が可能となり、これにより、出力端子１０から出力モニタ回路２１３の方向に流れる電流が駆動回路３００に影響を与えることを抑止しつつ、フィードバックによる遅延が駆動回路３００の制御に与える影響も抑制することが可能となる。
【００５１】
本例では、説明を簡略にするために、第１の駆動トランジスタ１０１、および、第１のＮ型トランジスタ２１１の閾値電圧は略等しいものとし、かつ、第２のフィードバック信号生成回路２２２が、第１のフィードバック信号（Ｓ１）に２×ＶＴを加算して出力するものであると仮定したが、これに限定されるものではなく、各トランジスタの閾値電圧が異なったとしても、第２のフィードバック信号生成回路２２２が第１のフィードバック信号（Ｓ１）をどれだけシフトするかを適宜設定することにより、同様の制御が可能である。
【００５２】
〔第２の例〕
本発明の第２の実施の形態を、図２に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【００５３】
＜回路構成＞
図２において、第１のフィードバック信号生成回路２１０は、電圧シフト回路２１４を備えている。この電圧シフト回路２１４は、出力モニタ回路２１３の第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）に現れる電圧を所定量シフトさせた信号を、第１のフィードバック信号（Ｓ１）として出力する。
【００５４】
第２のフィードバック信号生成回路２２２は、第２のＮ型トランジスタ２２３により構成されている。この第２のＮ型トランジスタ２２３は、ドレインが第１のスイッチング回路２２１の他端に接続され、ソースが第１の駆動トランジスタ１０１に接続され、ゲートに第１のフィードバック信号（Ｓ１）が入力される。
【００５５】
＜回路動作＞
図２のプリドライバ回路２００の動作について説明する。
【００５６】
以下の動作説明においては、第１のＮ型トランジスタ２１１と第２のＮ型トランジスタ２２３の閾値電圧が略同一（＝ＶＴ）である。そして、電圧シフト回路２１４が、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）の電圧を３×ＶＴシフトさせた信号を、第１のフィードバック信号（Ｓ１）として出力する場合について考える。
【００５７】
（１）まず、入力信号ＳＩＮによって第１のスイッチング回路２２１がオンし、第２のＮ型トランジスタ２２３のドレイン端子をＶＧまで引き上げる。このＮ型トランジスタ２２３は信号Ｓ２−ＶＴでソース端子をクランプする回路である。
【００５８】
（２）出力モニタ回路２１３は、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２の２つのソースフォロアで構成されているため、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）には、Ｖｏｕｔ−ＶＴの電圧が出力される。これにより、電圧シフト回路２１４は、Ｖｏｕｔ−ＶＴ＋３×ＶＴ＝Ｖｏｕｔ＋２ＶＴの第１のフィードバック信号（Ｓ１）を第２のＮ型トランジスタ２２３に出力する。
【００５９】
（３）第２のＮ型トランジスタ２２３は、ソースフォロアになっているため、第１のフィードバック信号（Ｓ１）（＝Ｖｏｕｔ＋２ＶＴ）を、第２のＮ型トランジスタ２２３の閾値電圧ＶＴ分減算した信号であるＶｏｕｔ＋ＶＴを第２のフィードバック信号Ｓ２として出力する。
【００６０】
（４）このＳ２の電圧が第１の駆動トランジスタ１０１のゲートに印加されることにより、第１の駆動トランジスタ１０１がオンし、出力端子の電圧Ｖｏｕｔが上昇する。
【００６１】
（５）第１の駆動トランジスタ１０１のゲートにはＶｏｕｔ＋ＶＴの電圧がかかるため、第１の駆動トランジスタ１０１のＶＧＳ＝ＶＧ−ＶＳ＝（Ｖｏｕｔ＋ＶＴ）−Ｖｏｕｔ＝ＶＴとなり、出力端子の電圧をさらに第１の電源電圧ＶＭに近づけるように制御される。
【００６２】
本例では、第１のＮ型トランジスタ２１１と第２のＮ型トランジスタ２２３の閾値電圧が略同一（＝ＶＴ）であり、電圧シフト回路２１４が第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）の電圧を３×ＶＴシフトさせた信号を第１のフィードバック信号（Ｓ１）として出力する場合について説明したが、これに限定されるものではなく、第１のＮ型トランジスタ２１１および第２のＮ型トランジスタ２２３の閾値電圧に応じて電圧シフト回路２１４がシフトさせる所定量を適宜設定することにより、同様の制御が可能となる。
【００６３】
〔第３の例〕
本発明の第３の実施の形態を、図３に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【００６４】
＜回路構成＞
電圧シフト回路２１４は、第２のＰ型トランジスタ２１５と、第３のＰ型トランジスタ２１６と、第４のＰ型トランジスタ２１７とから構成される。
【００６５】
第２のＰ型トランジスタ２１５は、ドレインが第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）に接続され、ゲートがドレインに接続されている。
【００６６】
第３のＰ型トランジスタ２１６は、ドレインが第２のＰ型トランジスタ２１５のソースに接続され、ゲートがドレインに接続されている。
【００６７】
第４のＰ型トランジスタ２１７は、ドレインが第３のＰ型トランジスタ２１６のソースに接続され、ゲートがドレインに接続され、ソースが第１の電源電圧（ＶＭ）よりも高い電圧（Ｖ５）に接続され、ソースから第１のフィードバック信号（Ｓ１）を出力する。
【００６８】
第１のＮ型トランジスタ２１１および第２のＮ型トランジスタ２２３、第１〜第４のＰ型トランジスタ２１２，２１５，２１６，２１７、および第１の駆動トランジスタ１０１の閾値電圧（ＶＴ）は、略同一に設定されている。
【００６９】
第２〜第４のＰ型トランジスタ２１５，２１６，２１７は、ダイオード接続されたＰ型トランジスタが３つ直列に接続される構成となるので、入力された電圧に３×ＶＴを加算した信号（電圧値）を、第１のフィードバック信号（Ｓ１）として出力する。
【００７０】
＜回路動作＞
図３のプリドライバ回路２００の動作について説明する。
【００７１】
（１）まず、入力信号ＳＩＮによって第１のスイッチング回路２２１がオンし、第２のＮ型トランジスタ２２３のドレイン端子をＶＧまで引き上げる。この第２のＮ型トランジスタ２２３は、信号Ｓ２−ＶＴでソース端子をクランプする回路である。
【００７２】
（２）出力モニタ回路２１３は、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２とで構成されたソースフォロアになっているため、第１のＮ型トランジスタ２１１と第１のＰ型トランジスタ２１２との間の接続ノード（Ｎ２）には、ＶＯＵＴ−ＶＴの電圧が出力される。電圧シフト回路２１４は、ＶＯＵＴ−ＶＴ＋３×ＶＴ＝ＶＯＵＴ＋２ＶＴの第１のフィードバック信号（Ｓ１）を、第２のＮ型トランジスタ２２３に出力する。
【００７３】
（３）第２のＮ型トランジスタ２２３は、ソースフォロアになっているため、第１のフィードバック信号Ｓ１（＝ＶＯＵＴ＋２ＶＴ）を第２のＮ型トランジスタ２２３の閾値電圧ＶＴ分減算した信号であるＶＯＵＴ＋ＶＴを第２のフィードバック信号（Ｓ２）として出力する。
【００７４】
（４）この第２のフィードバック信号（Ｓ２）の電圧が第１の駆動トランジスタ１０１のゲートに印加されることにより、第１の駆動トランジスタ１０１がオンし、出力端子１０の電圧Ｖｏｕｔが上昇する。
【００７５】
（５）第１の駆動トランジスタ１０１のゲートには、Ｖｏｕｔ＋ＶＴの電圧がかかるため、第１の駆動トランジスタ１０１のＶＧＳ＝ＶＧ−ＶＳ＝（Ｖｏｕｔ＋ＶＴ）−Ｖｏｕｔ＝ＶＴとなり、出力端子１０の電圧をさらに第１の電源電圧（ＶＭ）に近づけるように制御される。
【００７６】
本例では、出力端子１０の電圧に応じて、受動的かつ高速に第２のフィードバック信号（Ｓ２）を、Ｖｏｕｔ＋ＶＴに制御することが可能となる。
【００７７】
〔第４の例〕
本発明の第４の実施の形態を、図４に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【００７８】
駆動信号生成回路２２０は、第１のスイッチング回路２２１の他端と第１の駆動トランジスタ１０１のゲートとの間に接続された第２のスイッチング回路２２４を備えている。
【００７９】
第２のスイッチング回路２２４は、ＰＭＯＳで構成される。このＰＭＯＳのゲートは、接続ノード（Ｎ１）の出力電圧が第１の電源電圧（ＶＭ）に近づくとオンするように、Ｎ１の出力電圧とＶＭとを比較するコンパレータの出力により制御される。
【００８０】
この第２のスイッチング回路２２４は、出力端子１０に現れる電圧（Ｖｏｕｔ）が第１の電源電圧（ＶＭ）に近くなったことを検知して、第１のスイッチング回路２２１の他端と第１の駆動トランジスタ１０１のゲートとを短絡させる。
【００８１】
第２のスイッチング回路２２４を有することにより、第２のスイッチング回路２２４がオンすれば、駆動信号（Ｓ３）はＶＧとなり、第１および第２のフィードバック信号（Ｓ１，Ｓ２）によらず、第１の駆動トランジスタ１０１をフルオンで制御することが可能になる。
【符号の説明】
【００８２】
１ 駆動回路
２ ハイサイドのプリドライバ回路
３ ブリッジ回路
４ 負荷
５ プッシュプル回路
６ バッファ回路
７ ローサイドのプリドライバ回路
１０ 出力端子
１００ ブリッジ回路
１０１ 第１の駆動トランジスタ
１０２ 第２の駆動トランジスタ
２００ プリドライバ回路
２１０ 第１のフィードバック信号生成回路
２１１ 第１のＮ型トランジスタ
２１２ 第１のＰ型トランジスタ
２１３ 出力モニタ回路
２１４ 電圧シフト回路
２２０ 駆動信号生成回路
２２１ 第１のスイッチング回路
２２２ 第２のフィードバック信号生成回路
２２３ 第２のＮ型トランジスタ
２２４ 第２のスイッチング回路
３００ 駆動回路
４００ 負荷
５００ 第２の駆動トランジスタのプリドライバ回路
Ｓ１ 第１のフィードバック信号
Ｓ２ 第２のフィードバック信号
【特許請求の範囲】
【請求項１】
第１の電源電圧に接続された第１の駆動トランジスタと、接地に接続された第２の駆動トランジスタとの間の負荷に接続される接続ノードを出力端子とするブリッジ回路に接続されたプリドライバ回路であって、
前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第１のフィードバック信号を生成する第１のフィードバック信号生成手段と、
前記生成された第１のフィードバック信号が入力され、前記出力端子に現れる電圧が前記第１の電源電圧に近づくように、前記第１の駆動トランジスタを駆動制御する第２のフィードバック信号を生成する第２のフィードバック信号生成手段と、
一端が前記第１の電源電圧より高い電圧に接続され、他端が前記第２のフィードバック信号生成手段に接続された、入力信号によってオンオフする第１のスイッチング手段と
を具え、
前記第１のスイッチング手段と前記第２のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第２のフィードバック信号を、前記第１の駆動トランジスタのゲートに駆動信号として出力することを特徴とするプリドライバ回路。
【請求項２】
前記出力モニタ回路は、
ドレインが前記第１の電源電圧より高い電圧に接続され、ゲートが前記出力端子に接続される第１のＮ型トランジスタと、
ドレインが前記第１の電源電圧より低い電圧に接続され、ゲートが前記出力端子に接続され、ソースが前記第１のＮ型トランジスタのソースに接続された第１のＰ型トランジスタとを含み、
第１のフィードバック信号生成手段は、前記出力モニタ回路の前記第１のＮ型トランジスタと前記第１のＰ型トランジスタとの間の接続ノードに現れる電圧に基づいて、前記第１のフィードバック信号を生成することを特徴とする請求項１記載のプリドライバ回路。
【請求項３】
前記第２のフィードバック信号生成手段は、
ドレインが前記第１のスイッチング手段の他端に接続され、ソースが前記第１の駆動トランジスタに接続され、ゲートに第１のフィードバック信号が入力される第２のＮ型トランジスタであることを特徴とする請求項１又は２記載のプリドライバ回路。
【請求項４】
前記第１のフィードバック信号生成手段は、
前記出力モニタ回路の第１のＮ型トランジスタと第１のＰ型トランジスタとの間の接続ノードに現れる電圧を所定量シフトさせた信号を、前記第１のフィードバック信号として出力する電圧シフト回路をさらに具えたことを特徴とする請求項１ないし３のいずれかに記載のプリドライバ回路。
【請求項５】
前記電圧シフト回路は、
ドレインが第１のＮ型トランジスタと第１のＰ型トランジスタとの間の接続ノードに接続され、ゲートがドレインに接続される第２のＰ型トランジスタと、
ドレインが前記第２のＰ型トランジスタのソースに接続され、ゲートがドレインに接続される第３のＰ型トランジスタと、
ドレインが前記第３のＰ型トランジスタのソースに接続され、ゲートがドレインに接続され、ソースが前記第１の電源電圧よりも高い電圧に接続され、ソースから前記第１のフィードバック信号を出力する第４のＰ型トランジスタと
を含み、
前記第１および第２のＮ型トランジスタ、前記第１〜第４のＰ型トランジスタ、および前記第１の駆動トランジスタ、の閾値電圧が略同一であることを特徴とする請求項４記載のプリドライバ回路。
【請求項６】
前記駆動信号生成手段は、
前記出力端子に現れる電圧が前記第１の電源電圧に近くなったことを検知して、前記第１のスイッチング手段の他端と前記第１の駆動トランジスタのゲートとを短絡させる第２のスイッチング手段をさらに具えたことを特徴とする請求項１ないし５のいずれかに記載のプリドライバ回路。
【請求項７】
少なくとも、第１の電源電圧に接続された第１の駆動トランジスタと、接地に接続された第２の駆動トランジスタとを有するブリッジ回路と、
前記第１の駆動トランジスタと第２の駆動トランジスタとの間の接続ノードと、前記第１の駆動トランジスタのゲートとの間に接続される請求項１ないし６のいずれかに記載のプリドライバ回路と
を具えたことを特徴とする駆動回路。
【請求項１】
第１の電源電圧に接続された第１の駆動トランジスタと、接地に接続された第２の駆動トランジスタとの間の負荷に接続される接続ノードを出力端子とするブリッジ回路に接続されたプリドライバ回路であって、
前記接続ノードである前記出力端子に接続された出力モニタ回路を有し、該出力モニタ回路を用いて、前記出力端子に現れる電圧に基づいて電圧のみをフィードバックさせる第１のフィードバック信号を生成する第１のフィードバック信号生成手段と、
前記生成された第１のフィードバック信号が入力され、前記出力端子に現れる電圧が前記第１の電源電圧に近づくように、前記第１の駆動トランジスタを駆動制御する第２のフィードバック信号を生成する第２のフィードバック信号生成手段と、
一端が前記第１の電源電圧より高い電圧に接続され、他端が前記第２のフィードバック信号生成手段に接続された、入力信号によってオンオフする第１のスイッチング手段と
を具え、
前記第１のスイッチング手段と前記第２のフィードバック信号生成手段とによって構成された駆動信号生成手段から前記第２のフィードバック信号を、前記第１の駆動トランジスタのゲートに駆動信号として出力することを特徴とするプリドライバ回路。
【請求項２】
前記出力モニタ回路は、
ドレインが前記第１の電源電圧より高い電圧に接続され、ゲートが前記出力端子に接続される第１のＮ型トランジスタと、
ドレインが前記第１の電源電圧より低い電圧に接続され、ゲートが前記出力端子に接続され、ソースが前記第１のＮ型トランジスタのソースに接続された第１のＰ型トランジスタとを含み、
第１のフィードバック信号生成手段は、前記出力モニタ回路の前記第１のＮ型トランジスタと前記第１のＰ型トランジスタとの間の接続ノードに現れる電圧に基づいて、前記第１のフィードバック信号を生成することを特徴とする請求項１記載のプリドライバ回路。
【請求項３】
前記第２のフィードバック信号生成手段は、
ドレインが前記第１のスイッチング手段の他端に接続され、ソースが前記第１の駆動トランジスタに接続され、ゲートに第１のフィードバック信号が入力される第２のＮ型トランジスタであることを特徴とする請求項１又は２記載のプリドライバ回路。
【請求項４】
前記第１のフィードバック信号生成手段は、
前記出力モニタ回路の第１のＮ型トランジスタと第１のＰ型トランジスタとの間の接続ノードに現れる電圧を所定量シフトさせた信号を、前記第１のフィードバック信号として出力する電圧シフト回路をさらに具えたことを特徴とする請求項１ないし３のいずれかに記載のプリドライバ回路。
【請求項５】
前記電圧シフト回路は、
ドレインが第１のＮ型トランジスタと第１のＰ型トランジスタとの間の接続ノードに接続され、ゲートがドレインに接続される第２のＰ型トランジスタと、
ドレインが前記第２のＰ型トランジスタのソースに接続され、ゲートがドレインに接続される第３のＰ型トランジスタと、
ドレインが前記第３のＰ型トランジスタのソースに接続され、ゲートがドレインに接続され、ソースが前記第１の電源電圧よりも高い電圧に接続され、ソースから前記第１のフィードバック信号を出力する第４のＰ型トランジスタと
を含み、
前記第１および第２のＮ型トランジスタ、前記第１〜第４のＰ型トランジスタ、および前記第１の駆動トランジスタ、の閾値電圧が略同一であることを特徴とする請求項４記載のプリドライバ回路。
【請求項６】
前記駆動信号生成手段は、
前記出力端子に現れる電圧が前記第１の電源電圧に近くなったことを検知して、前記第１のスイッチング手段の他端と前記第１の駆動トランジスタのゲートとを短絡させる第２のスイッチング手段をさらに具えたことを特徴とする請求項１ないし５のいずれかに記載のプリドライバ回路。
【請求項７】
少なくとも、第１の電源電圧に接続された第１の駆動トランジスタと、接地に接続された第２の駆動トランジスタとを有するブリッジ回路と、
前記第１の駆動トランジスタと第２の駆動トランジスタとの間の接続ノードと、前記第１の駆動トランジスタのゲートとの間に接続される請求項１ないし６のいずれかに記載のプリドライバ回路と
を具えたことを特徴とする駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−７４９９６（Ｐ２０１２−７４９９６Ａ）
【公開日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願番号】特願２０１０−２１９２４３（Ｐ２０１０−２１９２４３）
【出願日】平成２２年９月２９日（２０１０．９．２９）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願日】平成２２年９月２９日（２０１０．９．２９）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]