【課題】クロック分配回路のクロック遅延を補正するクロック遅延補正回路で固定遅延手段を除き、設計時における設計検証を容易にする。
【解決手段】クロック遅延補正回路１０は、分配クロックＣＬＫの周期を示す周期データを生成する周期データ生成手段１１と、可変遅延時間を持ち分配クロックＣＬＫを遅延して出力クロックＣＯＵＴ１を生成する可変遅延回路１２１と、出力クロックＣＯＵＴ１の位相と基準クロックＣＲＥＦ１の位相とを比較する位相比較回路１２２と、位相比較回路１２２の比較結果に従ってカウントＵＰするカウンタ１２３とを有し、カウンタ１２３のカウント値で可変遅延回路１２１の遅延時間を制御する。 （もっと読む）

【課題】 レシーバ回路の速度試験をドライバ回路の接続無しに行えるようにすること。
【解決手段】 遅延部３は遅延制御信号に応答してクロック入力信号の位相を遅延制御して出力する。セレクタ２は、実速度試験時、遅延部３からのクロック入力信号と外部端子からの入力信号の中から前記クロック入力信号を選択して出力する。シリアルパラレル変換器４は、サンプリングクロック信号に基づいてセレクタ２から出力された信号をサンプリングし、シリアル信号をパラレル信号形式に変換して出力する。クロックデータリカバリ回路５は、変換器４の出力信号７に応じた最適な位相のサンプリングクロック信号を生成して変換器４に供給する。前記サンプリングクロックの位相を制御するための制御コード６０をモニタすることで、遅延変化量とコード変化量の相関をとり、実測度試験を行う。 （もっと読む）

【課題】
【解決手段】効果的なオフセット取り消しを有するコンパレータベースの回路は、第１及び第２の増幅器と、第１及び第２の増幅器に動作可能に接続されたオフセットキャパシタとを具えている。オフセット電源はオフセット電圧を生成する。第１のスイッチは、第１の時間周期の間オフセット電源を接地する。第１の増幅器は、第１の時間周期の間、オフセット電源を接地する第１のスイッチに応じて出力電圧を生成する。第２のスイッチは、第２の時間周期の間、オフセットキャパシタを接地する。第１のスイッチは、第３の時間周期の間オフセット電源の接地を解除し、第２のスイッチは、第３の時間周期の間オフセットキャパシタの接地を解除する。 （もっと読む）

【課題】設計が容易で、プロファイルの変更も簡単に行うことができ、かつ占有面積が小さく発生するジッタの小さいスペクトラム拡散クロックジェネレータを提供する。
【解決手段】所定の単一周波数のクロックを発生するクロック源と、所定周波数の三角波を発生する三角波発生源と、三角波の電圧に応じて、所定の２次関数に従う２次電流を発生し、切替信号に応じて、２次電流の方向を決定する２次電流発生源と、２次電流発生源から出力される２次電流を第１および第２のコントロール電圧に変換する第１および第２の電流電圧変換回路と、第１および第２のコントロール電圧に応じて、クロック源から入力されるクロックの遅延を変え、クロック周波数がクロック毎に変動する第１および第２のクロックを出力する第１および第２の電圧制御ディレイラインと、第１および第２のクロックを切替えてスペクトラム拡散クロックとして出力するセレクタとを備えている。 （もっと読む）

【課題】受信側で２値データの受信前にノイズマージンを拡大したり、発生するノイズの低減を図ることのできるインタフェース回路および２値データ伝送方法を実現する。
【解決手段】送信データ１０４は送信バッファ１０３から受信側に送信され、入力バッファ１１２を経て第３のフリップフロップ回路１１３に取り込まれる。検出部１０５は送信データ１０４の経時的な論理変化を検出して、基準電圧制御部１１４から出力される基準電圧調整信号１２４を変化させて２値化の適正化を図ると共に、遅延調整部１０６から出力されるクロック信号の位相を変化させてデータの取り込みを調整する。 （もっと読む）

【課題】センサ信号の伝達用搬送波の周波数が変動する場合においても、位相シフト量が変動することを防止することが可能である位相調整回路および位相調整方法を提供すること。
【解決手段】三角波変換回路２Ｇは、パルス列信号ＶＰＳＩＮを三角波ＶＣに変換する。三角波振幅制御回路３Ｇは、三角波ＶＣの振幅値と振幅基準値ＶＰＡＪとの比較を行い、両者の差分に応じた調整信号ＡＳを三角波変換回路２Ｇに対して出力する。三角波変換回路２Ｇは、調整信号ＡＳに応じて三角波ＶＣの傾きを変化させることにより、三角波ＶＣの振幅値を調整する。これによりフィードバックループが構成され、三角波ＶＣの振幅値が振幅基準値ＶＰＡＪに応じた一定値に維持される。位相シフト回路４は、元のパルス列信号ＶＰＳＩＮに対して位相がシフトされたパルス列信号である移相パルス列信号ＶＰＳＯＵＴを出力する。 （もっと読む）

【課題】差動抵抗ラダーの駆動源から最大遅延を受ける中央ノードの遅延量を低減するＡＤＣを提供する。
【解決手段】差動アナログデジタルコンバータ（ＡＤＣ）は、第１及び第２の抵抗ラダーレッグ、第１及び第２の増幅器、並びに複数の比較器を備える。各抵抗ラダーレッグは、中間ノードに接続する第１の端部及び電流源に接続する第２の端部を有する二つの抵抗を含む。第１の増幅器は、入力信号の第１の相に基づく電圧を第１の抵抗ラダーレッグの中間ノードに印加する。第２の増幅器は、入力信号の第２の相に基づく電圧を第２の抵抗ラダーレッグの中間ノードに印加する。複数の比較器は各々、第１及び第２の入力を有し、第１の入力は第１の抵抗ラダーレッグの二つの抵抗のうち一方に接続し、第２の入力は第２の抵抗ラダーレッグの二つの抵抗のうち一方に接続する。 （もっと読む）

【課題】好適なロックロスを検出しクロック信号のスイッチオーバーを実行する回路を提供すること。
【解決手段】１局面では、実施形態はクロックロスセンスおよびスイッチオーバーの回路と、クロックスイッチオーバーが１次信号のロスと追加のスイッチコマンドシグナリングとに応答する方法を提供する。別の局面では、実施形態は、クロックロスセンス回路と、カウンタおよびリセット信号を用いて１次クロック信号および２次クロック信号を比較する方法とを提供する。１つの局面においては、１次クロック信号のロスを素早く簡単に決定するためにカウンタおよびエッジセンサを使用するクロックロスセンス回路を提供する。また、別の局面では、本発明による実施形態は、クロックロス信号および追加のスイッチコマンド信号の双方に応答するクロックスイッチオーバー回路を提供する。 （もっと読む）

【課題】 本発明は、装置外部から飛来する外来ノイズ、特に装置への静電気やＡＣラインノイズ印加を検出する方法、及びその誤動作防止方法に関し、非常に簡単、且つ安価な方法で装置外部から飛来する外来ノイズ、特に静電気やＡＣラインノイズの印加を精度良く検出することを可能とする。
【解決手段】 Ｎ個（１＜Ｎ）のフォトインタラプタと、該フォトインタラプタの各出力パルス幅を計測するＮ個のパルス幅計測手段とを備え、前記Ｎ個のパルス幅計測手段のうちＭ個（１＜Ｍ≦Ｎ）のパルス幅計測手段が一定幅のパルスを同時に検出した場合外来ノイズ印加ありと判定する。
また、メモリカード読み取り機構と液晶表示機構を有し、外来ノイズの発生を検出した場合読み込み途中のメモリーカードデータを全て破棄し、一から再読み込みを行うと同時に、液晶表示の再描画を行う。 （もっと読む）

【課題】波形整形用コンパレータのしきい値を変更する。
【解決手段】入力端１０からの入力信号は、コンデンサ１２を介し、コンパレータ１４に供給され、ここでしきい値と比較され波形整形される。このコンパレータ１４には、しきい値として、アナログスイッチ６４または６６の出力が供給され、平滑端子３２に平滑容量３４が接続されている場合には、この平滑端子３２に得られる入力信号の中点電位が供給され、平滑端子３２がグランド電位になっているときには基準電圧ＶＲＥＦが供給される。この切換は、平滑端子３２の電位に応じて切換制御回路３６が自動的に行う。 （もっと読む）

【課題】高速に周波数切り換えが可能であり、且つ小型でスプリアスを低減することが可能な位相比較回路を提供する。
【解決手段】本発明の一実施形態に係る位相比較回路は、制御回路からの制御信号に基づいて、クロックを分数分周した分数分周信号を生成する分数分周器と、分数分周信号を整数分周した第１の整数分周信号を生成する第１の整数分周器と、基準クロックを整数分周した第２の整数分周信号を生成する第２の整数分周器と、切換信号に基づいて、分数分周信号と第１の整数分周信号とのいずれか一方を選択的に出力する第１の選択回路と、制御回路からの切換信号に基づいて、基準クロックと第２の整数分周信号とのいずれか一方を選択的に出力する第２の選択回路と、第１の選択回路からの出力信号と第２の選択回路からの出力信号との周波数差および位相差を表す比較信号を生成する位相比較器とを備えている。 （もっと読む）

【課題】ツエナーダイオードを用いたクランプ回路においては、動的抵抗によりクランプ電圧が変動し、クランプ波形上にこぶが発生する。また、従来のフィードバック方式のクランプ回路においては、サージ吸収用半導体素子をオフとするための遅延により、パルス幅が短縮したりフィードバックループ動作が不安定になったりする問題があった。平坦な正確なロードダンプサージ試験電圧を再現性良く発生させることは困難だった。
【解決手段】第１の基準電圧と第２の基準電圧が入力されるウィンドコンパレータの出力を、フィードバックループ回路のループ動作基準電圧として使用する。２つの基準電圧よって規定される電圧幅範囲に、ロードダンプサージ波形の検出電圧がフィードバック制御され、平坦なクランプ波形が得られる。ループ動作基準電圧はほぼ一定に保たれるので、広範なサージ電圧、サージ吸収電流の範囲において、ループ動作が安定化する。 （もっと読む）

【課題】信号の応答特性がよくなるようにして消費電力を減らすようにした比較器、ＤＣ−ＤＣコンバータ、及びこれを利用した有機発光表示装置を提供する。
【解決手段】入力電圧Ｖｉｎ及び参照電圧Ｖｒｅｆとの差に対応して出力が決定される比較器であって、入力電圧及び参照電圧に対応する電圧を保存する電荷保存用キャパシタＣ１０と、フィードバック電圧を分配する第１キャパシタＣ１１と、電荷保存用キャパシタ及び第１キャパシタに保存された電圧に対応して信号を出力する少なくとも一つのインバータと、を含む増幅部と、増幅部から出力される電圧と、参照電圧が伝達される場合に増幅部から出力される電圧の伝達を受けてフィードバック電圧を生成し、当該フィードバック電圧を利用して入力電圧と参照電圧との差を調節する帰還部と、増幅部の出力の伝達を受けて出力する出力部と、を含む。 （もっと読む）

【課題】出力回路における低消費電力化と同時スイッチングノイズの低減とを図ることのできる半導体集積回路を提供する。
【解決手段】比較回路１１は、前回元データＤＹからの次元データＤＸのビットの変化数を所定ビット数と比較し、その比較結果を判定信号ＪＤとして出力する。選択回路１４は、この判定信号ＪＤを入力し、ビットの変化数に基づいて、次元データＤＸに判定ビットを付加した第１表現形式のデータ及び次元データＤＸの反転データとして生成された補数データ／ＤＸに判定ビットを付加した第２表現形式のデータのうち何れか一方を選択出力する。出力回路１５は、選択回路１４より選択出力された出力データＤＯを次出力データとしてメモリ２に出力する。 （もっと読む）

【課題】入力信号を二値化するための二値化回路及び二値化方法に関し、ノイズに対して適切な二値化が行なえる二値化回路及び二値化方法を提供することを目的とする。
【解決手段】本発明は、入力信号を二値化する二値化回路であって、入力信号を微分し、全波整流した波形に整形する波形整形回路（１１１、１１２）と、波形整形回路（１１１、１１２）で整形された信号の最大値をホールドするホールド回路（１１３）と、ホールド回路（１１３）にホールドされた最大値に応じて閾値を生成する閾値生成回路（１１４）と、波形整形回路（１１１、１１２）で整形された信号と閾値生成回路（１１４）で生成された閾値とを比較する比較回路（１１５）と、比較回路（１１５）の比較結果に応じて入力信号を二値化した信号を生成する出力回路（１１６）とを有することを特徴とする。 （もっと読む）

【課題】連続パルスの立上りと立下りのうち一方の変化に応じて、確実に出力パルスを発生する。
【解決手段】第１電流源と、前記第１電流源と接続される一対の差動トランジスタを有し、一方の前記差動トランジスタの制御電極に前記入力パルスが入力される差動増幅回路と、第２電流源と、前記第２電流源と接続され、制御電極に入力パルスが入力される入力トランジスタと、前記入力パルスの立上り又は立下りの一方の変化に対応する前記入力トランジスタの出力電圧の変化を遅延し、他方の前記差動トランジスタの制御電極に入力する遅延回路と、を備え、前記差動増幅回路が前記入力パルスの立上り又は立下りの一方の変化に応じて出力パルスを発生するパルス発生回路であって、一方の差動トランジスタの電流増幅率に対して前記入力トランジスタの電流増幅率を小とする設定回路、を備えた。 （もっと読む）

【課題】Ａ／Ｄ変換器のサンプリング周波数を高速化することなく、高周波ノイズが入力した場合の誤動作を簡易的に防止することができるデータ処理装置を提供する。
【解決手段】Ａ／Ｄ変換器からのサンプリング値Ｓｎを記憶した後、ピーク値Ｓｐと比較し、ピーク値Ｓｐより大きいとき、ピーク値Ｓｐを更新する。一方、サンプリング値Ｓｎがピーク値Ｓｐより小さい場合、サンプリング値Ｓｎがオフセット値（0Ｖ）より小さく、ピーク値Ｓｐが0.1Ｖより大きいとき、ピーク値Ｓｐのサンプリング値Ｓｎを記憶しているメモリの記憶領域にフラグをセットし、一定期間内のフラグの数が４より大きいと判定した場合、高周波ノイズが含まれていると判断し、データ処理部での判定を禁止する。 （もっと読む）

【課題】発振部の発振周波数及び各振動モードの駆動信号の位相差を細かく設定することを可能としたモータ駆動装置及び制御方法を提供する。
【解決手段】振動波モータは、振動体４、圧電素子５、移動体７を備える。振動波モータ駆動回路は、ＣＰＵ３２、増幅回路３３ａ、増幅回路３３ｂ、発振器部３４、位置検出部３５を備える。発振器部３４は、加算器３６に内蔵したカウンタにより単位時間あたりに発振周波数設定値を加算し、加算値がＡモード及びＢモードにそれぞれ対応して設定された設定値を超えた場合に駆動信号のＨｉとＬｏを切り替える動作を繰り返し、Ａモード及びＢモードにそれぞれ対応する位相差の異なる駆動信号を振動波モータに出力する。 （もっと読む）

【課題】クロック信号を発生するクロック発生回路及び方法を公開する。
【解決手段】クロック発生回路は、外部クロック信号を直接受信して、反転された外部クロック信号を発生するインバータと、一番目のループ回路が反転外部クロック信号を受信してｎ（ｎは２以上の定数）個のノードをそれぞれ備え、Ｍ−１（Ｍは１以上の定数）個のループ回路のそれぞれがｎ個のノードの対応する１つからｎ個の中間内部クロック信号それぞれを発生し、ｎ個の中間内部クロック信号の周波数が外部クロック信号及び反転外部クロック信号の周波数の倍数であることを特徴とする直列に配列されたＭ個のループ回路と、それぞれが直列に接続されて以前のループ回路から対応する中間内部クロック信号を受信し、対応する中間内部クロック信号を次のループ回路に出力するＭ−１個のインバータそれぞれと、を具備するｎ個のインバータの集合で構成されている。 （もっと読む）

【課題】クロック発生回路を提供する。
【解決手段】共有される電荷ポンプと複数個の増幅部とを備えるデューティサイクル補正回路を備える半導体装置及び方法である。複数個の増幅部は、クロック信号を発生させ、共有された電荷ポンプは、補正クロック信号に応答して制御信号ＶＣの電圧レベルを調節し、それぞれの増幅部に制御信号ＶＣを供給する。 （もっと読む）