【課題】短い発振安定時間を確保するとともに、低消費電流な発振回路を提供することを主たる目的とする。
【解決手段】発振回路１０は、増幅回路（インバータ回路１１）を有し、インバータ回路１１の出力端子を介してクロック信号ＣＬＫが出力される。インバータ回路１１は、第１のインバータ１２と第２のインバータ１３とから構成されている。インバータ回路１１は制御回路３０と接続され、制御信号Ｃｔｒｌに応じてその駆動能力が調節されている。具体的には例えば、発振回路１０の動作開始直後から発振が安定するまでの一定期間は、制御回路３０からハイレベルの制御信号Ｃｔｒｌ１（Ｈ），Ｃｔｒｌ２（Ｈ）が第１及び第２のインバータ１２，１３に供給され、両者が同時に動作する。そして発振安定時間経過後は、第１及び第２のインバータ１２，１３のいずれか一方のみが動作を継続し、他方は動作を停止する。 （もっと読む）

【課題】簡単な回路構成により負性抵抗を増加して起動特性を改善した圧電発振回路を提供する。
【解決手段】この圧電発振回路５０は、発振の立ち上がり時間を早める高速起動回路５と、圧電発振回路５０を構成する共振回路２０上に接続されたコンデンサＣ１（容量素子）を電気的に断接するＰＭＯＳトランジスタ（断接手段）６と、を備えて構成されている。尚、共振回路２０は、圧電振動子接続端子Ｘ１、Ｘ２に接続された圧電振動子と、圧電振動子接続端子Ｘ１、Ｘ２とグランドＧ間に接続されたコンデンサＣ１、Ｃ２と、ＰＭＯＳトランジスタ６のドレインと電源Ｖｃｃ間に接続されたコンデンサＣ３と、抵抗Ｒと、発振段トランジスタＴｒ１と、を備えている。 （もっと読む）

【課題】回路面積を小さくし、低消費電流で安定した発振を行うことができる水晶発振回路を提供する。
【解決手段】トランジスタＭ１，Ｍ２から構成される発振用増幅部は、抵抗Ｒ１、水晶振動子Ｘ１、及びコンデンサＣ１，Ｃ２から構成される共振部を励振する。定電圧発生回路３１は、熱電圧と抵抗Ｒ４とに基づいてバイアス電圧を生成するバイアス回路と、バイアス電圧が供給されて、発振用増幅部に一定の電源電圧を供給する定電圧発生回路とを有する。定電圧発生回路は、バイアス電圧がゲートに入力されるトランジスタＭ３５と、トランジスタＭ３５と直列接続されたコンデンサＣ４とを有する。 （もっと読む）

【課題】発振回路において、起動時間を有効に短縮できる発振回路を提供する。
【解決手段】本発明の発振回路は、振動子とこの振動子を駆動する第１の電圧信号とこの第１の電源電圧信号よりも高い電圧により振動子を駆動する第２の電圧信号と前記振動子の振幅を増幅するための増幅回路とを有する発振回路において、前記第１の電圧信号によって前記振動子の駆動を開始し、その後に前記第１の電圧信号から前記第２の電圧信号へ切り替える切り替え信号を発生する切り替え信号発生回路を備える。これにより、振動子を安定して駆動するまでの起動時間を有効に短縮した発振回路を提供できる。 （もっと読む）

【課題】発振周波数が数ＭＨｚ〜ＧＨｚの高周波用に適用可能であり、かつ消費電力が少ない、定電流回路を用いたパルス発生回路を提供すること。
【解決手段】パルス発生回路は、電源間に定電圧回路１を有し、電流制御素子７と波形発生部９とを直列に接続して、それらを定電圧回路１と並列に接続して構成されている。そして、波形発生部９は、平滑回路２と、水晶発振回路４と、水晶発振回路４からの出力を受けて最終出力波形のデューティ比を調整する出力デューティ調整回路５と、水晶発振回路４の発振波形と最終出力波形との位相差を調整する位相調整回路６と、を並列に接続して構成されている。使用する水晶振動子の周波数によっては、位相調整回路６の替わりに分周回路を並列に接続して構成されている。 （もっと読む）

【課題】発振立ち上がり時間を大幅に短縮し、発振起動直後から発振出力が得られる発振回路を得ること。
【解決手段】反転増幅器１の入力端子電圧バイアス手段としてその入出力端子間に短絡手段７を併設するとともに、反転増幅器１出力を受け発振出力を行う出力バッファ回路を反転増幅器１の微小振幅出力を常に増幅し得る構成とし、発振起動時には反転増幅器１を活性化するとともに発振子５両端に電位差を与えて発振子５を励磁し、しかる後に上記短絡手段７を所定の期間のみ動作させ反転増幅器１の入出力端子間を短絡する。これによって、発振子５内の共振電流ピークが増大して発振子５の微小振動が助長されるので、早期の発振開始が可能となる。 （もっと読む）

【課題】消費電流が大きく、また、発振信号の振幅が小さかった。
【解決手段】第１のＮＰＮ型トランジスタと、第２のＮＰＮ型トランジスタと、水晶振動子と、第１の抵抗器と、第１のキャパシタと、第２のキャパシタと、を含み、第１のＮＰＮ型トランジスタのエミッタが、実質的に接地電位に接続され、第２のＮＰＮ型トランジスタのコレクタが、実質的に電源電位に接続され、第１のＮＰＮ型トランジスタのベースと第２のＮＰＮ型トランジスタのエミッタとが、接続され、水晶振動子及び第１の抵抗器は、第１のＮＰＮ型トランジスタのコレクタ及び第２のＮＰＮ型トランジスタのベース間で相互に並列接続され、第１のキャパシタは、第１のＮＰＮ型トランジスタのコレクタ及び電源電位間に接続され、第２のキャパシタは、第２のＮＰＮ型トランジスタのベース及びエミッタ間に接続されている。 （もっと読む）

【課題】 装置の小型化を妨げることなく、２つの周波数を出力することができ、また、良好な出力電圧特性を得る周波数選択型発振器回路を提供することを目的とする。
【解決手段】 振動周波数の異なる第１の水晶振動子１１と第２の水晶振動子１２と、それぞれ対応する第１の発振回路１３及び第２の発振回路１４とを備え、第１及び第２の発振回路のセレクタ端子には周波数切り替え電圧を印加し、第１の発振回路１３の切替論理制御端子には電源電圧Ｖｃｃを印加し、第２の発振回路１４の切替論理制御端子は接地し、発振回路１３及び１４のＱ出力同士と反転Ｑ出力同士を接続してそれぞれ共通の信号線から出力する周波数選択型発振器回路であり、また、上記構成の共通のＱ出力と共通の反転Ｑ出力の間をインダクタＬ１で接続した周波数選択型発振器回路である。 （もっと読む）

【課題】 共振子を有し、発振開始時間が早く、同時に信号の波形が潰れることのない発振回路を提供する。
【解決手段】 発振回路は、ＳＡＷ共振子等の共振子と、共振子で生成された高周波などの信号を増幅して出力すると共に共振子に帰還信号を出力する差動増幅器と、電源投入時から所定時間と所定時間経過後とで差動増幅器の利得を変える手段を有している。利得を変える手段として、例えば、差動増幅器に、定電圧源に接続された第１のトランジスタ１３と、定電圧源あるいは第２の電源にスイッチ１５を切り替えることにより接続される第２のトランジスタ１４を有する利得調整回路を配置する。スイッチ１５の接離により、安定した振幅で発振を開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることにより信号の波形が潰れることの無い発振回路が実現できる。 （もっと読む）

【課題】製造プロセスの追加やトランジスタ動作の不安定さを招くことなく、発振用インバータを用いて構成された発振回路を搭載する半導体装置を提供する。
【解決手段】本発明の半導体装置において、複数のＭＯＳトランジスタはノーマリーオフ型のもので、製造プロセスが許容する最小寸法に等しいゲート長において所定の閾値を有し、最小寸法に比較してゲート長が大きくなるにつれて閾値の絶対値が小さくなる特性を有する。本発明の半導体装置は、最小寸法以上の範囲で、相対的に長いゲート長を有する第１のＭＯＳトランジスタからなる第１の発振用インバータと、相対的に短いゲート長を有する第２のＭＯＳトランジスタからなる第２の発振用インバータと、第１および第２の発振用インバータに電源電圧を供給する電源配線と、電源電圧に応じて、第１および第２の発振用インバータの一方を動作可能とする選択回路とを有する。 （もっと読む）

【課題】増幅手段の駆動電力を連続制御し、発振起動時間の短縮や動作の安定性を確保しながら定常時の消費電力を効率的に低減することのできる発振回路およびその制御方法を提供する。
【解決手段】発振回路が駆動する負荷容量への充放電電流に応じて発振回路の駆動電力を制御することとしたため、発振起動時間や発振の安定性を犠牲にすることなく定常時の消費電力を効果的に低減することが出来る。また本発明を採用したシステムにおいては、環境の変動に応じて最適な電力を発振回路に与えることが可能となり、システム全体での省エネルギー化、電池の長寿命化が実現出来る。 （もっと読む）

【課題】 圧電素子を用いた発振回路で起動時間の早い圧電発振回路が求められていた。
【解決手段】 本発明は、圧電素子と、発振回路からなる圧電発振回路において、発振開始時に使用する起動発振用回路と定常時に使用する定常発振用回路とを持ち、発振開始時に使用する起動発振用回路と定常時に使用する定常発振用回路とを切り替える切り替え回路を備え、起動時と定常時とを判断する判断回路を備えた圧電発振回路により、より早い起動特性を得ている。 （もっと読む）

【課題】 簡素な構成で、発振ループ内の振幅制御を高精度で実現し発振起動時間を短縮する発振回路、物理量トランスデューサ及び振動ジャイロセンサを提供する。
【解決手段】 発振回路１０は、制御電圧Ｖｃの変化に対するそのゲインの変化を示す所与の感度特性を有し、発振ループ内の発振振幅を制御するためのゲインコントロールアンプ２０と、発振振幅に応じてゲインコントロールアンプ２０のゲインを調整するための制御電圧Ｖｃを出力するゲイン制御回路３０とを含む。ゲイン制御回路３０は、発振振幅を監視して発振ループ内の発振が定常状態か起動過程かを判別する。ゲインコントロールアンプ２０は、発振が起動過程と判別されたとき、制御電圧Ｖｃに基づいて第１の感度特性に従ってそのゲインを変化させ、発振が定常状態と判別されたとき、制御電圧Ｖｃに基づいて第１の感度特性より感度の低い第２の感度特性に従ってそのゲインを変化させる。 （もっと読む）

速い始動時間及び定常状態での低い雑音を有する周波数源が提供される。周波数源は、発振器（１０２）と、発振器始動でのアナログＡＧＣループと定常状態の動作でのデジタルＡＧＣループとの間を切り替えるハイブリッド自動利得制御（ＡＧＣ）ループとを含む。アナログＡＧＣループは、発振器（１０２）に接続されたピーク検出器（１０４）と、ピーク検出器（１０４）出力と基準電圧との差を積分する誤差積分器（１０６）とを含む。デジタルＡＧＣループは、ピーク検出器出力と高／低基準電圧とを比較する比較器（１１０）と、タイマ信号を与える発振器（１０２）カウンタと、デジタル・ワードを供給されるデジタル／アナログ変換器（ＤＡＣ）（１１４）と、ＤＡＣ（１１４）と発振器（１０２）との間のロー・パス・フィルタ（１１６）とを含む。タイマ信号は、マルチプレクサ（１０８）にアナログＡＧＣループ又はデジタルＡＧＣループのいずれかを選択させる。
（もっと読む）

【課題】 起動動作時における電流の増大を必要最小限に抑え、安定した起動動作が可能で、小型な低消費電力回路を提供する。
【解決手段】 カレントミラー回路Ｍ１と、カレントミラー回路Ｍ１の出力端に一端を接続した第１分割抵抗Ｒ1、この第１分割抵抗Ｒ1に一端を接続した第２分割抵抗Ｒ2との直列回路からなるバイアス分割回路Ｒ12と、第１分割抵抗Ｒ1の一端に制御端子（ゲート端子）を、第２分割抵抗Ｒ2の他端に第２主電流端子を、ＧＮＤに第１主電流端子を接続した第１トランジスタＮ1と、第２分割抵抗Ｒ2の他端に制御端子（ゲート端子）を、カレントミラー回路Ｍ１の入力端に第２主電流端子を、第２主電源ＧＮＤに第１主電流端子を接続した、第１トランジスタＮ1と同一チャネル導電型の第２トランジスタＮ2とを含み、起動時に第１分割抵抗Ｒ1と第２分割抵抗Ｒ2との接続ノードに起動電流Ｉ_STを印加する。 （もっと読む）

【課題】バランスの良い状態を、使用者が発振特性を選択することのできるようにし、最終的に使用者において発振特性を合わせ込める水晶発振回路を実現する。
【解決手段】ＩＣに内蔵され、かつインバータ１の入力と出力の間に、水晶振動子２と帰還抵抗３が並列に接続されてなる水晶発振回路において、該インバータ１のレイアウト上のサイズを可変な構造とし、プログラム制御により、外部からある値が設定されると、設定された値に更新する設定手段６と、変更用のプログラムが起動されると、該変更用プログラムにより該インバータ１のレイアウト上のサイズを上記値に対応したサイズに変更する切換え変更手段とを具備する。設定手段６としては、値を設定するレジスタを設けるか、ＩＣ端子の状態を変更するか、あるいは、値を指定するＲＯＭを設ける方法がある。 （もっと読む）

【課題】 従来の圧電発振回路では、例えば、周波数ｆｃが限界周波数の５３ＭＨｚを超過すると、抵抗成分Ｒｅ（Ｚｃ）は負性抵抗にならず、発振することができなかった。
【解決手段】 本発明に係る圧電発振回路は、圧電振動子と、当該圧電振動子の両端間に接続された増幅部であって、相互に縦続接続され、各々が前段、中段、後段の位置に設けられた第１の反転増幅器、第２の反転増幅器、第３の反転増幅器と、前記第１の反転増幅器の入力端及び前記第３の反転増幅器の出力端間に設けられた第１の帰還抵抗器Ｒｆと、前記第２の反転増幅器の入力端及び出力端間に設けられた第２の帰還抵抗器とを有する前記増幅部と、前記増幅部の前記第１の反転増幅器の入力端及び固定電位間に設けられた第１の容量性リアクタンス素子と、前記増幅部の前記第３の反転増幅器の出力端及び固定電位間に設けられた第２の容量性リアクタンス素子とを含む。 （もっと読む）

【課題】発振ゲートの切り替えに伴うクロックパルス出力の欠損を防止しつつ、効率的な切り替えを行って低消費電流で且つ低電圧動作可能な発振回路を提供する。
【解決手段】発振開始当初は負荷回路２を第一の状態に、発振安定後は負荷回路２を第二の状態にする発振回路に、ＣＭＯＳ型発振ゲート１の出力端子からの発振パルス数に応じて負荷回路２を第一の状態から第二の状態に緩やかに遷移させる遷移手段を設けて、負荷回路２の等価インピーダンスを発振クロックパルス数によって緩やかに増大させる構成とした。 （もっと読む）

【課題】クロック生成回路の消費電力を低下させる。
【解決手段】クロック生成回路は、水晶振動子２８と差動増幅器１６とを備え、差動増幅器１６は、水晶振動子２８の第１ノードに接続された第１入力端子１２と、バイアス信号が印加される第２入力端子２０と、水晶振動子２８の第２ノードに接続された出力端子２４を有し、可変利得手段を備えている。差動増幅器１６の出力端子に接続されたピーク検出器の出力により差動増幅器１６の利得を可変し、起動時には利得を大きくし、通常動作時には利得を小さくする。これにより、消費電力を低下させる。 （もっと読む）

【課題】 電源電圧の変化や周囲温度の変化等の影響を受けない安定性の高い発振回路と、これを用いた角速度センサを提供する。
【解決手段】 電源を印加すると、起動補償回路２４のゲインが大きく設定され、大きな駆動電圧Ｖａによって圧電振動子１１が振動し、短時間に起動する。比較手段３２から出力される制御電圧Ｖ３２によってＡＧＣ回路２５のゲインが制御されると共に、起動後の安定時には回路２４のゲインが小さく設定され、出力電圧Ｖｏｕｔが基準電源回路３１の出力に対応して一定振幅になる様な駆動電圧Ｖａによって圧電振動子１１が振動する。圧電振動子１１に生じたコリオリ力による応力の検出信号が、同期検波回路４４においてＩ／Ｖ変換回路２１の出力信号によって同期検波され、圧電振動子１１の角速度に応じた信号が検出される。 （もっと読む）