【課題】高速シリアルデータ転送の受信回路において、低消費電力モードから通常モードに復帰する際の復帰時間を短縮する。
【解決手段】シリアルデータ転送路から転送される同期用クロックを含むシリアルデータから同期用クロック及びデータを再生するクロックデータ再生回路であって、シリアルデータ及び基準クロックを電力モードに応じて選択してクロックデータ再生回路に供給する選択回路を具備する。 （もっと読む）

【課題】デジタルＰＬＬや周波数シンセサイザなどに使用されるデジタル周波数検出器及びこれを用いたデジタルＰＬＬを提供する。
【解決手段】本デジタル周波数検出器は、第１周波数のハイレベル区間に動作する第１リングオシレータを利用して、第１周波数をデジタル形式の第１周波数情報として出力する第１変換部と、第２周波数のハイレベル区間に動作する第２リングオシレータを利用して、第２周波数をデジタル形式の第２周波数情報として出力する第２変換部と、第１周波数情報及び第２周波数情報の比を演算し、第１周波数に対するデジタル周波数を出力する演算部と、を含む。 （もっと読む）

【課題】インバータセルを構成するＭＯＳトランジスタが飽和領域のみならず、線形領域で動作する場合にも位相雑音を低減する。
【解決手段】ダミーインバータセル１１０からの信号と、基準信号との電位差を増幅した増幅信号を出力する演算増幅器１２０と；第２ＭＯＳトランジスタ１０２に接続され、増幅信号を受ける第１ＭＯＳトランジスタ１０１と、インバータ入力部及びインバータ出力部として機能する第２ＭＯＳトランジスタ１０２及び第３ＭＯＳトランジスタ１０３と、第３ＭＯＳトランジスタ１０３に接続され、発振信号の周波数を制御するための制御信号を受ける第４ＭＯＳトランジスタ１０４とを含むインバータセル１００を環状に接続したリング・オシレータと；インバータセル１００と同一の構造を備え、インバータ出力部がインバータ入力部に短絡されたダミーインバータ１１０と；を具備する。 （もっと読む）

【課題】温度によって変化する発振周波数を、応答性良く、正確に、所定の周波数に調整することができる発振周波数の制御方法及び発振器を提供する。
【解決手段】本発明の発振周波数制御方法は、発振周波数及び出力信号の振幅が温度に依存して変化し、所定の発振周波数制御信号を用いて発振周波数の変更が可能な発振器の発振周波数制御方法であって、振幅を測定する工程と、振幅に基づき発振周波数制御信号を制御し、発振周波数を変更する工程を備える。また、本発明の発振器は、発振周波数及び出力信号の振幅が温度に依存して変化し、所定の発振周波数制御信号を用いて発振周波数の変更が可能な発振器であって、振幅を測定する振幅測定部と、振幅に基づき発振周波数制御信号を制御し、発振周波数を変更する温度補償部を備える。 （もっと読む）

【課題】位相ロック回路において、電圧制御発振回路や分周回路の性能が設計時よりばらついた場合であっても、電圧制御発振回路が出力する高速クロックを分周回路で良好に分周できるようにして、不良品を低減する。
【解決手段】第１の分周回路４に加えて、この分周回路４よりも動作速度の遅い第２の分周回路５を備える。前記２つの分周回路４、５で分周されたクロックの周波数同士を周波数比較回路６で比較し、第２の分周回路５の分周クロックの周波数よりも第１の分周回路４の分周クロックの周波数の方が速い場合には、ＶＣＯ発振抑制回路７が電圧制御発振回路３出力クロックＦｏｕｔの発振周波数を抑制する。 （もっと読む）

本発明は、注入ロック発振器（１９）と、デジタル位相検出器（２６）を有する位相制御ループ（２５）とを備えた、ベースバンドシリアル信号からクロックを抽出する装置に関する。発振器（１９）はその周波数の値を制御するデジタル制御入力部（２４）を備え、位相制御ループ（２５）は、デジタル位相検出器（２６）から供給されるデジタル信号の相対値を累算し、発振器（１９）用のデジタル形態の制御信号を渡す、カウント回路（３０、３５）を備える。
（もっと読む）

【課題】局部発振器の周波数ドリフトが大きい場合、及び、周波数同期部の周波数検出精度があまり高くない場合においても、伝送品質を劣化させることなく、高速かつ安定的に搬送波との同期を確立する。
【解決手段】位相同期部５２は、周波数同期部５１による周波数同期処理後の残留周波数誤差Δf'を検出し、周波数同期部５１に帰還させる。周波数同期部５１は、収束判定回路８２からの収束ステートを監視し、残留周波数誤差Δf'が収束したタイミングにおいて、位相同期部５２からの残留周波数誤差Δf'に対する周波数引き込みを行う。本発明は、例えば、無線デジタル通信などの搬送波同期回路に適用できる。 （もっと読む）

低コストで低位相ノイズのマイクロ波シンセサイザーは、ＤＤＳ変調回路と位相ロックループを含む。ＤＤＳ変調回路はＤＤＳの出力を高周波数に変調する。位相ロックループはＤＤＳ出力をダウンコンバートし、ダウンコンバート信号を比較的低周波数の固定されたリファレンスにロックする。
（もっと読む）

【課題】異なる複数のビットレートの入力データを再生できるようにしたＣＤＲ回路を提供する。
【解決手段】参照クロックＣＫの周波数に対応した制御信号Ｖｒにより第２の電圧制御発振器３の発振周波数が決定されるＰＬＬ回路と、制御信号Ｖｒにより第２の電圧制御発振器３の発振周波数と同じ周波数で再生クロックＣＬＫ１を発振し且つ入力データのタイミングに合わせて該再生クロックＣＬＫ１の発振位相が調整される第１の電圧制御発振器１と、入力データを再生クロックＣＬＫ１によりリタイミングするフリップフロップ回路２とを備えるＣＤＲ回路において、ＰＬＬ回路に、分周比の異なる２個の分周器７Ａ，７Ｂと、該分周器７Ａ，７Ｂの内の１つを選択するセレクタ８とを備えさせる。 （もっと読む）

【課題】インダクタの使用による面積増大や、製造ばらつきによる歩留まり低下を防ぎつつ、動作周波数範囲を拡大する。
【解決手段】制御電圧によって制御される周波数で発振して発振信号を出力する電圧制御発振器１０６と；発振信号を分周して第１の分周信号を出力する、自走周波数が制御可能なプリスケーラ１０７と；第１の分周信号を分周して第２の分周信号を出力するプログラマブル・ディバイダ１０２と；第２の分周信号の位相と基準クロック信号の位相を比較して位相差に対応する信号を出力する位相比較器１０８を含み、位相差に対応して制御電圧を生成する制御電圧生成部と；第２の分周信号の周波数と基準クロック信号の周波数を比較して周波数差に対応した信号を出力する周波数比較器１０３と；周波数差に対応した信号に従って周波数差を最小化するように自走周波数を制御する制御部１０９と；を具備する。 （もっと読む）

データ通信システムは、第１のクロック発生回路を有する送信機と、第２のクロック発生回路を有する受信機とを具えている。第１及び第２のクロック発生回路のうちの少なくとも一方の特定のクロック発生回路が順次のデータバースト間でパワーダウンされるようになっている。このデータ通信システムは、前記特定のクロック発生回路がパワーダウンした際にこのデータ通信システムを実用使用状態に起動するのを促進させる。このデータ通信システムは、起動時に前記特定のクロック発生回路の動作量を予め決定した値にプリセットする。
（もっと読む）

【課題】広い周波数領域に渡って妨害波を低減できる入力妨害波低減回路の小型化、およびそのような入力妨害波低減回路を備える無線受信回路の小型化を図る。
【解決手段】受信信号は、トランジスタＱ１のゲートに与えられる。トランジスタＱ１はトランジスタＱＡ〜ＱＤに接続され、トランジスタＱ１、ＱＡ〜ＱＤにより４個の増幅器が構成される。トランジスタＱＡ〜ＱＤには、それぞれ調整回路１３Ａ〜１３Ｄが接続されている。調整回路１３Ａ〜１３Ｄは、ＬＣ共振回路であり、その共振周波数は調整信号および微調整信号により調整される。選択信号は、４個の増幅器の中から使用すべき増幅器を選択する。選択された増幅器の利得周波数は、対応する調整回路（１３Ａ〜１３Ｄ）の共振周波数に応じて決まる。選択された増幅器により増幅された信号が出力される。 （もっと読む）

【課題】ＰＬＬ回路を使用し、より幅広い環境変動に適応して周波数を一定値にロックすることのできるクロック発生装置を得る。
【解決手段】クロック発生装置２００は、基本的に同一構成で共にＬＣ型ＶＣＯを備えた第１および第２のＰＬＬ回路２０１、２０２を備えている。マスタ側の第１のＰＬＬ回路２０１の第１のＶＣＯ２２４₁に加わる第１の制御電圧２２８₁は基準電圧検出回路２１２で３つの固定値と比較され、その結果に応じて第２のＰＬＬ回路２０２の容量スイッチ２４７、２５７の値を調整しておいて、出力セレクタ２０７で第１のＰＬＬ回路２０１から第２のＰＬＬ回路２０２にクロックの選択を切り替える。 （もっと読む）

【課題】 回路規模を小さく抑えたまま、動作確認テストを確実に行なうことができるシリアルインターフェース回路を提供する。
【解決手段】 テストコントローラ１３から擬似ランダムデータを送信用ＰＬＬ回路１２に出力して、送信用ＰＬＬ回路１２でランダムなジッタを含んだクロックを生成し、シリアライザ１１でこのクロックを用いてパラレルの送信データＴｒａｎｓｍｉｔＤａｔａをシリアル送信データＳＯに変換し、シリアルループバック回路３０およびマルチプレクサ２４を経由してクロック・データリカバリ回路２２に入力する。クロック・データリカバリ回路２２では、そのシリアル送信データＳＯを、受信用ＰＬＬ回路２１からのいずれかのクロックで取り込み、デシリアライザ２３でパラレルデータＲｅｃｏｖｅｒｅｄＤａｔａを生成する。 （もっと読む）

【課題】基地局を介した通信と、基地局を介さずに直接、他の移動無線機と通信をおこなう二つのモードにより通信する移動無線機において、直接通信のときであっても、環境の温度変化や発信器の経年変化によらず、安定して送信周波数を生成する
【解決手段】基地局の圏内で通信では、ＡＦＣ部は、受信周波数に基づいて、電圧制御発信器に印加する電圧制御値を調整する。中央処理装置は、その電圧制御値と温度センサーによって検知される温度を対にしてメモリに記憶する。基地局の圏外で他の無線機と通信するときには、中央処理装置は、メモリに記憶された電圧制御値と温度センサーのデータと、現在検知されている温度により、最適な電圧制御値を計算し、その電圧制御値に従って電圧制御発信器に制御電圧を印加して、基準周波数を生成し、それによる送信周波数により、他の移動無線機と通信する。 （もっと読む）

【課題】入力信号の断、回復状態でも出力の周波数変動を抑制し、周波数精度を維持するＰＬＬ回路の提供。
【解決手段】入力を所望周波数に分周する第１分周手段３と、電圧制御発振器７出力を所望周波数に分周する第２分周手段８と、前記第１分周手段３出力と前記第２分周手段出力８間の第１位相比較手段４と、前記第１分周手段３出力と前記第２分周手段８出力の反転の一方の第１選択手段１１と、前記第２分周手段８出力と前記第１選択手段１１出力間の第２位相比較手段１２と、前記第１位相比較手段４出力と、前記第２位相比較手段１２出力の一方の第２選択手段６と、入力信号監視手段９と、前記入力信号監視手段９からの監視結果に対して一定時間のタイミングを生成するタイミング生成手段１０と、を備え、前記第１選択手段１１及び前記第２選択手段６は、前記タイミング生成手段１０からの信号状態に従って選択する。 （もっと読む）

【課題】スプリアスが生じにくい。
【解決手段】ＡＤＣから入力されたｎビットのデジタル信号は、ｍビットが整数部４１、且つ、ｎ−ｍビットがデジタル制御値時間変化部４３に入力される。そして、デジタル制御値時間変化部４３から時間的に変化するデジタル制御値が小数部４２に入力される。デジタル制御発振器４は、整数部４１によってステップ周波数刻みで発振周波数を変化させる。また、小数部４２によってステップ周波数よりも小さな周波数刻みで発振周波数を変化させる。このとき、小数部４２によって変化させることができる周波数は、ステップ周波数よりも大きい。 （もっと読む）

【課題】ＩＰタイプなどのパケット交換ネットワークに接続されるリモート通信装置におけるＰＬＬのロック又は同期を高速化する。
【解決手段】クロック信号を表すカウンタ信号を生成する装置であって、リファレンスクロック周波数に従ってクロック信号を提供するクロック手段と、提供クロック信号の個数を表す周期的なランプの信号を提供するカウンタと、カウンタ信号を構成するため、選択されたサンプリング周波数によりランプ信号をサンプリングするサンプラとを有し、クロック手段は、リファレンスクロック周波数と異なる少なくとも１つの他の周波数のクロック信号を提供するよう構成し、さらに受信したコマンドに従って提供可能なクロック周波数の１つを選択し、選択されたクロック周波数とリファレンスクロック周波数との間のレシオの値と乗算されたリファレンスサンプリング周波数に等しいサンプリング周波数を規定する制御手段を有する装置を提供する。 （もっと読む）

【課題】 高速起動性、低消費電力性、定常状態における低スプリアス性を同時に満足し、かつ性能を左右するパラメータを最適化する。
【解決手段】 分数分周モードと整数分周モードとを切り換える構成であり、ＰＬＬ起動時から収束に至るまでの収束時間Ｔacq を設定し、その収束時間Ｔacq が、制動係数ζ、固有周波数ω_n 、初期周波数差Ω₀ に対して、
Ｔacq ＝Ω₀²／(2ζω_n³) …(a)
で表されるときに、制動係数ζを0.5 ≦ζ≦１とし、ＰＬＬ起動時に固有周波数ω_n が (a)式を満たすように分数分周モードの分周比を設定し、収束したと見なすタイミングＴs(＝Ｔacq)で、ループフィルタを切り換えることなく、整数分周モードの分周比に切り換える構成である。 （もっと読む）

【課題】ＶＣＯのバンド毎にチャージポンプ電流を設定しても、ループ帯域のばらつきを抑圧することができるＰＬＬ制御システムを提供する。
【解決手段】ＰＬＬ制御システムにおいて、ＴＣＸＯ８と、分周器Ｂ８と、複数のバンドを有するＶＣＯ４と、分周器Ａ５と、分周器Ａ５と分周器Ｂ８の２つの分周信号を比較する位相比較器６と、ＶＣＯ４への電圧を出力するループフィルタ２と、位相比較器６の比較信号に応じてループフィルタ２へ電流を供給するチャージポンプ回路３と、ループフィルタ２に対してプリチャージするプリチャージ回路１と、制御部９とを備え、制御部９は、プリチャージ回路１によるプリチャージを、複数のバンドに対応して予め設定された離散的な情報に基づいて離散的に制御する。 （もっと読む）