コスト的に有効な低ノイズの単一ループシンセサイザー
低コストで低位相ノイズのマイクロ波シンセサイザーは、ＤＤＳ変調回路と位相ロックループを含む。ＤＤＳ変調回路はＤＤＳの出力を高周波数に変調する。位相ロックループはＤＤＳ出力をダウンコンバートし、ダウンコンバート信号を比較的低周波数の固定されたリファレンスにロックする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、全般的にエレクトロニクス用自動試験設備（ＡＴＥ）に関し、より特定には、マイクロ波およびＲＦ回路を試験するための低ノイズで高周波数の周期的信号の合成に関する。
【背景技術】
【０００２】
携帯電話、ポケットベル、ワイヤレス個人データアシスタント（ＰＤＡｓ）のような消費者製品のための高周波数電子デバイスの改良は、改良された電子試験の必要を生じていた。同時に、製品製造者には試験コストを低減するようにプレッシャーが懸けられていた。
【０００３】
高周波数電子デバイスの試験における重要なコンポーネントは、マイクロ波シンセサイザーである。知られているように、「シンセサイザー」は可変周波数の試験信号を生成する電子器具である。試験信号は一般に低いノイズをもった単一周波数「トーン」である。近代的シンセサイザーは、周波数の広帯域に渡る高周波数分解能をそれらに付与するプログラム可能エレクトロニクスを含む。「マイクロ波シンセサイザー」は、マイクロ波周波数帯、即ち１ギガヘルツ（１０９）またはそれ以上近傍の、出力信号を作成するシンセサイザーである。
【０００４】
高周波数デバイスのための試験の一般的タイプは、デバイスが発生する電子ノイズの測定を含む。このタイプの試験を行うには、試験下のデバイスあるいは「ＤＵＴ」は、試験システムあるいは「デスター」に接続される。テスターは一般に電力供給源、マイクロ波シンセサイザー、およびサンプリング器具を含む。試験プログラムの制御下で、テスターは電力供給源を稼動してＤＵＴにパワーを印加して、シンセサイザーが入力信号をＤＵＴに印加できるようにし、サンプリング器具がＤＵＴからの出力信号を測定できるようにする。出力信号上のノイズがそれから測定され、測定されたノイズは試験制限と比較されて、ＤＵＴのノイズ性能が試験制限内であるかどうかを決定する。
【０００５】
多くの高周波数デバイスにとって、ＤＵＴからの出力信号は一般にＤＵＴに印加された入力信号の関数である。例えば、もし入力信号が周波数ＦＩＮを有していれば、出力も一般に周波数ＦＩＮまたはその倍数を有する。厳密な入出力関係は、試験されているデバイスのタイプに依るが、入力と出力の間の何らかの数的関係がほぼ常に存在する。これがそうであるため、シンセサイザーによって発生されたあらゆるノイズは出力信号において現れ得る。測定されているノイズがＤＵＴによって発生されたのかシンセサイザーによって注入されたのかがはっきりしないために、このノイズはＤＵＴのあらゆるノイズ測定における不確定性を作り出す。
【０００６】
従って、シンセサイザーのノイズは最も重要な仕様である。このノイズを低減することにより、測定の不確定性がそれに応じて低減され、試験の品質が向上される。
【０００７】
多くの電子デバイスは何らかの類の位相変調方式を採用するので、シンセサイザーが低い位相ノイズを発生することが特に決定的である。知られているように、「位相ノイズ」は、デバイスによって作成された信号の位相における変動を指す。位相ノイズは、代替的にタイミングジッターとして見ることができる。
【０００８】
試験システム開発者は、低い位相ノイズをもったマイクロ波シンセサイザーを開発することを模索してきた。彼らの努力はしばしば、調和して動作する複数の調節可能な位相ロックループ回路からなるシンセサイザーを開発することを必要としていた。
【０００９】
図１は、従来のマルチループシンセサイザー１００の例を示す。シンセサイザー１００は３つのループをもったシンセサイザーを示すが、対象とする応用の必要に応じて、マルチループデザインはより多いかまたは少ない数のループを含んでも良いことは理解されるべきである。
【００１０】
図１のマルチループシンセサイザー１００では、メイン位相ロックループ１０２がベースバンド入力信号（ベースバンド入力）を受け取り、マイクロ波出力信号（ＲＦＯＵＴ）を作成する。メイン位相ロックループ１０２は、その前方経路に、位相比較器１１０、ループフィルタ／増幅器１１２、およびＶＣＯ（電圧制御発振器）１１４を含み、その後方経路に一連のミキサ１１６／１２０およびフィルタ／増幅器１１８／１２２を含む。
【００１１】
追加の位相ロックループ１０４と１０６が、追加の高周波数信号を生成するのに設けられる。位相ロックループ１０４と１０６は各々、位相比較器１３４／１５４、ループフィルタ／増幅器１３６／１５６、ＶＣＯ１３８／１５８、およびフィードバックデバイダ１４０／１６０を含む。入力デバイダ１３２／１５２が、それぞれクロック源１３０からの入力信号を分割するのに設けられる。
【００１２】
位相ロックループ１０４と１０６の出力は、メインループ１０２中のミキサ１１６と１２０に結合される。ミキサ１１６と１２０は順次ＲＦＯＵＴをダウンコンバートして、はるかに低い周波数のフィードバック信号を作成する。位相検出器１１０は、比較的低周波数のフィードバック信号をベースバンド入力と比較し、ループ１０２の動作は、フィードバック信号をベースバンド入力に等しい周波数に強制する傾向がある。
【００１３】
所望の出力周波数ＲＦＯＵＴをプログラムするには、粗調節および微調節の両方が行われる。ループ１０４と１０６のデバイダ１３２、１５２、１４０、１６０は、粗い出力周波数を確立するように調節される。ベースバンド入力は、例えばダイレクトデジタル合成デバイス（ＤＤＳ）をプログラムすることによって、デバイダによってなされた粗い周波数設定の間に同調するように調節される。
【００１４】
マルチループシンセサイザー１００の多くのデザイン特徴は、低い位相ノイズを助長する。例えば、クロック源１３０は、クリスタル発振器のような、一般に低ノイズで固定周波数のリファレンスである。フィルタ／増幅器１３６と１５６は一般に、メインループ１０２のミキサ１１６と１２０に注入されるノイズを低減するために、長い時間定数を有する。メインループ１０２は一般に、ノイズ増幅を低減する傾向のある周波数分割をもたない。
【００１５】
マルチループデザイン１００の顕著な利点はしかし、コストを伴ってもたらされる。回路の部品カウントは高く、多くのフィルタが要求される。これらのフィルタは高価であり、大量のスペースを占める。加えて、マルチループシンセサイザー１００は相互作用する複数のフィードバック回路を含むので、シンセサイザー１００の整定時間はときどき予測するのが難しい。
【００１６】
必要であるのは、低位相ノイズをもち、予測可能な整定特性をもち、マルチループデザインよりも低いコストで造ることができる、マイクロ波シンセサイザーである。
【発明の概要】
【００１７】
発明の一実施形態に従うと、マイクロ波シンセサイザーは、参照周波数を生成する参照発振器と、変調ＤＤＳ信号を生成するＤＤＳ変調回路と、参照発振器およびＤＤＳ変調回路に結合され、可変周波数出力信号を生成する位相ロックループ回路と、を含む。位相ロックループ回路は、参照発振器に結合された第一の入力と、フィードバック信号を受け取る第二の入力と、出力と、を有する位相比較回路を含む。位相ロックループ回路は更に、 位相比較回路の出力に結合された制御入力と、可変周波数出力信号を生成する出力と、を有する制御可能発振器を含む。加えて、位相ロックループ回路は、ＤＤＳ変調回路に結合された第一の入力と、制御可能発振器の出力に結合された第二の入力と、位相比較回路の第二の入力に結合された出力と、を有するミキサ回路を含む。
【００１８】
発明の別の実施形態に従うと、マイクロ波シンセサイザーは、参照周波数を受け取る第一の入力と、フィードバック信号を受け取る第二の入力と、出力と、を有する位相比較回路を含む。また、位相比較回路の出力に結合された制御入力と、可変周波数出力信号を生成する出力と、を有する制御可能発振器も含まれる。さらに、制御可能発振器の出力に結合された入力と、分割信号を提供する出力と、を有するプログラム可能デバイダも含まれる。マイクロ波シンセサイザーは更にまた、変調信号を受け取るように適応された第一の入力と、プログラム可能デバイダの出力に結合された第二の入力と、位相比較回路の第二の入力に結合されフィードバック信号を提供する出力と、を有するミキサ回路を含む。
【００１９】
発明の更なる実施形態に従うと、マイクロ波シンセサイザーは、参照周波数を生成する参照発振器を含む。マイクロ波シンセサイザーは、参照発振器に結合され、各々が参照周波数の異なる倍数においてそれぞれの出力信号を生成する、複数の周波数逓倍部を含む。更に、複数の周波数逓倍部に結合されたクロック入力と、プログラム可能な周波数と第一の位相を有する第一のＤＤＳ信号を生成する出力と、を有する第一のＤＤＳ部が含まれる。加えて、マイクロ波シンセサイザーは、複数の周波数逓倍部に結合されたクロック入力と、プログラム可能な周波数と第一の位相とは異なる第二の位相を有する第二のＤＤＳ信号を生成する出力と、を有する第二のＤＤＳ部を含む。直角位相ミキサ回路は、第一および第二のＤＤＳ回路の出力にそれぞれ結合された第一および第二の入力と、複数の周波数逓倍部に結合された第三の入力と、出力と、を有する。マイクロ波シンセサイザーは更に、参照発振器に結合された第一の入力と、直角位相ミキサ回路の出力に結合された第二の入力と、可変周波数出力信号を提供する出力と、を有する位相ロックループ回路を含む。
【００２０】
発明の新規な特徴は、後に続く記載と図面の考察から明白となるであろう。
【図面の簡単な説明】
【００２１】
【図１】図１は、従来技術によるマルチループマイクロ波シンセサイザーの簡略化された概要である。
【図２】図２は、発明の実施形態によるマイクロ波シンセサイザーの簡略化された概要である。
【図３】図３は、図２のシンセサイザーで使うことができる、周波数参照源の実施形態の概要である。
【図４】図４は、図２のシンセサイザーで使うことができる、高周波数ローカル発振器（ＬＯ）を生成する回路の実施形態の概要である。
【図５】図５は、図２のシンセサイザーで使うことができる、直角位相ＤＤＳ信号を生成するＤＤＳ回路の実施形態の概要である。
【図６】図６は、図５に示す直角位相ＤＤＳ信号を受け取る、単一サイドバンドアップコンバータの実施形態の概要である。
【図７】図７は、図２に示すメインＰＬＬ回路の実施形態の概要である。
【図８】図８は、図２のシンセサイザーをプログラムするプロセスを示すフローチャートである。
【図９】図９は、図２の回路において２つのＤＤＳ値の間の値に対応する周波数を出力するための２つのＤＤＳ値をディザーするプロセスを示すフローチャートである。
【図１０】図１０は、図５に示す直角位相ＤＤＳと共に構成されたときの、図２のシンセサイザーをカリブレートするプロセスを示すフローチャートである。
【発明を実施するための形態】
【００２２】
この文書を通じて使われるように、「からなる」、「含む」、「有する」といった言葉は、ある物のいくつかの項目、ステップ、要素または側面を限定的でない形で述べることを意図されている。これに反する特定の記述がなされない限り、これらの言葉は、追加の物事を付け加えることができない限定されたリストを示すものではない。
【００２３】
図２は、発明の描写的実施形態によるマイクロ波シンセサイザー２００を示す。マイクロ波シンセサイザー２００は、参照発振器２１０、ＤＤＳ変調回路２１２、位相ロックループ回路２１４、出力調整回路２１６、およびコントローラ２６０を含む。コントローラ２６０は、ＤＤＳ変調回路２１２、位相ロックループ回路２１４、および出力調整回路２１６に入力を提供し、それらからの出力を受け取って、これらの回路を制御し、オプションでこれらの回路から情報を読み戻す。
【００２４】
ＤＤＳ変調回路２１２は好ましくは、複数のローカル発振器２２０ａ−２２０ｎを含む。各ローカル発振器は好ましくは、参照発振器２１０に結合された入力と、その周波数が参照周波数の倍数である信号を提供するための出力を有する。異なるローカル発振器２２０ａ−２２０ｎの出力周波数は好ましくは互いに異なる。ローカル発振器２２０ａ−２２０ｎはセレクタ２２２と２２４のペアの入力に結合される。各セレクタ２２２／２２４は好ましくは、「ｎ」個のローカル発振器の各々に一つずつ、「ｎ」個の入力をもつ。各セレクタは、コントローラ２６０の制御下で、その「ｎ」個の入力における信号の一つをその出力に伝えるように構成されている。セレクタ２２２は周波数デバイダ２２６に結合された出力を有し、周波数デバイダ２２６はＤＤＳ回路２２８のクロック入力に接続された出力、ＤＤＳ ＣＬＫ、を有する。ＤＤＳ回路２１８は、ミキサ２３０の第一の入力に結合された出力、ＤＤＳ ＯＵＴ、を有する。セレクタ２２４は、ミキサ２３０の第二の入力に結合された出力（ＬＯ）を有する。セレクタ２２２と２２４は好ましくは、ＲＦスイッチによって実装される。選択可能フィルタ２３２がオプションでミキサ２３０の出力に結合される。フィルタ２３２は好ましくはローパスフィルタまたはハイパスフィルタのどちらかとして構成可能である。フィルタ２３２の出力は、変調されたＤＤＳ信号、ＤＤＳ ＭＯＤ、を位相ロックループ回路２１４に伝える。
【００２５】
位相ロックループ回路２１４は、位相比較器２４０、ループフィルタ２４２、および制御可能発振器２４４を含む。クロスオーバースイッチ２３８が好ましくは位相比較器２４０の入力において設けられる。クロスオーバースイッチは、参照発振器に結合された第一の入力とフィードバック信号を受け取るための第二の入力を有する。それはまた位相比較器２４０の第一および第二の入力に結合された２つの出力を有する。クロスオーバースイッチ２３８は、入力が直接出力に通過させられる（入力１から出力１へ、入力２から出力２へ）通過モードと、入力がクロスされる（入力１から出力２へ、入力２から出力１へ）クロスオーバーモード、の２つのモードを有する。クロスオーバースイッチ２３８は、個別の要素として設けられても良く、また位相比較器２４０と一体化されても良い。
【００２６】
クロスオーバースイッチ２３８は、位相比較器２４０の極性が反転されることを許容する。この能力は、シンセサイザー２００にロッキングのためのより大きな柔軟性をもたらす。
【００２７】
位相ロックループ回路２１４はまた、プログラム可能デバイダ２４６、ミキサ２４８、およびローパスフィルタ２５０を含む。プログラム可能デバイダ２４６は、制御可能発振器２４４の出力に結合された入力と、ミキサ２４８の第一の入力に結合された出力を有する。ミキサ２４８は、ＤＤＳ ＭＯＤを受け取るための、ＤＤＳ変調回路に結合された第二の入力を有する。ミキサ２４８は、ローパスフィルタ２５０に結合された出力を有し、ローパスフィルタ２５０はクロスオーバースイッチ２３８の第二の入力に結合された出力を有する。
【００２８】
位相ロックループ回路２１４の出力、ＰＬＬ ＯＵＴは、出力調整回路２１６に結合される。出力調整回路は、一つ以上のプログラム可能デバイダ２５２とフィルタバンク２５４を含む。
【００２９】
マイクロ波シンセサイザー２００は好ましくは、参照発信機２１０に同期して動作する。ＤＤＳ変調回路２１２内では、ローカル発振器２２０ａ−２２０ｎの各々が参照発振器２１０からの参照周波数ＦＲＥＦを受け取り、その周波数が参照周波数の倍数である出力信号を作成する。セレクタ２２２は、デバイダ２２６への入力のためにローカル発振器２２０ａ−２２０ｎの一つからの出力信号を選択するように動作される。同様に、セレクタ２２４は、ミキサ２３０への入力のためにローカル発振器の一つの出力であるその出力信号を選択するように動作される。
【００３０】
セレクタ２２２／２２４とデバイダ２２６が所望の値に設定されると、ＤＤＳ回路２２８は所望の周波数でＤＤＳ ＯＵＴを作成するようにプログラムされる。ミキサ２３０はＤＤＳ ＯＵＴをセレクタ２２４からのＬＯと混合する。ミキサの出力の周波数内容は従って一般に、キャリア成分ＬＯと、ＤＤＳ ＯＵＴの周波数によってキャリアからオフセットされた上および下サイドバンドを含む。選択可能フィルタ２３２は好ましくは、ミキサ２３０の出力をフィルタして上サイドバンドまたは下サイドバンドのどちらかを選択してＤＤＳ ＭＯＤを作り出し、それはそれから位相ロックループ回路２１４に渡される。
【００３１】
位相ロックループ回路２１４内では、制御可能発振器２４４の出力、ＰＬＬ ＯＵＴ、がマイクロ波レンジの周波数を提供する。プログラム可能デバイダ２４６は、それらの周波数を低減し、ミキサ２４８は、デバイダ２４６の出力をダウンコンバートする。ミキサ２４８に出力は従って一般に、ＤＤＳ ＭＯＤの周波数によってオフセットされたサイドバンドをもつ分割されたＰＬＬ ＯＵＴ周波数を含む。ローパスフィルタ２５０は、ミキサ２３０と２４８によって作成されたより高い混合プロダクトをフィルタする。ローパスフィルタ２５０はフィードバック信号を提供するので、ループの負のフィードバックはミキサ２４８の下サイドバンドを参照周波数ＦＲＥＦへと駆動する傾向があり、従ってＰＬＬ ＯＵＴを所定のマイクロ波周波数へと駆動する傾向がある。ＰＬＬ ＯＵＴの周波数はそれから望まれるように分割されフィルタされて、任意のより低い周波数を作成する。
【００３２】
代数的には、ＤＤＳ ＭＯＤは、フィルタ２３２の設定に依って、（ＬＯ＋ＤＤＳ ＯＵＴ）または（ＬＯ−ＤＤＳ ＯＵＴ）として表すことができる。もしプログラム可能デバイダ２４６がＤの分割ファクターを有し、クロスオーバースイッチ２３８がその通過モードに構成されていれば、位相比較器２４０がロックするサイドバンドは、
（ＰＬＬ ＯＵＴ）／Ｄ−（ＬＯ＋ＤＤＳ ＯＵＴ）または
（ＰＬＬ ＯＵＴ）／Ｄ−（ＬＯ−ＤＤＳ ＯＵＴ）
のどちらかの周波数を有する。
【００３３】
クロスオーバースイッチ２３８は、シンセサイザーがＤＤＳ ＭＯＤよりも低い周波数において（ＰＬＬ ＯＵＴ）／Ｄを作成するようにプリチューンされて構成されているときに、ループが負のフィードバックを維持してロックすることを許容する。クロスオーバースイッチ２３８をそのクロスオーバーモードに構成することによって、位相比較器２４０がロックするサイドバンドは以下の追加の周波数を有する。
【００３４】
（ＬＯ＋ＤＤＳ ＯＵＴ）−（ＰＬＬ ＯＵＴ）／Ｄおよび
（ＬＯ−ＤＤＳ ＯＵＴ）−（ＰＬＬ ＯＵＴ）／Ｄ
フィードバックは、上記の表現の各々を参照周波数に等しくなるように強制するので、ＰＬＬ ＯＵＴについて解いて、次の４つの可能性を作り出すことができる。
【００３５】
ＰＬＬ ＯＵＴ＝Ｄ＊（ＬＯ＋ＤＤＳ ＯＵＴ＋ＦＲＥＦ）
ＰＬＬ ＯＵＴ＝Ｄ＊（ＬＯ−ＤＤＳ ＯＵＴ＋ＦＲＥＦ）
ＰＬＬ ＯＵＴ＝Ｄ＊（ＬＯ＋ＤＤＳ ＯＵＴ−ＦＲＥＦ）または
ＰＬＬ ＯＵＴ＝Ｄ＊（ＬＯ−ＤＤＳ ＯＵＴ−ＦＲＥＦ）
Ｄ、ＦＲＥＦ、ＬＯ、ＤＤＳ ＯＵＴの値の適切な選択がＰＬＬ ＯＵＴについて幅広い周波数レンジを作り出すことができるのは明らかであり、これはマイクロ波シンセサイザー２００の幅広い周波数レンジに結果としてなる。
【００３６】
図３は、参照発振器２１０の描写的実施形態を示す。発振器は、システムクロックから駆動された位相ロックループを含む。位相ロックループは、位相−周波数検出器３１０、ループフィルタ３１２、および制御可能発振器３１４を含む。知られているように、位相−周波数検出器はその入力信号間の位相とともに周波数におけるミスマッチも検出することができる位相検出器の一種である。位相−周波数検出器３１０は、システムクロックを受け取る第一の入力と、制御可能発振器３１４からのフィードバック信号を提供する第二の入力を有する。位相ロックループは従ってシステムクロックのフィルタされ浄化されたバージョンを提供する。
【００３７】
システムクロックは好ましくは、同期動作のためにＡＴＥシステム中の異なる設備に分配された信号である。それはデジタルクロックまたはアナログクロックであっても良い。厳密な周波数は決定的ではない。ループフィルタ３１２は好ましくは、ループ内の位相ノイズを強くフィルタするために非常に低い帯域幅を有する。制御可能発振器３１４は好ましくは、低コストのセラミック共振器のような、電圧制御のクリスタル発振器である。
【００３８】
図４は、ローカル発振器（２２０ａ−２２０ｎのいずれか）の描写的実施形態を示す。単一の発振器だけが示されるが、回路トポロジーは発振器２２０ａ−２２０ｎの各々を代表するものである。ローカル発振器はフィルタされたクロック信号ＦＲＥＦを受け取り、その周波数がＦＲＥＦの倍数である出力信号を作成する。ローカル発振器は位相ロックループとして構築されているが、従来の位相検出器または位相−周波数検出器の代わりにサンプリング位相検出器４１０が使われている。知られているように、サンプリング位相検出器はショットキーダイオードペアミキサに容量的に結合されたステップリカバリダイオードを採用する。ステップリカバリダイオードは入力参照信号（ここではＦＲＥＦ）の高調波を生成し、ショットキーダイオードペアは位相検出器として働く。サンプリング位相検出器は、高調波に選択的にロックすることができ、位相ロックループにフィードバックデバイダを必要とすることなく入力リファレンスの周波数逓倍を達成することを可能とする。知られているように、サンプリング位相検出器に基づく位相ロックループにおいてフィードバックデバイダを排除することは、デバイダのノイズ貢献を避けるのみならず、位相検出器ノイズの逓倍も避ける。ローカル発振器２２０ａ−２２０ｎにおいてデバイダを避けることは従って、性能を向上する。サンプリング位相検出器４１０の代わりに、櫛型ジェネレータループを使うことができる。
【００３９】
図５および６は、ＤＤＳ回路２２８とミキサ２３０の実施形態を示す。この実施形態は、その低いコスト、柔軟性、シンセサイザー２００における一体化の単純さのために、特に好まれる。この実施形態は、信号を解析的に、即ち直角位相で、処理することへの電気通信業界における動向を利用する。知られているように、「直角位相」信号は、あらゆる周波数を９０度位相シフトされた正弦波のペアとして表す。一つの正弦波はインフェーズまたは「Ｉ」であり、他のものは直角位相または「Ｑ」である。
【００４０】
図５は直角位相ＤＤＳ回路を示す。直角位相ＤＤＳ回路は、ＤＤＳ部のペア−Ｉ信号を提供するための一つと、Ｑ信号を提供するための一つ、を含む。各ＤＤＳ部は好ましくは、位相−振幅コンバータ５１４／５４４、ＤＡＣ（デジタル−アナログコンバータ）５１６／５４６、ローパスフィルタ５１８／５４８、および出力バッファ５２０／５５０を含む。経済性のために、いくつかの要素はＤＤＳ部の間で共有することができ、複製されなくてもよい。例えば、単一の位相レジスタ５１０、加算器５１２、周波数レジスタ５４０、およびアキュミュレータ５４２だけを設ける必要がある。
【００４１】
直角位相ＤＤＳ回路を動作させるには、コントローラ２６０が位相レジスタ５１０と周波数レジスタ５４０を値でもってプログラムする。ＤＤＳ ＣＬＫの各サイクルがくると、アキュミュレータ５４２は周波数レジスタ５４０の内容をその既に格納された値に加算して、位相に相当している増加するデジタル出力値を作成する。この出力は位相−振幅コンバータ５１４／５４４に提供され、それは増加する位相値をデジタル振幅値に変換する。ＤＡＣ５１６／５４６はそれからデジタル振幅値をアナログレベルに変換する。フィルタ５１８／５４８はそれらのレベルを平滑化し、バッファ５２０／５５０はＩおよびＱ信号を出力する。ＩおよびＱの出力周波数は、周波数レジスタ５４０に格納された値を変化させることによって変化されられる。
【００４２】
位相レジスタ５１０と加算器５１２は、Ｉ出力の位相がＱ出力の位相に対してオフセットされることを許容する。位相レジスタ５１０を９０度に相当するデジタル値にプログラムすることによって、９０度の位相差がＩとＱの間に確立される。同様に、位相レジスタをマイナス９０度にプログラムすることによって、−９０度の位相差がＩとＱの間に確立される。
【００４３】
直角位相ＤＤＳ回路はまた、ＩとＱの中および間のエラーを除去するためのメカニズムを提供する。位相エラーは、位相レジスタ５１０に格納された値を調節することによって訂正することができる。ＤＡＣ中のゲインおよびオフセットエラーは、コントローラ２６０によって提供されるアナログ調節を使って訂正することができる。直角位相ＤＤＳ回路は好ましくは、モノリシックＤＤＳチップのペアまたはデュアルコアモノリシックＤＤＳによって実装される。
【００４４】
図６は、直角位相ミキサの形でのミキサ２３０の好ましい実装を示す。直角位相ミキサは好ましくは、位相スプリッタ６１０、第一と第二のミキサ６１２と６１４、加算器６１６、および出力バッファ６１８を含む。位相スプリッタ６１０は、セレクタ２２４からＬＯ信号を受け取り、ＬＯ信号の２つのバージョンを出力する。各バージョンはＬＯ信号と同じ周波数を有するが、それらの一つは他のものに対して９０度遅延されている。第一のミキサ６１２はシフトされていないバージョンのＬＯをＩ信号と混合し、第二のミキサ６１４はシフトされたバージョンのＬＯをＱ信号と混合する。加算器６１６はミキサ６１２と６１４の出力を組み合わせて、インフェーズ（Ｉ）成分が加算され直行位相成分（Ｑ）が排除された出力信号を作り出す。加算器６１６の出力は従って、ＬＯとＤＤＳ出力周波数ＤＤＳ ＯＵＴの和または差のどちらかである周波数を有する。他の混合プロダクトはフィルタリングを必要とせずに抑制される。所望の和または差信号は、ＩとＱの位相を反転することによって変更することができる。従って、直角位相ミキサは、単に位相レジスタ５１０をプラス９０度またはマイナス９０度のどちらかにプログラムすることによって、ＬＯ＋ＤＤＳ ＯＵＴまたはＬＯ−ＤＤＳ ＯＵＴのどちらかを出力するようにされることができる。
【００４５】
図６に示す直角位相ミキサはまた、単一サイドバンドアップコンバータとしても知られている。単一サイドバンドアップコンバータはマイクロ波および電気通信の分野でよく知られている。この応用で単一サイドバンドアップコンバータを使うことの利点は、それが位相ロックループ回路２１４への通路のための所望のサイドバンド（と従って所望の周波数レンジ）を選択する簡単なやり方を提供することである。それはまたフィルタリングの必要を顕著に低減する。単一サイドバンドアップコンバータが使われたときには、図２からの選択可能フィルタ２３２は一般的に排除することができる。
【００４６】
図７は、位相ロックループ回路２１４の実施形態を示す。位相比較器２４０が位相−周波数検出器７４０でもって実装されていることを見ることができる。制御可能発振器２４４はＹＩＧ発振器でもって実装される。デバイダ２４６はプログラム可能ＲＦプリスケーラ７４６でもって実装される。ミキサ７４８とローパスフィルタ７５０は、図２のミキサ２４８とフィルタ２５０と同様である。
【００４７】
位相−周波数検出器（ＰＦＤ）７４０は、図７の位相ロックループが比較的広い周波数レンジを取得しそれに渡ってロックすることを許容し、ＹＩＧ発振器のプリチューニングの必要を緩和する。ＰＦＤは比較的低い周波数（名目上１００ＭＨｚ）で動作される。廉価で低ノイズのモノリシックＰＦＤは、この周波数における使用のために商業的に入手可能である。
【００４８】
ＹＩＧ発振器７４４は好ましくは粗同調および微同調（ＦＭ）入力の両方を有する。粗同調入力は好ましくはコントローラ２６０内のアナログ回路によって制御される一方、微同調入力は好ましくはロッキングのためのループフィルタ／増幅器７４２に結合される。
【００４９】
図７の位相ロックループ回路は好ましくは、ＰＦＤ７４０に提供されたフィードバック信号をサンプリングするサンプリング回路を含む。サンプリング回路は、スイッチ７３６、ＡＤＣ（アナログ−デジタルコンバータ）７５２、捕捉メモリ７５４、およびＤＦＴ（デジタルフーリエ変換）部７５６を含む。カリブレーション動作中には、スイッチ７３６は閉じられ、ＡＤＣ７５２がフィードバック信号のサンプルを取得するようにされる。これらのサンプルは捕捉メモリ７５４に保持され、格納されたサンプル上で離散フーリエ変換が行われる。結果は分析のためにコントローラ２６０に送ることができる。この能力は、位相ロックループ回路のノイズが直接測定されて出来れば調節されることを許容する。
【００５０】
ここに記載されたマイクロ波シンセサイザー２００の実装詳細は、発明の範囲内で実質的に変形されることができる。しかし特定の好ましい実施形態では、ＦＲＥＦの値は名目上１００ＭＨｚである。ローカル発振器２２０ａ−２２０ｎの数「ｎ」は２である。第一のローカル発振器は１．８ＧＨｚを発生し、第二のローカル発振器は２．０ＧＨｚを発生する。好ましい利用可能なＤＤＳ部との整合性のために、デバイダ２２６のデバイダ値Ｍは好ましくは２である。従って、ＤＤＳ ＣＬＫの値は、９００ＭＨｚまたは１．０ＧＨｚのどちらかに構成されることができる。ＤＤＳ部は好ましくは１００ＭＨｚと３００ＭＨｚの間のレンジで同調可能であり、ＤＤＳ ＭＯＤを１．５ＧＨｚと２．３ＧＨｚの間でギャップなしで可変にする。ＹＩＧ発振器７４４は好ましくは、６．４と１２．８ＧＨｚの間の同調レンジに渡って動作され、プログラム可能ＲＦプリスケーラは好ましくは４、５または６の分割比を提供する。小さな分割比は、ＤＤＳ ＭＯＤのフルレンジに渡ってループのフィードバック要求を満たしたままで、ノイズが低く抑えられていることを確かなものとする。
【００５１】
シンセサイザー２００に使われる多くの部品は在庫で商業的に入手可能である。好適な位相−周波数検出器は、Chelmsford, MAのHittite MicrowaveとPhoenix, AZのON Semiconductorの両方から入手可能である。サンプリング位相検出器は、Londonderry, NHのMicroMetricsとSunnyvale, CAのAeroflex/Metelicsから入手可能である。好適なＤＤＳ回路は、Norwood, MAのAnalog Devicesから取得することができる。単一サイドバンドアップコンバータは、Analog DevicesとSunnyvale, CAのMaxim Integrated ProductsとDallas, TXのTexas InstrumentsとMilpitas, CAのLinear Technologyから購入することができる。
【００５２】
図８は、マイクロ波シンセサイザー２００をプログラムして所望の出力周波数を提供するためのプロセスを示す。ステップは示された順番で行われる必要はない。ステップ８１０では、シンセサイザーは、ユーザから直接またはシンセサイザーにアクセスしている試験プログラムから所望の出力周波数を受け付ける。ステップ８１２では、一つ以上のローカル発振器が選択される。柔軟性のために、ＤＤＳ ＣＬＫとＬＯを提供するためのローカル発振器２２０ａ−２２０ｎは、好ましくは別々に選択される。ステップ８１４では、単一サイドバンドアップコンバータからサイドバンドが選択される。これは一般的には、位相レジスタ５１０の位相をプラスまたはマイナス９０度のどちらかにプログラムし、クロスオーバースイッチ７３８を通過またはクロスオーバーモードのどちらかに構成することによって達成される。ステップ８１６では、ＤＤＳ周波数がプログラムされる。出力デバイダとフィルタはステップ８２０で構成され、ＹＩＧ発振器７４４は期待されるレンジ内の周波数を出力するようにステップ８２２でプリチューンされる。
【００５３】
ローカル発振器２２０ａ−２２０ｎと、上または下サイドバンドと、プリスケーラ値の選択は、主に２つのファクターに基づいてなされる。第一のファクターは、所望の出力周波数を達成する能力である。全ての構成が全ての所望の周波数を達成できるわけではない。第二のファクターは、スプリアスノイズの最小化である。シンセサイザー２００の利点は、多くの場合において、同じ出力周波数を達成するための異なる構成があることである。それらの場合には、最も低いノイズ、特に最も低い位相ノイズ、を作り出す構成が好ましくは選択される。
【００５４】
スプリアスノイズを最小化するようシンセサイザー２００を構成する際に以下のガイドラインを使っても良い：
１． もしＤＤＳ ＯＵＴの周波数が、ＬＯ周波数の一つのサブハーモニックに近ければ、サブハーモニックがより遠く離れているＬＯ周波数（例えば、９００ＭＨｚまたは１ＧＨｚ）を選択する；
２． もしＳＳＢアップコンバータおよび／またはミキサ２４８からの高次混合プロダクトが、ミキサ２４８の出力において近接スパーを作り出せば、以下の一つを行う：
ａ）プリスケーラ２４６について異なる比を選ぶ。
【００５５】
ｂ）クロスオーバースイッチ２３８の極性を反転する、それは問題のあるスパーをバンド外に移動するかもしれない。
【００５６】
ｃ）もしａ）もｂ）も実現可能でなければ、気に障るスパーを最小化するようフォーカスされたカリブレーションを実装する。カリブレーションは以下に図１０との関連で記載される。
【００５７】
３． もし同じシンセサイザー出力周波数について（近接スパーのない）複数の構成が存在すれば、最も低いＤＤＳ出力周波数を有する一つを選ぶ。
【００５８】
図９は、出力周波数が直接プログラムできないときに、所望の出力周波数を生成するためにマイクロ波シンセサイザー２００を使用するためのプロセスを示す。このプロセスの必要は、ＤＤＳ回路の分解能が限られ、ときどき所望の値が直に隣接するＤＤＳレベルによって作成された値の間になることから起きる。このプロセスによると、所望の周波数に近似する周波数を作り出す２つの直接プログラム可能な周波数値がディザーされる。位相ロックループ回路２１４のフィルタリング動作がディザーされた値を平均化して所望の周波数値を作成する。
【００５９】
このプロセスは、以下のように行われる。ステップ９１０では、所望の出力周波数に近似のシンセサイザーからの第一の周波数値を作成するように、シンセサイザー２００が構成されＤＤＳ回路がプログラムされる。第一の遅延間隔待機した後（ステップ９１２）、ＤＤＳ回路がシンセサイザーからの第二の周波数値を作成するようにプログラムされる（ステップ９１４）。第二の周波数値もまた所望の出力周波数に近似するものであるが、第一の周波数値と比べて所望の値の反対側にある。第二の遅延間隔待機した後（ステップ９１６）、プロセスは、異なる値が交互にプログラムされて繰り返される。位相ロックループ回路２１４の動作により、出力周波数は第一および第二の周波数値の時間加重された平均に落ち着く。
【００６０】
図１０は、マイクロ波シンセサイザー２００をカリブレートするためのプロセスを示す。図５に見られたように、直角位相ＤＤＳ回路は、ＩおよびＱ出力信号の間の位相差を調節するための規定と、ＤＡＣ５１６と５４６のゲインと位相を調節するための規定を含む。図７に見られたように、位相ロックループ回路は、サンプリング回路（スイッチ７３６、ＡＤＣ７５２、捕捉メモリ７５４、およびＤＦＴ部７５６）を含む。サンプリング回路は、位相ロックループ回路２１４のフィードバック信号中のノイズを測定するために使うことができる。カリブレーションプロセスによると、シンセサイザー２００が既知の出力周波数を作成するようにプログラムされる（ステップ１０１０）。一旦出力周波数が安定化されると、スイッチ７３６が閉じられてサンプリング回路がフィードバック信号をサンプリングするようにされる（ステップ１０１２）。スプリアスノイズが測定されて検査される（ステップ１０１４）。ステップ１０１８では、ＤＤＳ回路が測定されたスプリアスノイズを低減する試みとして調節される。スプリアスノイズの一つの源はＩとＱの間の位相エラーである。ノイズを最小化するのに、位相レジスタ５１０が調節され（ステップ１０１８）、測定が繰り返される。ノイズの受け入れ可能なレベルが達成されるまで、測定し、ノイズを検査し、位相を調節するプロセスが繰り返される。ＤＡＣ５１６と５４６のゲインおよびオフセットエラーもスプリアスノイズに貢献する。このノイズは、ＤＡＣのゲインおよび／またはオフセットを調節し、スプリアスノイズを測定することによって、同様のやり方で対処されても良い。ＤＡＣはそれから、ノイズの受け入れ可能な（好ましくは最小の）レベルを作り出す調節でもって構成される。カリブレーションが完了したとき、スイッチ７３６は一般に開かれる。
【００６１】
シンセサイザー２００は、低コストと低位相ノイズの利点を供する。その単一ループデザインの簡潔さは、マルチループデザインと比較して必要なハードウェア量を削減する。その直角位相ＤＤＳと単一サインドバンドアップコンバータの使用は、複雑で高価なフィルタを必要とすることなく不要なサイドバンドを抑制する。直角位相ＤＤＳと単一サイドバンドアップコンバータを使用する際に、シンセサイザー２００はまた、低コストで正確に直角位相デバイスを供給するという無線電気通信業界の現在の動向を利用する。シンセサイザー２００は多くの競合するデザインよりも少ないパーツを要求するので、それはより小さい容積に構築することができる。好ましい実施形態では、シンセサイザー２００は、ＡＴＥシステム内の高さ１．８ｃｍ未満の器具スロット中に収まる。加えて、ＤＤＳ ＣＬＫ選択、ＬＯ選択、上または下サイドバンド選択、ＹＩＧ周波数、プリスケーラ値のようなシンセサイザー２００の様々な設定は、しばしばあらゆる所望の出力周波数を作成するようにシンセサイザー２００を構成するためにユーザに複数のチョイスを提供する。これらのチョイスは、ユーザが最善の可能なノイズ性能を与える構成を選択することを可能とする。
【００６２】
一実施形態を記載したが、種々の代替的実施形態または変形を行うことができる。示されて記載されたように、ＤＤＳ変調回路２１２はそのクロックリファレンスを参照発振器２１０から受け取る。しかしこれは単なる例にすぎない。代替的に、ＤＤＳ変調回路は、それ自身のクロックリファレンスを有することができるか、別のソースからクロックリファレンスを受け取ることができる。
【００６３】
示されて記載されたように、ＤＤＳ変調回路２１２は、複数のローカル発振器が設けられている。これは厳格に要求されてはいない。代替的に、単一のローカル発振器を使うことができる。単一のローカル発振器は、固定された周波数の発振器であることができ、または複数の選択可能な周波数を提供することができる。
【００６４】
発明の範囲から逸脱することなく、ここに記載された実施形態に形態および詳細の様々な変更を行っても良いということを、当業者は従って理解するであろう。
【技術分野】
【０００１】
この発明は、全般的にエレクトロニクス用自動試験設備（ＡＴＥ）に関し、より特定には、マイクロ波およびＲＦ回路を試験するための低ノイズで高周波数の周期的信号の合成に関する。
【背景技術】
【０００２】
携帯電話、ポケットベル、ワイヤレス個人データアシスタント（ＰＤＡｓ）のような消費者製品のための高周波数電子デバイスの改良は、改良された電子試験の必要を生じていた。同時に、製品製造者には試験コストを低減するようにプレッシャーが懸けられていた。
【０００３】
高周波数電子デバイスの試験における重要なコンポーネントは、マイクロ波シンセサイザーである。知られているように、「シンセサイザー」は可変周波数の試験信号を生成する電子器具である。試験信号は一般に低いノイズをもった単一周波数「トーン」である。近代的シンセサイザーは、周波数の広帯域に渡る高周波数分解能をそれらに付与するプログラム可能エレクトロニクスを含む。「マイクロ波シンセサイザー」は、マイクロ波周波数帯、即ち１ギガヘルツ（１０９）またはそれ以上近傍の、出力信号を作成するシンセサイザーである。
【０００４】
高周波数デバイスのための試験の一般的タイプは、デバイスが発生する電子ノイズの測定を含む。このタイプの試験を行うには、試験下のデバイスあるいは「ＤＵＴ」は、試験システムあるいは「デスター」に接続される。テスターは一般に電力供給源、マイクロ波シンセサイザー、およびサンプリング器具を含む。試験プログラムの制御下で、テスターは電力供給源を稼動してＤＵＴにパワーを印加して、シンセサイザーが入力信号をＤＵＴに印加できるようにし、サンプリング器具がＤＵＴからの出力信号を測定できるようにする。出力信号上のノイズがそれから測定され、測定されたノイズは試験制限と比較されて、ＤＵＴのノイズ性能が試験制限内であるかどうかを決定する。
【０００５】
多くの高周波数デバイスにとって、ＤＵＴからの出力信号は一般にＤＵＴに印加された入力信号の関数である。例えば、もし入力信号が周波数ＦＩＮを有していれば、出力も一般に周波数ＦＩＮまたはその倍数を有する。厳密な入出力関係は、試験されているデバイスのタイプに依るが、入力と出力の間の何らかの数的関係がほぼ常に存在する。これがそうであるため、シンセサイザーによって発生されたあらゆるノイズは出力信号において現れ得る。測定されているノイズがＤＵＴによって発生されたのかシンセサイザーによって注入されたのかがはっきりしないために、このノイズはＤＵＴのあらゆるノイズ測定における不確定性を作り出す。
【０００６】
従って、シンセサイザーのノイズは最も重要な仕様である。このノイズを低減することにより、測定の不確定性がそれに応じて低減され、試験の品質が向上される。
【０００７】
多くの電子デバイスは何らかの類の位相変調方式を採用するので、シンセサイザーが低い位相ノイズを発生することが特に決定的である。知られているように、「位相ノイズ」は、デバイスによって作成された信号の位相における変動を指す。位相ノイズは、代替的にタイミングジッターとして見ることができる。
【０００８】
試験システム開発者は、低い位相ノイズをもったマイクロ波シンセサイザーを開発することを模索してきた。彼らの努力はしばしば、調和して動作する複数の調節可能な位相ロックループ回路からなるシンセサイザーを開発することを必要としていた。
【０００９】
図１は、従来のマルチループシンセサイザー１００の例を示す。シンセサイザー１００は３つのループをもったシンセサイザーを示すが、対象とする応用の必要に応じて、マルチループデザインはより多いかまたは少ない数のループを含んでも良いことは理解されるべきである。
【００１０】
図１のマルチループシンセサイザー１００では、メイン位相ロックループ１０２がベースバンド入力信号（ベースバンド入力）を受け取り、マイクロ波出力信号（ＲＦＯＵＴ）を作成する。メイン位相ロックループ１０２は、その前方経路に、位相比較器１１０、ループフィルタ／増幅器１１２、およびＶＣＯ（電圧制御発振器）１１４を含み、その後方経路に一連のミキサ１１６／１２０およびフィルタ／増幅器１１８／１２２を含む。
【００１１】
追加の位相ロックループ１０４と１０６が、追加の高周波数信号を生成するのに設けられる。位相ロックループ１０４と１０６は各々、位相比較器１３４／１５４、ループフィルタ／増幅器１３６／１５６、ＶＣＯ１３８／１５８、およびフィードバックデバイダ１４０／１６０を含む。入力デバイダ１３２／１５２が、それぞれクロック源１３０からの入力信号を分割するのに設けられる。
【００１２】
位相ロックループ１０４と１０６の出力は、メインループ１０２中のミキサ１１６と１２０に結合される。ミキサ１１６と１２０は順次ＲＦＯＵＴをダウンコンバートして、はるかに低い周波数のフィードバック信号を作成する。位相検出器１１０は、比較的低周波数のフィードバック信号をベースバンド入力と比較し、ループ１０２の動作は、フィードバック信号をベースバンド入力に等しい周波数に強制する傾向がある。
【００１３】
所望の出力周波数ＲＦＯＵＴをプログラムするには、粗調節および微調節の両方が行われる。ループ１０４と１０６のデバイダ１３２、１５２、１４０、１６０は、粗い出力周波数を確立するように調節される。ベースバンド入力は、例えばダイレクトデジタル合成デバイス（ＤＤＳ）をプログラムすることによって、デバイダによってなされた粗い周波数設定の間に同調するように調節される。
【００１４】
マルチループシンセサイザー１００の多くのデザイン特徴は、低い位相ノイズを助長する。例えば、クロック源１３０は、クリスタル発振器のような、一般に低ノイズで固定周波数のリファレンスである。フィルタ／増幅器１３６と１５６は一般に、メインループ１０２のミキサ１１６と１２０に注入されるノイズを低減するために、長い時間定数を有する。メインループ１０２は一般に、ノイズ増幅を低減する傾向のある周波数分割をもたない。
【００１５】
マルチループデザイン１００の顕著な利点はしかし、コストを伴ってもたらされる。回路の部品カウントは高く、多くのフィルタが要求される。これらのフィルタは高価であり、大量のスペースを占める。加えて、マルチループシンセサイザー１００は相互作用する複数のフィードバック回路を含むので、シンセサイザー１００の整定時間はときどき予測するのが難しい。
【００１６】
必要であるのは、低位相ノイズをもち、予測可能な整定特性をもち、マルチループデザインよりも低いコストで造ることができる、マイクロ波シンセサイザーである。
【発明の概要】
【００１７】
発明の一実施形態に従うと、マイクロ波シンセサイザーは、参照周波数を生成する参照発振器と、変調ＤＤＳ信号を生成するＤＤＳ変調回路と、参照発振器およびＤＤＳ変調回路に結合され、可変周波数出力信号を生成する位相ロックループ回路と、を含む。位相ロックループ回路は、参照発振器に結合された第一の入力と、フィードバック信号を受け取る第二の入力と、出力と、を有する位相比較回路を含む。位相ロックループ回路は更に、 位相比較回路の出力に結合された制御入力と、可変周波数出力信号を生成する出力と、を有する制御可能発振器を含む。加えて、位相ロックループ回路は、ＤＤＳ変調回路に結合された第一の入力と、制御可能発振器の出力に結合された第二の入力と、位相比較回路の第二の入力に結合された出力と、を有するミキサ回路を含む。
【００１８】
発明の別の実施形態に従うと、マイクロ波シンセサイザーは、参照周波数を受け取る第一の入力と、フィードバック信号を受け取る第二の入力と、出力と、を有する位相比較回路を含む。また、位相比較回路の出力に結合された制御入力と、可変周波数出力信号を生成する出力と、を有する制御可能発振器も含まれる。さらに、制御可能発振器の出力に結合された入力と、分割信号を提供する出力と、を有するプログラム可能デバイダも含まれる。マイクロ波シンセサイザーは更にまた、変調信号を受け取るように適応された第一の入力と、プログラム可能デバイダの出力に結合された第二の入力と、位相比較回路の第二の入力に結合されフィードバック信号を提供する出力と、を有するミキサ回路を含む。
【００１９】
発明の更なる実施形態に従うと、マイクロ波シンセサイザーは、参照周波数を生成する参照発振器を含む。マイクロ波シンセサイザーは、参照発振器に結合され、各々が参照周波数の異なる倍数においてそれぞれの出力信号を生成する、複数の周波数逓倍部を含む。更に、複数の周波数逓倍部に結合されたクロック入力と、プログラム可能な周波数と第一の位相を有する第一のＤＤＳ信号を生成する出力と、を有する第一のＤＤＳ部が含まれる。加えて、マイクロ波シンセサイザーは、複数の周波数逓倍部に結合されたクロック入力と、プログラム可能な周波数と第一の位相とは異なる第二の位相を有する第二のＤＤＳ信号を生成する出力と、を有する第二のＤＤＳ部を含む。直角位相ミキサ回路は、第一および第二のＤＤＳ回路の出力にそれぞれ結合された第一および第二の入力と、複数の周波数逓倍部に結合された第三の入力と、出力と、を有する。マイクロ波シンセサイザーは更に、参照発振器に結合された第一の入力と、直角位相ミキサ回路の出力に結合された第二の入力と、可変周波数出力信号を提供する出力と、を有する位相ロックループ回路を含む。
【００２０】
発明の新規な特徴は、後に続く記載と図面の考察から明白となるであろう。
【図面の簡単な説明】
【００２１】
【図１】図１は、従来技術によるマルチループマイクロ波シンセサイザーの簡略化された概要である。
【図２】図２は、発明の実施形態によるマイクロ波シンセサイザーの簡略化された概要である。
【図３】図３は、図２のシンセサイザーで使うことができる、周波数参照源の実施形態の概要である。
【図４】図４は、図２のシンセサイザーで使うことができる、高周波数ローカル発振器（ＬＯ）を生成する回路の実施形態の概要である。
【図５】図５は、図２のシンセサイザーで使うことができる、直角位相ＤＤＳ信号を生成するＤＤＳ回路の実施形態の概要である。
【図６】図６は、図５に示す直角位相ＤＤＳ信号を受け取る、単一サイドバンドアップコンバータの実施形態の概要である。
【図７】図７は、図２に示すメインＰＬＬ回路の実施形態の概要である。
【図８】図８は、図２のシンセサイザーをプログラムするプロセスを示すフローチャートである。
【図９】図９は、図２の回路において２つのＤＤＳ値の間の値に対応する周波数を出力するための２つのＤＤＳ値をディザーするプロセスを示すフローチャートである。
【図１０】図１０は、図５に示す直角位相ＤＤＳと共に構成されたときの、図２のシンセサイザーをカリブレートするプロセスを示すフローチャートである。
【発明を実施するための形態】
【００２２】
この文書を通じて使われるように、「からなる」、「含む」、「有する」といった言葉は、ある物のいくつかの項目、ステップ、要素または側面を限定的でない形で述べることを意図されている。これに反する特定の記述がなされない限り、これらの言葉は、追加の物事を付け加えることができない限定されたリストを示すものではない。
【００２３】
図２は、発明の描写的実施形態によるマイクロ波シンセサイザー２００を示す。マイクロ波シンセサイザー２００は、参照発振器２１０、ＤＤＳ変調回路２１２、位相ロックループ回路２１４、出力調整回路２１６、およびコントローラ２６０を含む。コントローラ２６０は、ＤＤＳ変調回路２１２、位相ロックループ回路２１４、および出力調整回路２１６に入力を提供し、それらからの出力を受け取って、これらの回路を制御し、オプションでこれらの回路から情報を読み戻す。
【００２４】
ＤＤＳ変調回路２１２は好ましくは、複数のローカル発振器２２０ａ−２２０ｎを含む。各ローカル発振器は好ましくは、参照発振器２１０に結合された入力と、その周波数が参照周波数の倍数である信号を提供するための出力を有する。異なるローカル発振器２２０ａ−２２０ｎの出力周波数は好ましくは互いに異なる。ローカル発振器２２０ａ−２２０ｎはセレクタ２２２と２２４のペアの入力に結合される。各セレクタ２２２／２２４は好ましくは、「ｎ」個のローカル発振器の各々に一つずつ、「ｎ」個の入力をもつ。各セレクタは、コントローラ２６０の制御下で、その「ｎ」個の入力における信号の一つをその出力に伝えるように構成されている。セレクタ２２２は周波数デバイダ２２６に結合された出力を有し、周波数デバイダ２２６はＤＤＳ回路２２８のクロック入力に接続された出力、ＤＤＳ ＣＬＫ、を有する。ＤＤＳ回路２１８は、ミキサ２３０の第一の入力に結合された出力、ＤＤＳ ＯＵＴ、を有する。セレクタ２２４は、ミキサ２３０の第二の入力に結合された出力（ＬＯ）を有する。セレクタ２２２と２２４は好ましくは、ＲＦスイッチによって実装される。選択可能フィルタ２３２がオプションでミキサ２３０の出力に結合される。フィルタ２３２は好ましくはローパスフィルタまたはハイパスフィルタのどちらかとして構成可能である。フィルタ２３２の出力は、変調されたＤＤＳ信号、ＤＤＳ ＭＯＤ、を位相ロックループ回路２１４に伝える。
【００２５】
位相ロックループ回路２１４は、位相比較器２４０、ループフィルタ２４２、および制御可能発振器２４４を含む。クロスオーバースイッチ２３８が好ましくは位相比較器２４０の入力において設けられる。クロスオーバースイッチは、参照発振器に結合された第一の入力とフィードバック信号を受け取るための第二の入力を有する。それはまた位相比較器２４０の第一および第二の入力に結合された２つの出力を有する。クロスオーバースイッチ２３８は、入力が直接出力に通過させられる（入力１から出力１へ、入力２から出力２へ）通過モードと、入力がクロスされる（入力１から出力２へ、入力２から出力１へ）クロスオーバーモード、の２つのモードを有する。クロスオーバースイッチ２３８は、個別の要素として設けられても良く、また位相比較器２４０と一体化されても良い。
【００２６】
クロスオーバースイッチ２３８は、位相比較器２４０の極性が反転されることを許容する。この能力は、シンセサイザー２００にロッキングのためのより大きな柔軟性をもたらす。
【００２７】
位相ロックループ回路２１４はまた、プログラム可能デバイダ２４６、ミキサ２４８、およびローパスフィルタ２５０を含む。プログラム可能デバイダ２４６は、制御可能発振器２４４の出力に結合された入力と、ミキサ２４８の第一の入力に結合された出力を有する。ミキサ２４８は、ＤＤＳ ＭＯＤを受け取るための、ＤＤＳ変調回路に結合された第二の入力を有する。ミキサ２４８は、ローパスフィルタ２５０に結合された出力を有し、ローパスフィルタ２５０はクロスオーバースイッチ２３８の第二の入力に結合された出力を有する。
【００２８】
位相ロックループ回路２１４の出力、ＰＬＬ ＯＵＴは、出力調整回路２１６に結合される。出力調整回路は、一つ以上のプログラム可能デバイダ２５２とフィルタバンク２５４を含む。
【００２９】
マイクロ波シンセサイザー２００は好ましくは、参照発信機２１０に同期して動作する。ＤＤＳ変調回路２１２内では、ローカル発振器２２０ａ−２２０ｎの各々が参照発振器２１０からの参照周波数ＦＲＥＦを受け取り、その周波数が参照周波数の倍数である出力信号を作成する。セレクタ２２２は、デバイダ２２６への入力のためにローカル発振器２２０ａ−２２０ｎの一つからの出力信号を選択するように動作される。同様に、セレクタ２２４は、ミキサ２３０への入力のためにローカル発振器の一つの出力であるその出力信号を選択するように動作される。
【００３０】
セレクタ２２２／２２４とデバイダ２２６が所望の値に設定されると、ＤＤＳ回路２２８は所望の周波数でＤＤＳ ＯＵＴを作成するようにプログラムされる。ミキサ２３０はＤＤＳ ＯＵＴをセレクタ２２４からのＬＯと混合する。ミキサの出力の周波数内容は従って一般に、キャリア成分ＬＯと、ＤＤＳ ＯＵＴの周波数によってキャリアからオフセットされた上および下サイドバンドを含む。選択可能フィルタ２３２は好ましくは、ミキサ２３０の出力をフィルタして上サイドバンドまたは下サイドバンドのどちらかを選択してＤＤＳ ＭＯＤを作り出し、それはそれから位相ロックループ回路２１４に渡される。
【００３１】
位相ロックループ回路２１４内では、制御可能発振器２４４の出力、ＰＬＬ ＯＵＴ、がマイクロ波レンジの周波数を提供する。プログラム可能デバイダ２４６は、それらの周波数を低減し、ミキサ２４８は、デバイダ２４６の出力をダウンコンバートする。ミキサ２４８に出力は従って一般に、ＤＤＳ ＭＯＤの周波数によってオフセットされたサイドバンドをもつ分割されたＰＬＬ ＯＵＴ周波数を含む。ローパスフィルタ２５０は、ミキサ２３０と２４８によって作成されたより高い混合プロダクトをフィルタする。ローパスフィルタ２５０はフィードバック信号を提供するので、ループの負のフィードバックはミキサ２４８の下サイドバンドを参照周波数ＦＲＥＦへと駆動する傾向があり、従ってＰＬＬ ＯＵＴを所定のマイクロ波周波数へと駆動する傾向がある。ＰＬＬ ＯＵＴの周波数はそれから望まれるように分割されフィルタされて、任意のより低い周波数を作成する。
【００３２】
代数的には、ＤＤＳ ＭＯＤは、フィルタ２３２の設定に依って、（ＬＯ＋ＤＤＳ ＯＵＴ）または（ＬＯ−ＤＤＳ ＯＵＴ）として表すことができる。もしプログラム可能デバイダ２４６がＤの分割ファクターを有し、クロスオーバースイッチ２３８がその通過モードに構成されていれば、位相比較器２４０がロックするサイドバンドは、
（ＰＬＬ ＯＵＴ）／Ｄ−（ＬＯ＋ＤＤＳ ＯＵＴ）または
（ＰＬＬ ＯＵＴ）／Ｄ−（ＬＯ−ＤＤＳ ＯＵＴ）
のどちらかの周波数を有する。
【００３３】
クロスオーバースイッチ２３８は、シンセサイザーがＤＤＳ ＭＯＤよりも低い周波数において（ＰＬＬ ＯＵＴ）／Ｄを作成するようにプリチューンされて構成されているときに、ループが負のフィードバックを維持してロックすることを許容する。クロスオーバースイッチ２３８をそのクロスオーバーモードに構成することによって、位相比較器２４０がロックするサイドバンドは以下の追加の周波数を有する。
【００３４】
（ＬＯ＋ＤＤＳ ＯＵＴ）−（ＰＬＬ ＯＵＴ）／Ｄおよび
（ＬＯ−ＤＤＳ ＯＵＴ）−（ＰＬＬ ＯＵＴ）／Ｄ
フィードバックは、上記の表現の各々を参照周波数に等しくなるように強制するので、ＰＬＬ ＯＵＴについて解いて、次の４つの可能性を作り出すことができる。
【００３５】
ＰＬＬ ＯＵＴ＝Ｄ＊（ＬＯ＋ＤＤＳ ＯＵＴ＋ＦＲＥＦ）
ＰＬＬ ＯＵＴ＝Ｄ＊（ＬＯ−ＤＤＳ ＯＵＴ＋ＦＲＥＦ）
ＰＬＬ ＯＵＴ＝Ｄ＊（ＬＯ＋ＤＤＳ ＯＵＴ−ＦＲＥＦ）または
ＰＬＬ ＯＵＴ＝Ｄ＊（ＬＯ−ＤＤＳ ＯＵＴ−ＦＲＥＦ）
Ｄ、ＦＲＥＦ、ＬＯ、ＤＤＳ ＯＵＴの値の適切な選択がＰＬＬ ＯＵＴについて幅広い周波数レンジを作り出すことができるのは明らかであり、これはマイクロ波シンセサイザー２００の幅広い周波数レンジに結果としてなる。
【００３６】
図３は、参照発振器２１０の描写的実施形態を示す。発振器は、システムクロックから駆動された位相ロックループを含む。位相ロックループは、位相−周波数検出器３１０、ループフィルタ３１２、および制御可能発振器３１４を含む。知られているように、位相−周波数検出器はその入力信号間の位相とともに周波数におけるミスマッチも検出することができる位相検出器の一種である。位相−周波数検出器３１０は、システムクロックを受け取る第一の入力と、制御可能発振器３１４からのフィードバック信号を提供する第二の入力を有する。位相ロックループは従ってシステムクロックのフィルタされ浄化されたバージョンを提供する。
【００３７】
システムクロックは好ましくは、同期動作のためにＡＴＥシステム中の異なる設備に分配された信号である。それはデジタルクロックまたはアナログクロックであっても良い。厳密な周波数は決定的ではない。ループフィルタ３１２は好ましくは、ループ内の位相ノイズを強くフィルタするために非常に低い帯域幅を有する。制御可能発振器３１４は好ましくは、低コストのセラミック共振器のような、電圧制御のクリスタル発振器である。
【００３８】
図４は、ローカル発振器（２２０ａ−２２０ｎのいずれか）の描写的実施形態を示す。単一の発振器だけが示されるが、回路トポロジーは発振器２２０ａ−２２０ｎの各々を代表するものである。ローカル発振器はフィルタされたクロック信号ＦＲＥＦを受け取り、その周波数がＦＲＥＦの倍数である出力信号を作成する。ローカル発振器は位相ロックループとして構築されているが、従来の位相検出器または位相−周波数検出器の代わりにサンプリング位相検出器４１０が使われている。知られているように、サンプリング位相検出器はショットキーダイオードペアミキサに容量的に結合されたステップリカバリダイオードを採用する。ステップリカバリダイオードは入力参照信号（ここではＦＲＥＦ）の高調波を生成し、ショットキーダイオードペアは位相検出器として働く。サンプリング位相検出器は、高調波に選択的にロックすることができ、位相ロックループにフィードバックデバイダを必要とすることなく入力リファレンスの周波数逓倍を達成することを可能とする。知られているように、サンプリング位相検出器に基づく位相ロックループにおいてフィードバックデバイダを排除することは、デバイダのノイズ貢献を避けるのみならず、位相検出器ノイズの逓倍も避ける。ローカル発振器２２０ａ−２２０ｎにおいてデバイダを避けることは従って、性能を向上する。サンプリング位相検出器４１０の代わりに、櫛型ジェネレータループを使うことができる。
【００３９】
図５および６は、ＤＤＳ回路２２８とミキサ２３０の実施形態を示す。この実施形態は、その低いコスト、柔軟性、シンセサイザー２００における一体化の単純さのために、特に好まれる。この実施形態は、信号を解析的に、即ち直角位相で、処理することへの電気通信業界における動向を利用する。知られているように、「直角位相」信号は、あらゆる周波数を９０度位相シフトされた正弦波のペアとして表す。一つの正弦波はインフェーズまたは「Ｉ」であり、他のものは直角位相または「Ｑ」である。
【００４０】
図５は直角位相ＤＤＳ回路を示す。直角位相ＤＤＳ回路は、ＤＤＳ部のペア−Ｉ信号を提供するための一つと、Ｑ信号を提供するための一つ、を含む。各ＤＤＳ部は好ましくは、位相−振幅コンバータ５１４／５４４、ＤＡＣ（デジタル−アナログコンバータ）５１６／５４６、ローパスフィルタ５１８／５４８、および出力バッファ５２０／５５０を含む。経済性のために、いくつかの要素はＤＤＳ部の間で共有することができ、複製されなくてもよい。例えば、単一の位相レジスタ５１０、加算器５１２、周波数レジスタ５４０、およびアキュミュレータ５４２だけを設ける必要がある。
【００４１】
直角位相ＤＤＳ回路を動作させるには、コントローラ２６０が位相レジスタ５１０と周波数レジスタ５４０を値でもってプログラムする。ＤＤＳ ＣＬＫの各サイクルがくると、アキュミュレータ５４２は周波数レジスタ５４０の内容をその既に格納された値に加算して、位相に相当している増加するデジタル出力値を作成する。この出力は位相−振幅コンバータ５１４／５４４に提供され、それは増加する位相値をデジタル振幅値に変換する。ＤＡＣ５１６／５４６はそれからデジタル振幅値をアナログレベルに変換する。フィルタ５１８／５４８はそれらのレベルを平滑化し、バッファ５２０／５５０はＩおよびＱ信号を出力する。ＩおよびＱの出力周波数は、周波数レジスタ５４０に格納された値を変化させることによって変化されられる。
【００４２】
位相レジスタ５１０と加算器５１２は、Ｉ出力の位相がＱ出力の位相に対してオフセットされることを許容する。位相レジスタ５１０を９０度に相当するデジタル値にプログラムすることによって、９０度の位相差がＩとＱの間に確立される。同様に、位相レジスタをマイナス９０度にプログラムすることによって、−９０度の位相差がＩとＱの間に確立される。
【００４３】
直角位相ＤＤＳ回路はまた、ＩとＱの中および間のエラーを除去するためのメカニズムを提供する。位相エラーは、位相レジスタ５１０に格納された値を調節することによって訂正することができる。ＤＡＣ中のゲインおよびオフセットエラーは、コントローラ２６０によって提供されるアナログ調節を使って訂正することができる。直角位相ＤＤＳ回路は好ましくは、モノリシックＤＤＳチップのペアまたはデュアルコアモノリシックＤＤＳによって実装される。
【００４４】
図６は、直角位相ミキサの形でのミキサ２３０の好ましい実装を示す。直角位相ミキサは好ましくは、位相スプリッタ６１０、第一と第二のミキサ６１２と６１４、加算器６１６、および出力バッファ６１８を含む。位相スプリッタ６１０は、セレクタ２２４からＬＯ信号を受け取り、ＬＯ信号の２つのバージョンを出力する。各バージョンはＬＯ信号と同じ周波数を有するが、それらの一つは他のものに対して９０度遅延されている。第一のミキサ６１２はシフトされていないバージョンのＬＯをＩ信号と混合し、第二のミキサ６１４はシフトされたバージョンのＬＯをＱ信号と混合する。加算器６１６はミキサ６１２と６１４の出力を組み合わせて、インフェーズ（Ｉ）成分が加算され直行位相成分（Ｑ）が排除された出力信号を作り出す。加算器６１６の出力は従って、ＬＯとＤＤＳ出力周波数ＤＤＳ ＯＵＴの和または差のどちらかである周波数を有する。他の混合プロダクトはフィルタリングを必要とせずに抑制される。所望の和または差信号は、ＩとＱの位相を反転することによって変更することができる。従って、直角位相ミキサは、単に位相レジスタ５１０をプラス９０度またはマイナス９０度のどちらかにプログラムすることによって、ＬＯ＋ＤＤＳ ＯＵＴまたはＬＯ−ＤＤＳ ＯＵＴのどちらかを出力するようにされることができる。
【００４５】
図６に示す直角位相ミキサはまた、単一サイドバンドアップコンバータとしても知られている。単一サイドバンドアップコンバータはマイクロ波および電気通信の分野でよく知られている。この応用で単一サイドバンドアップコンバータを使うことの利点は、それが位相ロックループ回路２１４への通路のための所望のサイドバンド（と従って所望の周波数レンジ）を選択する簡単なやり方を提供することである。それはまたフィルタリングの必要を顕著に低減する。単一サイドバンドアップコンバータが使われたときには、図２からの選択可能フィルタ２３２は一般的に排除することができる。
【００４６】
図７は、位相ロックループ回路２１４の実施形態を示す。位相比較器２４０が位相−周波数検出器７４０でもって実装されていることを見ることができる。制御可能発振器２４４はＹＩＧ発振器でもって実装される。デバイダ２４６はプログラム可能ＲＦプリスケーラ７４６でもって実装される。ミキサ７４８とローパスフィルタ７５０は、図２のミキサ２４８とフィルタ２５０と同様である。
【００４７】
位相−周波数検出器（ＰＦＤ）７４０は、図７の位相ロックループが比較的広い周波数レンジを取得しそれに渡ってロックすることを許容し、ＹＩＧ発振器のプリチューニングの必要を緩和する。ＰＦＤは比較的低い周波数（名目上１００ＭＨｚ）で動作される。廉価で低ノイズのモノリシックＰＦＤは、この周波数における使用のために商業的に入手可能である。
【００４８】
ＹＩＧ発振器７４４は好ましくは粗同調および微同調（ＦＭ）入力の両方を有する。粗同調入力は好ましくはコントローラ２６０内のアナログ回路によって制御される一方、微同調入力は好ましくはロッキングのためのループフィルタ／増幅器７４２に結合される。
【００４９】
図７の位相ロックループ回路は好ましくは、ＰＦＤ７４０に提供されたフィードバック信号をサンプリングするサンプリング回路を含む。サンプリング回路は、スイッチ７３６、ＡＤＣ（アナログ−デジタルコンバータ）７５２、捕捉メモリ７５４、およびＤＦＴ（デジタルフーリエ変換）部７５６を含む。カリブレーション動作中には、スイッチ７３６は閉じられ、ＡＤＣ７５２がフィードバック信号のサンプルを取得するようにされる。これらのサンプルは捕捉メモリ７５４に保持され、格納されたサンプル上で離散フーリエ変換が行われる。結果は分析のためにコントローラ２６０に送ることができる。この能力は、位相ロックループ回路のノイズが直接測定されて出来れば調節されることを許容する。
【００５０】
ここに記載されたマイクロ波シンセサイザー２００の実装詳細は、発明の範囲内で実質的に変形されることができる。しかし特定の好ましい実施形態では、ＦＲＥＦの値は名目上１００ＭＨｚである。ローカル発振器２２０ａ−２２０ｎの数「ｎ」は２である。第一のローカル発振器は１．８ＧＨｚを発生し、第二のローカル発振器は２．０ＧＨｚを発生する。好ましい利用可能なＤＤＳ部との整合性のために、デバイダ２２６のデバイダ値Ｍは好ましくは２である。従って、ＤＤＳ ＣＬＫの値は、９００ＭＨｚまたは１．０ＧＨｚのどちらかに構成されることができる。ＤＤＳ部は好ましくは１００ＭＨｚと３００ＭＨｚの間のレンジで同調可能であり、ＤＤＳ ＭＯＤを１．５ＧＨｚと２．３ＧＨｚの間でギャップなしで可変にする。ＹＩＧ発振器７４４は好ましくは、６．４と１２．８ＧＨｚの間の同調レンジに渡って動作され、プログラム可能ＲＦプリスケーラは好ましくは４、５または６の分割比を提供する。小さな分割比は、ＤＤＳ ＭＯＤのフルレンジに渡ってループのフィードバック要求を満たしたままで、ノイズが低く抑えられていることを確かなものとする。
【００５１】
シンセサイザー２００に使われる多くの部品は在庫で商業的に入手可能である。好適な位相−周波数検出器は、Chelmsford, MAのHittite MicrowaveとPhoenix, AZのON Semiconductorの両方から入手可能である。サンプリング位相検出器は、Londonderry, NHのMicroMetricsとSunnyvale, CAのAeroflex/Metelicsから入手可能である。好適なＤＤＳ回路は、Norwood, MAのAnalog Devicesから取得することができる。単一サイドバンドアップコンバータは、Analog DevicesとSunnyvale, CAのMaxim Integrated ProductsとDallas, TXのTexas InstrumentsとMilpitas, CAのLinear Technologyから購入することができる。
【００５２】
図８は、マイクロ波シンセサイザー２００をプログラムして所望の出力周波数を提供するためのプロセスを示す。ステップは示された順番で行われる必要はない。ステップ８１０では、シンセサイザーは、ユーザから直接またはシンセサイザーにアクセスしている試験プログラムから所望の出力周波数を受け付ける。ステップ８１２では、一つ以上のローカル発振器が選択される。柔軟性のために、ＤＤＳ ＣＬＫとＬＯを提供するためのローカル発振器２２０ａ−２２０ｎは、好ましくは別々に選択される。ステップ８１４では、単一サイドバンドアップコンバータからサイドバンドが選択される。これは一般的には、位相レジスタ５１０の位相をプラスまたはマイナス９０度のどちらかにプログラムし、クロスオーバースイッチ７３８を通過またはクロスオーバーモードのどちらかに構成することによって達成される。ステップ８１６では、ＤＤＳ周波数がプログラムされる。出力デバイダとフィルタはステップ８２０で構成され、ＹＩＧ発振器７４４は期待されるレンジ内の周波数を出力するようにステップ８２２でプリチューンされる。
【００５３】
ローカル発振器２２０ａ−２２０ｎと、上または下サイドバンドと、プリスケーラ値の選択は、主に２つのファクターに基づいてなされる。第一のファクターは、所望の出力周波数を達成する能力である。全ての構成が全ての所望の周波数を達成できるわけではない。第二のファクターは、スプリアスノイズの最小化である。シンセサイザー２００の利点は、多くの場合において、同じ出力周波数を達成するための異なる構成があることである。それらの場合には、最も低いノイズ、特に最も低い位相ノイズ、を作り出す構成が好ましくは選択される。
【００５４】
スプリアスノイズを最小化するようシンセサイザー２００を構成する際に以下のガイドラインを使っても良い：
１． もしＤＤＳ ＯＵＴの周波数が、ＬＯ周波数の一つのサブハーモニックに近ければ、サブハーモニックがより遠く離れているＬＯ周波数（例えば、９００ＭＨｚまたは１ＧＨｚ）を選択する；
２． もしＳＳＢアップコンバータおよび／またはミキサ２４８からの高次混合プロダクトが、ミキサ２４８の出力において近接スパーを作り出せば、以下の一つを行う：
ａ）プリスケーラ２４６について異なる比を選ぶ。
【００５５】
ｂ）クロスオーバースイッチ２３８の極性を反転する、それは問題のあるスパーをバンド外に移動するかもしれない。
【００５６】
ｃ）もしａ）もｂ）も実現可能でなければ、気に障るスパーを最小化するようフォーカスされたカリブレーションを実装する。カリブレーションは以下に図１０との関連で記載される。
【００５７】
３． もし同じシンセサイザー出力周波数について（近接スパーのない）複数の構成が存在すれば、最も低いＤＤＳ出力周波数を有する一つを選ぶ。
【００５８】
図９は、出力周波数が直接プログラムできないときに、所望の出力周波数を生成するためにマイクロ波シンセサイザー２００を使用するためのプロセスを示す。このプロセスの必要は、ＤＤＳ回路の分解能が限られ、ときどき所望の値が直に隣接するＤＤＳレベルによって作成された値の間になることから起きる。このプロセスによると、所望の周波数に近似する周波数を作り出す２つの直接プログラム可能な周波数値がディザーされる。位相ロックループ回路２１４のフィルタリング動作がディザーされた値を平均化して所望の周波数値を作成する。
【００５９】
このプロセスは、以下のように行われる。ステップ９１０では、所望の出力周波数に近似のシンセサイザーからの第一の周波数値を作成するように、シンセサイザー２００が構成されＤＤＳ回路がプログラムされる。第一の遅延間隔待機した後（ステップ９１２）、ＤＤＳ回路がシンセサイザーからの第二の周波数値を作成するようにプログラムされる（ステップ９１４）。第二の周波数値もまた所望の出力周波数に近似するものであるが、第一の周波数値と比べて所望の値の反対側にある。第二の遅延間隔待機した後（ステップ９１６）、プロセスは、異なる値が交互にプログラムされて繰り返される。位相ロックループ回路２１４の動作により、出力周波数は第一および第二の周波数値の時間加重された平均に落ち着く。
【００６０】
図１０は、マイクロ波シンセサイザー２００をカリブレートするためのプロセスを示す。図５に見られたように、直角位相ＤＤＳ回路は、ＩおよびＱ出力信号の間の位相差を調節するための規定と、ＤＡＣ５１６と５４６のゲインと位相を調節するための規定を含む。図７に見られたように、位相ロックループ回路は、サンプリング回路（スイッチ７３６、ＡＤＣ７５２、捕捉メモリ７５４、およびＤＦＴ部７５６）を含む。サンプリング回路は、位相ロックループ回路２１４のフィードバック信号中のノイズを測定するために使うことができる。カリブレーションプロセスによると、シンセサイザー２００が既知の出力周波数を作成するようにプログラムされる（ステップ１０１０）。一旦出力周波数が安定化されると、スイッチ７３６が閉じられてサンプリング回路がフィードバック信号をサンプリングするようにされる（ステップ１０１２）。スプリアスノイズが測定されて検査される（ステップ１０１４）。ステップ１０１８では、ＤＤＳ回路が測定されたスプリアスノイズを低減する試みとして調節される。スプリアスノイズの一つの源はＩとＱの間の位相エラーである。ノイズを最小化するのに、位相レジスタ５１０が調節され（ステップ１０１８）、測定が繰り返される。ノイズの受け入れ可能なレベルが達成されるまで、測定し、ノイズを検査し、位相を調節するプロセスが繰り返される。ＤＡＣ５１６と５４６のゲインおよびオフセットエラーもスプリアスノイズに貢献する。このノイズは、ＤＡＣのゲインおよび／またはオフセットを調節し、スプリアスノイズを測定することによって、同様のやり方で対処されても良い。ＤＡＣはそれから、ノイズの受け入れ可能な（好ましくは最小の）レベルを作り出す調節でもって構成される。カリブレーションが完了したとき、スイッチ７３６は一般に開かれる。
【００６１】
シンセサイザー２００は、低コストと低位相ノイズの利点を供する。その単一ループデザインの簡潔さは、マルチループデザインと比較して必要なハードウェア量を削減する。その直角位相ＤＤＳと単一サインドバンドアップコンバータの使用は、複雑で高価なフィルタを必要とすることなく不要なサイドバンドを抑制する。直角位相ＤＤＳと単一サイドバンドアップコンバータを使用する際に、シンセサイザー２００はまた、低コストで正確に直角位相デバイスを供給するという無線電気通信業界の現在の動向を利用する。シンセサイザー２００は多くの競合するデザインよりも少ないパーツを要求するので、それはより小さい容積に構築することができる。好ましい実施形態では、シンセサイザー２００は、ＡＴＥシステム内の高さ１．８ｃｍ未満の器具スロット中に収まる。加えて、ＤＤＳ ＣＬＫ選択、ＬＯ選択、上または下サイドバンド選択、ＹＩＧ周波数、プリスケーラ値のようなシンセサイザー２００の様々な設定は、しばしばあらゆる所望の出力周波数を作成するようにシンセサイザー２００を構成するためにユーザに複数のチョイスを提供する。これらのチョイスは、ユーザが最善の可能なノイズ性能を与える構成を選択することを可能とする。
【００６２】
一実施形態を記載したが、種々の代替的実施形態または変形を行うことができる。示されて記載されたように、ＤＤＳ変調回路２１２はそのクロックリファレンスを参照発振器２１０から受け取る。しかしこれは単なる例にすぎない。代替的に、ＤＤＳ変調回路は、それ自身のクロックリファレンスを有することができるか、別のソースからクロックリファレンスを受け取ることができる。
【００６３】
示されて記載されたように、ＤＤＳ変調回路２１２は、複数のローカル発振器が設けられている。これは厳格に要求されてはいない。代替的に、単一のローカル発振器を使うことができる。単一のローカル発振器は、固定された周波数の発振器であることができ、または複数の選択可能な周波数を提供することができる。
【００６４】
発明の範囲から逸脱することなく、ここに記載された実施形態に形態および詳細の様々な変更を行っても良いということを、当業者は従って理解するであろう。
【特許請求の範囲】
【請求項１】
参照周波数を生成する参照発振器と、
変調ＤＤＳ信号を生成するＤＤＳ変調回路と、
参照発振器およびＤＤＳ変調回路に結合され、可変周波数出力信号を生成する位相ロックループ回路と、からなり、
位相ロックループ回路は、
参照発振器に結合された第一の入力と、フィードバック信号を受け取る第二の入力と、出力と、を有する位相比較回路と、
位相比較回路の出力に結合された制御入力と、可変周波数出力信号を生成する出力と、を有する制御可能発振器と、
ＤＤＳ変調回路に結合された第一の入力と、制御可能発振器の出力に結合された第二の入力と、位相比較回路の第二の入力に結合された出力と、を有するミキサ回路と、を含む、
マイクロ波シンセサイザー。
【請求項２】
制御可能発振器の出力とミキサ回路の第二の入力の間に直列に結合されたプログラム可能デバイダ、から更になる請求項１記載のマイクロ波シンセサイザー。
【請求項３】
プログラム可能デバイダは、プログラム可能比ＲＦプリスケーラである、請求項２記載のマイクロ波シンセサイザー。
【請求項４】
位相比較回路は、位相−周波数検出器からなる、請求項１記載のマイクロ波シンセサイザー。
【請求項５】
位相比較回路は、位相検出器に直列に結合されたクロスオーバースイッチからなる、請求項１記載のマイクロ波シンセサイザー。
【請求項６】
制御可能発振器は、ＹＩＧ発振器からなる、請求項１記載のマイクロ波シンセサイザー。
【請求項７】
ミキサ回路は第一のミキサ回路であり、ＤＤＳ変調回路は、
ローカル発振器回路と、
ローカル発振器回路に結合されたクロック入力と、プログラム可能な周波数の出力信号を提供する出力と、を有するＤＤＳ回路と、
ＤＤＳ回路の出力に結合された第一の入力と、ローカル発振器回路に結合されたローカル発振器入力と、変調ＤＤＳ信号を生成する出力と、を有する第二のミキサ回路と、からなる、
請求項１記載のマイクロ波シンセサイザー。
【請求項８】
ＤＤＳ回路は、
ローカル発振器回路に結合されたクロック入力と、プログラム可能な周波数の出力信号を提供する出力と、を有する第一のＤＤＳ部と、
ローカル発振器回路に結合されたクロック入力と、プログラム可能な周波数の出力信号を提供する出力と、を有する第二のＤＤＳ部と、からなり、
第二のミキサ回路は、第二のＤＤＳ部の出力に結合された第二の入力を更に有する直角位相ミキサ回路である、
請求項７記載のマイクロ波シンセサイザー。
【請求項９】
第一および第二のＤＤＳ部の少なくとも一つは、位相について調節可能である、請求項８記載のマイクロ波シンセサイザー。
【請求項１０】
請求項９記載のマイクロ波シンセサイザーをカリブレートする方法であって、
第一および第二のＤＤＳ部をプログラムして、同じ周波数を有するそれぞれの出力信号を作成し、
Ａ）フィードバック信号をサンプリングし、
Ｂ）フィードバック信号を分析してそのスプリアス内容を決定し、
Ｃ）第一および第二のＤＤＳ部の出力信号の間の位相を調節し、
Ｄ）他の位相よりもフィードバック信号中により低いレベルのスプリアス内容を作り出す位相を同定し、
Ｅ）同定された位相と実質的に等しい値に第一および第二のＤＤＳ部の間の位相をプログラムする、
ことからなる方法。
【請求項１１】
直角位相ミキサ回路は、単一サイドバンドアップコンバータからなる、請求項８記載のマイクロ波シンセサイザー。
【請求項１２】
第一のミキサ回路の出力に結合され、フィードバック信号をサンプリングするサンプリング回路から更になる、請求項８記載のマイクロ波シンセサイザー。
【請求項１３】
第一および第二のＤＤＳ部の少なくとも一つは、ゲインについて調節可能である、請求項８記載のマイクロ波シンセサイザー。
【請求項１４】
第一および第二のＤＤＳ部の少なくとも一つは、オフセットについて調節可能である、請求項８記載のマイクロ波シンセサイザー。
【請求項１５】
ローカル発振器回路は、
各々が参照発振器に結合された入力を有し、各々が参照周波数の倍数である出力周波数を提供する出力を有する、複数の周波数逓倍部と、
各々が複数の周波数逓倍部の一つの出力と結合された複数の入力を有し、ＤＤＳ回路に結合された出力を有する、第一のセレクタと、
各々が複数の周波数逓倍部の一つの出力と結合された複数の入力を有し、第二のミキサ回路に結合された出力を有する、第二のセレクタと、からなる、
請求項７記載のマイクロ波シンセサイザー。
【請求項１６】
請求項１５記載のマイクロ波シンセサイザーをプログラムして、所望の周波数を達成する方法であって、
Ａ）ＤＤＳ回路に入力を提供する周波数逓倍部の一つを選択し、
Ｂ）第二のミキサ回路に入力を提供する周波数逓倍部の一つを選択し、
Ｃ）ＤＤＳ回路をプログラムして、出力周波数を作成する、
ことからなる方法。
【請求項１７】
請求項７記載のマイクロ波シンセサイザーをプログラムして、所望の周波数を達成する方法であって、
Ａ）ＤＤＳ回路をプログラムして、第一の周波数を有する信号を出力し、
Ｂ）第一の所定の時間間隔待ち、
Ｃ）ＤＤＳ回路をプログラムして、第二の周波数を有する信号を出力し、
Ｄ）第二の所定の時間間隔待ち、
Ｅ）ステップＡ−Ｄを繰り返す、ことからなり、
位相ロックループ回路は帯域幅を有し、第一の所定の時間間隔と第二の所定の時間間隔の合計の逆数は帯域幅よりも大きい方法。
【請求項１８】
参照周波数を受け取る第一の入力と、フィードバック信号を受け取る第二の入力と、出力と、を有する位相比較回路と、
位相比較回路の出力に結合された制御入力と、可変周波数出力信号を生成する出力と、を有する制御可能発振器と、
制御可能発振器の出力に結合された入力と、分割信号を提供する出力と、を有するプログラム可能デバイダと、
変調信号を受け取るように適応された第一の入力と、プログラム可能デバイダの出力に結合された第二の入力と、位相比較回路の第二の入力に結合されフィードバック信号を提供する出力と、を有するミキサ回路と、
からなるマイクロ波シンセサイザー。
【請求項１９】
位相比較回路は、第一および第二の入力を有する位相−周波数検出器からなる、請求項１８記載のマイクロ波シンセサイザー。
【請求項２０】
位相比較回路は、位相比較回路の第一および第二の入力に結合された第一および第二の入力と、位相−周波数検出器の第一および第二の入力に結合された第一および第二の出力とを有するクロスオーバースイッチからなる、請求項１９記載のマイクロ波シンセサイザー。
【請求項２１】
ミキサ回路は第一のミキサ回路であり、ＤＤＳ変調回路から更になり、ＤＤＳ変調回路は、
参照周波数を受け取る入力を有する周波数逓倍回路と、
周波数逓倍回路に結合されたクロック入力と、プログラム可能な周期的信号を提供する出力と、を有するＤＤＳ回路と、
ＤＤＳ回路の出力に結合された第一の入力と、周波数逓倍回路に結合された第二の入力と、変調信号を提供する出力と、を有する第二のミキサ回路と、を含む、
請求項１８記載のマイクロ波シンセサイザー。
【請求項２２】
周波数逓倍回路は、
各々が参照発振器を受け取る入力を有し、各々が参照周波数の倍数である出力周波数を提供する出力を有する、複数の周波数逓倍部と、
各々が複数の周波数逓倍部の一つの出力と結合された複数の入力を有し、ＤＤＳ回路のクロック入力に結合された出力を有するセレクタと、からなる、
請求項２１記載のマイクロ波シンセサイザー。
【請求項２３】
セレクタは第一のセレクタであり、周波数逓倍回路は更に、
各々が複数の周波数逓倍部の一つの出力と結合された複数の入力を有し、第二のミキサ回路の第二の入力に結合された出力を有する第二のセレクタと、からなる、
請求項２２記載のマイクロ波シンセサイザー。
【請求項２４】
参照周波数を生成する参照発振器と、
参照発振器に結合され、各々が参照周波数の異なる倍数においてそれぞれの出力信号を生成する、複数の周波数逓倍部と、
複数の周波数逓倍部に結合されたクロック入力と、プログラム可能な周波数と第一の位相を有する第一のＤＤＳ信号を生成する出力と、を有する第一のＤＤＳ部と、
複数の周波数逓倍部に結合されたクロック入力と、プログラム可能な周波数と第一の位相とは異なる第二の位相を有する第二のＤＤＳ信号を生成する出力と、を有する第二のＤＤＳ部と、
第一および第二のＤＤＳ回路の出力にそれぞれ結合された第一および第二の入力と、複数の周波数逓倍部に結合された第三の入力と、出力と、を有する直角位相ミキサ回路と、
参照発振器に結合された第一の入力と、直角位相ミキサ回路の出力に結合された第二の入力と、可変周波数出力信号を提供する出力と、を有する位相ロックループ回路と、
からなるマイクロ波シンセサイザー。
【請求項２５】
位相ロックループ回路は、
参照発振器に結合される第一の入力と、フィードバック信号を受け取る第二の入力と、出力と、を有する位相比較回路と、
位相比較回路の出力に結合された制御入力と、可変周波数出力信号を生成する出力と、を有する制御可能発振器と、
制御可能発振器の出力に結合された入力と、分割信号を提供する出力と、を有するプログラム可能デバイダと、
直角位相ミキサ回路の出力に結合された第一の入力と、プログラム可能デバイダの出力に結合された第二の入力と、位相比較回路の第二の入力と結合されフィードバック信号を提供する出力と、を有するミキサ回路と、
からなる請求項２４記載のマイクロ波シンセサイザー。
【請求項２６】
ミキサ回路の出力に結合され、フィードバック信号をサンプリングするサンプリング回路から更になる、請求項２５記載のマイクロ波シンセサイザー。
【請求項１】
参照周波数を生成する参照発振器と、
変調ＤＤＳ信号を生成するＤＤＳ変調回路と、
参照発振器およびＤＤＳ変調回路に結合され、可変周波数出力信号を生成する位相ロックループ回路と、からなり、
位相ロックループ回路は、
参照発振器に結合された第一の入力と、フィードバック信号を受け取る第二の入力と、出力と、を有する位相比較回路と、
位相比較回路の出力に結合された制御入力と、可変周波数出力信号を生成する出力と、を有する制御可能発振器と、
ＤＤＳ変調回路に結合された第一の入力と、制御可能発振器の出力に結合された第二の入力と、位相比較回路の第二の入力に結合された出力と、を有するミキサ回路と、を含む、
マイクロ波シンセサイザー。
【請求項２】
制御可能発振器の出力とミキサ回路の第二の入力の間に直列に結合されたプログラム可能デバイダ、から更になる請求項１記載のマイクロ波シンセサイザー。
【請求項３】
プログラム可能デバイダは、プログラム可能比ＲＦプリスケーラである、請求項２記載のマイクロ波シンセサイザー。
【請求項４】
位相比較回路は、位相−周波数検出器からなる、請求項１記載のマイクロ波シンセサイザー。
【請求項５】
位相比較回路は、位相検出器に直列に結合されたクロスオーバースイッチからなる、請求項１記載のマイクロ波シンセサイザー。
【請求項６】
制御可能発振器は、ＹＩＧ発振器からなる、請求項１記載のマイクロ波シンセサイザー。
【請求項７】
ミキサ回路は第一のミキサ回路であり、ＤＤＳ変調回路は、
ローカル発振器回路と、
ローカル発振器回路に結合されたクロック入力と、プログラム可能な周波数の出力信号を提供する出力と、を有するＤＤＳ回路と、
ＤＤＳ回路の出力に結合された第一の入力と、ローカル発振器回路に結合されたローカル発振器入力と、変調ＤＤＳ信号を生成する出力と、を有する第二のミキサ回路と、からなる、
請求項１記載のマイクロ波シンセサイザー。
【請求項８】
ＤＤＳ回路は、
ローカル発振器回路に結合されたクロック入力と、プログラム可能な周波数の出力信号を提供する出力と、を有する第一のＤＤＳ部と、
ローカル発振器回路に結合されたクロック入力と、プログラム可能な周波数の出力信号を提供する出力と、を有する第二のＤＤＳ部と、からなり、
第二のミキサ回路は、第二のＤＤＳ部の出力に結合された第二の入力を更に有する直角位相ミキサ回路である、
請求項７記載のマイクロ波シンセサイザー。
【請求項９】
第一および第二のＤＤＳ部の少なくとも一つは、位相について調節可能である、請求項８記載のマイクロ波シンセサイザー。
【請求項１０】
請求項９記載のマイクロ波シンセサイザーをカリブレートする方法であって、
第一および第二のＤＤＳ部をプログラムして、同じ周波数を有するそれぞれの出力信号を作成し、
Ａ）フィードバック信号をサンプリングし、
Ｂ）フィードバック信号を分析してそのスプリアス内容を決定し、
Ｃ）第一および第二のＤＤＳ部の出力信号の間の位相を調節し、
Ｄ）他の位相よりもフィードバック信号中により低いレベルのスプリアス内容を作り出す位相を同定し、
Ｅ）同定された位相と実質的に等しい値に第一および第二のＤＤＳ部の間の位相をプログラムする、
ことからなる方法。
【請求項１１】
直角位相ミキサ回路は、単一サイドバンドアップコンバータからなる、請求項８記載のマイクロ波シンセサイザー。
【請求項１２】
第一のミキサ回路の出力に結合され、フィードバック信号をサンプリングするサンプリング回路から更になる、請求項８記載のマイクロ波シンセサイザー。
【請求項１３】
第一および第二のＤＤＳ部の少なくとも一つは、ゲインについて調節可能である、請求項８記載のマイクロ波シンセサイザー。
【請求項１４】
第一および第二のＤＤＳ部の少なくとも一つは、オフセットについて調節可能である、請求項８記載のマイクロ波シンセサイザー。
【請求項１５】
ローカル発振器回路は、
各々が参照発振器に結合された入力を有し、各々が参照周波数の倍数である出力周波数を提供する出力を有する、複数の周波数逓倍部と、
各々が複数の周波数逓倍部の一つの出力と結合された複数の入力を有し、ＤＤＳ回路に結合された出力を有する、第一のセレクタと、
各々が複数の周波数逓倍部の一つの出力と結合された複数の入力を有し、第二のミキサ回路に結合された出力を有する、第二のセレクタと、からなる、
請求項７記載のマイクロ波シンセサイザー。
【請求項１６】
請求項１５記載のマイクロ波シンセサイザーをプログラムして、所望の周波数を達成する方法であって、
Ａ）ＤＤＳ回路に入力を提供する周波数逓倍部の一つを選択し、
Ｂ）第二のミキサ回路に入力を提供する周波数逓倍部の一つを選択し、
Ｃ）ＤＤＳ回路をプログラムして、出力周波数を作成する、
ことからなる方法。
【請求項１７】
請求項７記載のマイクロ波シンセサイザーをプログラムして、所望の周波数を達成する方法であって、
Ａ）ＤＤＳ回路をプログラムして、第一の周波数を有する信号を出力し、
Ｂ）第一の所定の時間間隔待ち、
Ｃ）ＤＤＳ回路をプログラムして、第二の周波数を有する信号を出力し、
Ｄ）第二の所定の時間間隔待ち、
Ｅ）ステップＡ−Ｄを繰り返す、ことからなり、
位相ロックループ回路は帯域幅を有し、第一の所定の時間間隔と第二の所定の時間間隔の合計の逆数は帯域幅よりも大きい方法。
【請求項１８】
参照周波数を受け取る第一の入力と、フィードバック信号を受け取る第二の入力と、出力と、を有する位相比較回路と、
位相比較回路の出力に結合された制御入力と、可変周波数出力信号を生成する出力と、を有する制御可能発振器と、
制御可能発振器の出力に結合された入力と、分割信号を提供する出力と、を有するプログラム可能デバイダと、
変調信号を受け取るように適応された第一の入力と、プログラム可能デバイダの出力に結合された第二の入力と、位相比較回路の第二の入力に結合されフィードバック信号を提供する出力と、を有するミキサ回路と、
からなるマイクロ波シンセサイザー。
【請求項１９】
位相比較回路は、第一および第二の入力を有する位相−周波数検出器からなる、請求項１８記載のマイクロ波シンセサイザー。
【請求項２０】
位相比較回路は、位相比較回路の第一および第二の入力に結合された第一および第二の入力と、位相−周波数検出器の第一および第二の入力に結合された第一および第二の出力とを有するクロスオーバースイッチからなる、請求項１９記載のマイクロ波シンセサイザー。
【請求項２１】
ミキサ回路は第一のミキサ回路であり、ＤＤＳ変調回路から更になり、ＤＤＳ変調回路は、
参照周波数を受け取る入力を有する周波数逓倍回路と、
周波数逓倍回路に結合されたクロック入力と、プログラム可能な周期的信号を提供する出力と、を有するＤＤＳ回路と、
ＤＤＳ回路の出力に結合された第一の入力と、周波数逓倍回路に結合された第二の入力と、変調信号を提供する出力と、を有する第二のミキサ回路と、を含む、
請求項１８記載のマイクロ波シンセサイザー。
【請求項２２】
周波数逓倍回路は、
各々が参照発振器を受け取る入力を有し、各々が参照周波数の倍数である出力周波数を提供する出力を有する、複数の周波数逓倍部と、
各々が複数の周波数逓倍部の一つの出力と結合された複数の入力を有し、ＤＤＳ回路のクロック入力に結合された出力を有するセレクタと、からなる、
請求項２１記載のマイクロ波シンセサイザー。
【請求項２３】
セレクタは第一のセレクタであり、周波数逓倍回路は更に、
各々が複数の周波数逓倍部の一つの出力と結合された複数の入力を有し、第二のミキサ回路の第二の入力に結合された出力を有する第二のセレクタと、からなる、
請求項２２記載のマイクロ波シンセサイザー。
【請求項２４】
参照周波数を生成する参照発振器と、
参照発振器に結合され、各々が参照周波数の異なる倍数においてそれぞれの出力信号を生成する、複数の周波数逓倍部と、
複数の周波数逓倍部に結合されたクロック入力と、プログラム可能な周波数と第一の位相を有する第一のＤＤＳ信号を生成する出力と、を有する第一のＤＤＳ部と、
複数の周波数逓倍部に結合されたクロック入力と、プログラム可能な周波数と第一の位相とは異なる第二の位相を有する第二のＤＤＳ信号を生成する出力と、を有する第二のＤＤＳ部と、
第一および第二のＤＤＳ回路の出力にそれぞれ結合された第一および第二の入力と、複数の周波数逓倍部に結合された第三の入力と、出力と、を有する直角位相ミキサ回路と、
参照発振器に結合された第一の入力と、直角位相ミキサ回路の出力に結合された第二の入力と、可変周波数出力信号を提供する出力と、を有する位相ロックループ回路と、
からなるマイクロ波シンセサイザー。
【請求項２５】
位相ロックループ回路は、
参照発振器に結合される第一の入力と、フィードバック信号を受け取る第二の入力と、出力と、を有する位相比較回路と、
位相比較回路の出力に結合された制御入力と、可変周波数出力信号を生成する出力と、を有する制御可能発振器と、
制御可能発振器の出力に結合された入力と、分割信号を提供する出力と、を有するプログラム可能デバイダと、
直角位相ミキサ回路の出力に結合された第一の入力と、プログラム可能デバイダの出力に結合された第二の入力と、位相比較回路の第二の入力と結合されフィードバック信号を提供する出力と、を有するミキサ回路と、
からなる請求項２４記載のマイクロ波シンセサイザー。
【請求項２６】
ミキサ回路の出力に結合され、フィードバック信号をサンプリングするサンプリング回路から更になる、請求項２５記載のマイクロ波シンセサイザー。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公表番号】特表２０１０−５２４４０６（Ｐ２０１０−５２４４０６Ａ）
【公表日】平成２２年７月１５日（２０１０．７．１５）
【国際特許分類】
【出願番号】特願２０１０−５０３２０１（Ｐ２０１０−５０３２０１）
【出願日】平成２０年４月１０日（２００８．４．１０）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０５９８７８
【国際公開番号】ＷＯ２００８／１２７９７２
【国際公開日】平成２０年１０月２３日（２００８．１０．２３）
【出願人】（５０２３９１８４０）テラダイン、 インコーポレイテッド (49)
【Ｆターム（参考）】
【公表日】平成２２年７月１５日（２０１０．７．１５）
【国際特許分類】
【出願日】平成２０年４月１０日（２００８．４．１０）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０５９８７８
【国際公開番号】ＷＯ２００８／１２７９７２
【国際公開日】平成２０年１０月２３日（２００８．１０．２３）
【出願人】（５０２３９１８４０）テラダイン、 インコーポレイテッド (49)
【Ｆターム（参考）】
[ Back to top ]