【課題】正確な出力電圧を得る事ができる位相補償回路を有するボルテージレギュレータを提供する。
【解決手段】位相補償回路を出力トランジスタのゲートに接続される第一の定電流回路と、ドレインが出力トランジスタのゲートに接続された第一のトランジスタと、ドレインが第一のトランジスタのゲート及び第二の定電流回路及び抵抗に接続され、ゲートが抵抗及び第一の容量に接続される第二のトランジスタと、もう一方が出力端子に接続される第一の容量で構成する。こうすることで、差動増幅回路の出力端子から第一のトランジスタのドレインへ電流が流れる事を防止することができ、差動増幅回路の入力トランジスタに発生するオフセット電圧が低減され、正確な出力電圧を得ることできる。 （もっと読む）

【課題】利得可変手段として連続したバイアス電流制御と、離散的に利得を変化させる可変利得手段を併せ持ち、出力電力に応じてバイアス電流を削減することで最大出力電力以外の出力条件でも消費電流の削減が可能な手段を提供する。
【解決手段】線形電力増幅器の初段増幅器１０２−１、１０２−２のバイアス電流を内部温度補償電流制御回路１０５が生成する。この内部温度補償電流制御回路１０５が出力する電流値は設定回路１０６によって決定される。設定回路１０６は線形電力増幅器の期待する後段増幅器１０３−１、１０３−２の増幅率及び線形電力増幅器の内部温度によって２つの温度補正特性を有する。 （もっと読む）

【課題】外付け抵抗の接続に不良が発生しても、正常な出力電流を得ることのできる定電流回路を提供する。
【解決手段】実施形態の定電流回路は、半導体集積回路に搭載され、出力電流を生成するカレントミラー回路１０３を備え、外部端子１０２に外付け抵抗Ｒｅｘｔを接続することにより、カレントミラー回路１０３へ供給する基準電流Ｉｓが生成される定電流回路であって、オープン状態検出回路１が、外部端子１０２がオープン状態となったことを検出すると、代替回路２が、基準電流Ｉｓに相当する代替電流Ｉａをカレントミラー回路１０３へ供給する。 （もっと読む）

【課題】広いダイナミックレンジを確保しつつレンジ切換処理による遅延をなくして、レベル変化が激しい場合にも対応可能にする。
【解決手段】フォトダイオード１１、演算増幅器１２ａおよび第１の抵抗１２ｂとで構成され、フォトダイオード１１の出力電流と第１の抵抗１２ｂの抵抗値との積に絶対値が等しい電圧を出力する反転アンプ１２と、第１の抵抗１２ｂより小さい抵抗値を有し、電源の正側とフォトダイオード１１との間に挿入された第２の抵抗２１と、第２の抵抗２１の両端の電圧を出力する差動増幅器２２と、フォトダイオード１１と演算増幅器１２ａの反転入力端子の接続点とアース間に接続され、反転アンプ１２が飽和していないときには非導通状態、飽和しているときには導通状態となってフォトダイオード１１の出力電流をバイパスさせるダイオード２３とを備えている。 （もっと読む）

【課題】半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。そして、単位トランジスタは、コレクタ層と、ベース層と、エミッタ層とを備えており、エミッタ層上には、エミッタ層と電気的に接続されたエミッタメサ層が形成され、このエミッタメサ層上に、エミッタ層と電気的に接続されたバラスト抵抗層が形成されている。 （もっと読む）

【課題】適切な利得制御を行うことが可能な増幅回路を提供すること。
【解決手段】入力信号Ｉｔｉａを増幅する増幅器１０と、増幅器１０の出力信号Ｖｔｉａを平均化して制御信号Ｖａｇｃを生成し、時定数τｓ１と、τｓ１より大きいτｌ１とで時定数を切り換え可能な制御回路２０と、Ｖａｇｃに基づいて時定数制御信号Ｖｓｗ０を生成する時定数制御回路３０と、Ｖｓｗ０を遅延させる遅延回路３５と、制御回路２０に接続されたノードＮ１を有し、遅延回路３５に遅延されたＶｓｗ１に基づく信号の入力に応じて、Ｖｔｉａの電位のコピー電位をノードＮ１に出力し、時定数をτｌ１からτｓ１に切り換え、ノードＮ１をフローティングとし、時定数をτｓ１からτｌ１に切り換えるスイッチ回路２００と、コピー電位出力までの時間を速めるアンプ３００又は分流回路４００と、Ｖａｇｃに基づいてＩｔｉａをバイパスするバイパス回路４０と、を具備する増幅回路。 （もっと読む）

【課題】意図しない低周波信号の入力を防止することにより、規格値を超過するドレイン電流を発生することを回避できる接合形電界効果トランジスタを用いた増幅回路装置を提供する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴ１のゲート−ソース間に接続される抵抗２とによってハイパスフィルタ５を構成する。ハイパスフィルタ５の遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。チップを構成する基板の裏面にイオン注入によりｎ型不純物層を設け、ｐ＋型半導体基板とｐｎ接合を形成して接合容量をハイパスフィルタ５の容量４とする。 （もっと読む）

【課題】Ｊ−ＦＥＴを増幅回路装置として採用する場合に、意図しない低周波信号の入力を防止し、規格値を超過するドレイン電流が発することを回避する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴのゲート−ソース間に接続される抵抗とによってハイパスフィルタ５を構成する。ハイパスフィルタ５の遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。ｎ型半導体基板上にバックゲート領域となるｐ型半導体層を設けてｐｎ接合を形成し、この接合容量をハイパスフィルタ５の容量とする。 （もっと読む）

【課題】意図しない低周波信号の入力を防止し規格値を超過するドレイン電流が発生することを回避できる増幅回路装置を提供する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量４を付加し、当該容量４とＪ−ＦＥＴ１のゲート−ソース間に接続される抵抗２とによってハイパスフィルタを構成する。ハイパスフィルタの遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。チップを構成する基板の裏面に絶縁層を設けてこれを誘電体とし、導電部材と基板とで平行平板型の容量４を接続する。 （もっと読む）

【課題】意図しない低周波信号の入力を防止し、規格値を超過するドレイン電流が発生することのない接合形電界トランジスタを用いた増幅回路装置を提供する。
【解決手段】Ｊ−ＦＥＴの封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴのゲート−ソース間に接続される抵抗とによってハイパスフィルタを構成する。ハイパスフィルタの遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できるので、定常状態での外部要因によるゲート電位の変動の影響を低減できる。 （もっと読む）

【課題】通信システムの送信機の動作を制御し、応答時間の迅速化、出力電力の調整における線形性の向上、干渉の低減、電力消費量の低減、回路の複雑性の緩和、およびコストの低減を図った制御装置回路を提供する。
【解決手段】可変利得素子は、特定の利得範囲をカバーする可変利得をもつ。電力増幅器部は、可変利得素子に接続され、多数の個別の利得設定を含み、利得設定の１つはバイパス設定である。制御装置回路は、可変利得素子および電力増幅器部への制御信号を供給する。可変利得素子および電力増幅器部の利得は、出力伝送電力における過渡電流（transient）を低減し、出力伝送電力レベルの線形調節を行うように更新される。可変利得素子および電力増幅器部は、例えば、必要がないときは電力増幅器部の電源を切ることによって、電力消費量を低減するように制御される。 （もっと読む）

【課題】適切な利得制御を行うことが可能な電子回路を提供すること。
【解決手段】入力信号Ｉｉｎを増幅する増幅器１０と、増幅器１０から出力された出力信号Ｖｔｉａを、時定数に基づいて平均化して制御信号Ｖａｇｃを生成するとともに、時定数τｓ１と、時定数τｓ１より大きい時定数τｌ１との間で時定数を切り替え可能な制御回路２０と、制御信号Ｖａｇｃに基づいて第１時定数制御信号を生成し、制御回路２０の時定数を時定数τｓ１から時定数τｌ１に切り替える第１時定数制御回路３０と、増幅器１０から出力された出力信号Ｖｔｉａを、時定数τｓ１より大きく、かつ時定数τｌ１より小さい時定数τｌ２に基づいて平均化して第２時定数制御信号を生成し、制御回路２０の時定数を時定数τｌ１から時定数τｓ１へと切り替える第２時定数制御回路６０と、制御信号Ｖａｇｃに基づいて、入力信号Ｉｉｎをバイパスするバイパス回路４０と、を具備する電子回路。 （もっと読む）

【課題】オーバーシュート／アンダーシュートを低減することで、デバイスサイズの拡大を抑えるとともに、エラーアンプの効率を改善し高効率な変調電源回路を提供すること。
【解決手段】変調電源回路１００は、入力されるエンベロープ信号と閾値テーブル１６０の閾値とを比較器１５０で比較して、スイッチ部１２０の各スイッチ１２１〜１２３を切替える切替信号を生成する制御部１４０と、スイッチ部１２０に入力される切替信号を監視し、スイッチ部１２０の各スイッチ１２１〜１２３が同時にオン／オフしないようにタイミングをずらす遅延を切替信号に挿入する遅延挿入部２００とを備える。 （もっと読む）

【課題】入力ＭＯＳトランジスタのオーバードライブ電圧が低い場合でも、出力信号が歪まないソースフォロワ回路を提供することを目的とする。
【解決手段】ソースフォロワ回路を、ＭＯＳトランジスタ（Ｔｒ）１、Ｔｒ２でなるＴｒ対、ドレインがＴｒ１のソース及び出力端子１７に接続するＴｒ３、ドレインがＴｒ２のソース及び出力端子１８に接続するＴｒ４でなるＴｒ対、ゲートとドレインがＴｒ３のゲートに接続してＴｒ３と電流ミラーを構成するＴｒ７、Ｔｒ７のドレインに接続してＴｒ７に電流を供給する電流源９、ゲートとドレインがＴｒ４のゲートに接続してＴｒ４と電流ミラーを構成するＴｒ８、Ｔｒ８のドレインに接続してＴｒ８に電流を供給する電流源１０、Ｔｒ７のゲートと出力端子１８との間に接続される容量素子１１、Ｔｒ８のゲートと出力端子１７との間に接続される容量素子１２によって構成する。 （もっと読む）

【課題】オフセット電圧が入力電圧に依存しない差動増幅回路を提供する。
【解決手段】１対のＰＭＯＳトランジスタ及び第一電流源からなる第一入力段と、１対のＮＭＯＳトランジスタ及び第二電流源からなる第二入力段に加え、第一補正電流発生回路及び第二補正電流発生回路を設け、折り返しカスコード増幅段に流れる電流と同じ電流を出力段に流す構成としたので、折り返しカスコード増幅段と出力段のトランジスタのバイアス条件が同じになるようにした。 （もっと読む）

【課題】フォトダイオードから出力される電流信号を入力信号とする並列−直列形電流帰還増幅器において、ノイズを低減しつつ、帯域も維持しかつ信号歪も抑制する。
【解決手段】並列−直列形電流帰還増幅器２ａは、ベースがフォトダイオード５０の出力端に接続され、エミッタが抵抗２０を介して接地端に接続され、コレクタが抵抗１２を介して電源配線に接続されるトランジスタ１０と、ベースがトランジスタ１０のコレクタに接続され、コレクタが電源配線に接続されるトランジスタ３０と、ベースがトランジスタ３０のエミッタに接続され、エミッタが抵抗２２を介して接地端に接続され、コレクタから出力信号が取り出されるトランジスタ１１と、一端がトランジスタ１１のエミッタに接続され、他端がトランジスタ１０のベースに接続される帰還抵抗１６と、抵抗２０と並列に接続されるキャパシタ２１と、抵抗２２と並列に接続されるキャパシタ２３とを備える。 （もっと読む）

【課題】パネルが大型化し、また、垂直同期周波数が高くなったとしても、画質の劣化を防止することが可能な表示装置を実現する。
【解決手段】表示装置の備える差動増幅器は、正電源と負電源との間に直列に接続された第１、第２トランジスタと、その各々のドレインを共通に接続された出力端子と、第１カレントミラー回路と出力端子との間に設けられた第１位相補償容量と、第２カレントミラー回路と出力端子との間に設けられた第２位相補償容量とを備える出力段回路と、加算回路と出力段回路との間に設けられて第１、第２トランジスタのバイアス制御を行うバイアス制御回路とを具備する。出力回路は、切り替え期間に第１、第２トランジスタの各々のゲートとソース間を短絡すると共に、第１位相補償容量及び前記第２位相補償容量を所定の電位へ充放電する。バイアス制御回路は、第１、第２トランジスタのゲート間の電流経路を遮断する。 （もっと読む）

【課題】負荷側に出力を電流で受け渡すカレントミラー回路を備える差動増幅器の動作を高速化する。
【解決手段】差動増幅器を構成し、差動増幅器に対する２つの入力の内のそれぞれ１つが与えられる各トランジスタの端子の内で、差動増幅器の出力点となりうるそれぞれの端子の間に接続される回路素子を備える差動増幅器は、カレントミラー回路においてモニタ電流が流れるトランジスタに接続されるとともに、カレントミラー回路においてコピー電流が流れる第１のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続される前記２つの入力のうちいずれか１つが与えられるトランジスタへの入力がＬの時にオフとなる第２のトランジスタと、第１のトランジスタと第２のトランジスタとの接続点とアースとの間に接続される電流源とをさらに備えることにより、上記課題の解決を図る。 （もっと読む）

【課題】
低雑音の単相差動変換器を提供する。
【解決手段】
単相差動変換器は，第１の出力負荷抵抗と第１の増幅トランジスタとが電源と基準電圧との間に設けられ，第１の増幅トランジスタに単相入力信号が供給され，第１の出力負荷抵抗の第１の増幅トランジスタ側のノードに第１の出力端子が設けられた非反転増幅回路と，第２の出力負荷抵抗と第２の増幅トランジスタとが電源と基準電圧との間に設けられ，第２の増幅トランジスタに単相入力信号が供給され，第２の出力負荷抵抗の第２の増幅トランジスタ側のノードに第２の出力端子が設けられた反転増幅回路と，第１，第２の出力端子に単相入力信号の周波数帯域で高インピーダンスを有する第１，第２のインピーダンス手段を介して共通に設けられた追加電流源とを有する。 （もっと読む）

【課題】高速動作に対応可能とし、出力段の貫通電流を抑制可能とした出力回路を提供する。
【解決手段】差動増幅段５０、出力増幅段３０、増幅加速回路１０、容量接続制御回路２０を備え、出力増幅段３０は出力端子２とトランジスタ１０１、１０２を備え、増幅加速回路１０は、差動増幅段の第１、第２の出力３、４と出力端子２間に夫々接続されたスイッチＳＷ１とトランジスタ１０３並びにトランジスタ１０４とスイッチＳＷ２を備え、容量接続制御回路２０は、一端が出力端子に接続された容量素子Ｃ１、Ｃ２と、Ｃ１の他端と第１の電圧供給端子ＮＥ１との間に接続されたスイッチＳＷ２１と、Ｃ１の他端と前記差動増幅段の第１の差動対の出力７の間に接続されたスイッチＳＷ２２と、Ｃ２の他端と第２の電圧供給端子ＮＥ２との間に接続されたスイッチＳＷ２３と、Ｃ２の他端と差動増幅段の第２の差動対の出力８の間に接続されたスイッチＳＷ２４と、を備える。 （もっと読む）