【課題】正確な出力電圧を得る事ができる位相補償回路を有するボルテージレギュレータを提供する。
【解決手段】位相補償回路を出力トランジスタのゲートに接続される第一の定電流回路と、ドレインが出力トランジスタのゲートに接続された第一のトランジスタと、ドレインが第一のトランジスタのゲート及び第二の定電流回路及び抵抗に接続され、ゲートが抵抗及び第一の容量に接続される第二のトランジスタと、もう一方が出力端子に接続される第一の容量で構成する。こうすることで、差動増幅回路の出力端子から第一のトランジスタのドレインへ電流が流れる事を防止することができ、差動増幅回路の入力トランジスタに発生するオフセット電圧が低減され、正確な出力電圧を得ることできる。 （もっと読む）

【課題】効率をさらに高めて損失を低減することが可能なパワーアンプ回路と充放電制御装置とを提供することを目的とする。
【解決手段】負荷に供給する電圧を制御するパワーアンプ回路において、負荷の状態に対応して正電圧を出力するとともに負荷の他の状態に対応して負電圧を出力する内部電源と、負荷の電圧を検出する負荷電圧検出部とを備え、負荷電圧検出部で検出した負荷電圧に基づいて、負荷に供給する内部電源の出力電圧をフィードバック制御するパワーアンプ回路とする。さらに好ましくは、負荷に供給する電圧を、負荷に流れる電流が一定になるように制御するパワーアンプ回路とする。 （もっと読む）

【課題】チップサイズを増加させることなく、使用する経路に応じてフィードバック経路の接続・未接続を切替えることができる電力増幅器を得る。
【解決手段】スイッチＳＷ１は、制御信号に従って入力端子Ｔｉｎ１を出力端子Ｔｏｕｔ１と出力端子Ｔｏｕｔ２の何れかに接続する１入力多出力のスイッチである。スイッチＳＷ１の入力端子Ｔｉｎ１は、トランジスタＴｒ１のコレクタ（出力端子）に接続されている。フィードバック経路１２は、スイッチＳＷ１の出力端子Ｔｏｕｒ１をトランジスタＴｒ１のベース（入力端子）に接続させる。 （もっと読む）

【課題】高速シリアルインターフェイスおよび他の用途のために等化器および他の連続時間回路を改善すること。
【解決手段】マルチステージ増幅器チェーンであって、該マルチステージ増幅器チェーンは、該チェーン内に第１の増幅器ステージと最後の増幅器ステージとを含む、マルチステージ増幅器チェーンと、該最後の増幅器ステージの出力を受信することと、オフセット補正電圧信号を該第１の増幅器ステージに提供することとを行うように構成されているオフセットキャンセレーションループとを備えている、回路。 （もっと読む）

【課題】高周波増幅用のＦＥＴのドレインに印加されるパルス電圧の安定化を図る。
【解決手段】駆動用電源１１の出力電圧に基づきＭＯＳ−ＦＥＴＱ１を駆動する。Ｑ１はパルス信号源１２から出力される基準パルス信号ｂでスイッチングさせ、Ｑ１オン時は、コンデンサＣ１の電荷を移行させて得られる電圧でＱ１を非飽和状態で駆動する。Ｑ１のスイッチングによりソース電極に得られるパルス電圧を、ゲート電極に供給される高周波信号を増幅する高周波電力ＦＥＴＱ２の駆動電圧としてドレイン電極に印加する。Ｑ２のドレイン電極に発生するパルス電圧ｄと基準パルス信号ｂの電圧をオペアンプＯＰ２で比較し、Ｑ１のゲート電極にフィードバックする。非飽和状態で駆動されるＱ１にフィードバックさせたことで、Ｑ１に印加されるパルス内ドレイン電圧の低下を防止することができる。 （もっと読む）

【課題】温度と無関係に同一の動作および性能特性を示す増幅器を設計することが望まれる。
【解決手段】改良された直線性および低減されたパワー消費を備えた高周波数応答性を与える可変利得増幅器が提供される。改良された直線性および安定した動作のために複数の信号経路および補償回路網を備えた、１段トポロジから構築される増幅器が開示される。この増幅器において、改良された性能は、単一のトランジスタコンポーネントを、局所的な負帰還を組み込むエンハンスされた活性デバイスと置き換えることにより、取得される。本発明の１実施形態は、従来技術に対して、トランスコンダクタンスおよび入力インピーダンスを向上させるエンハンスメント回路である。さらなる発展は、改良された直線性を提供するエンハンスされた活性なカスコード回路である。 （もっと読む）

【課題】データテーブルの更新期間中も無線基地局の運用を停止する必要がなく、しかも、装置規模及び製造コストの増大を回避しつつ、高精度の歪補償を実現することが可能な、歪補償装置を得る。
【解決手段】ＤＰＤ処理部２は、ＨＰＡ６の入出力特性の歪を補償するための、複数の補正データを含むデータテーブル２４を記憶する記憶部２３と、データテーブル２４に基づいてＨＰＡ６への入力信号Ｓ１を補正することにより、歪補償処理を実行する歪補償部２１と、データテーブル２４の更新処理を実行する更新部３０と、を備え、更新部３０が、データテーブル２４の一部の領域に関して、補正データの読み出しを制限した状態で更新処理を実行しつつ、歪補償部２１が、データテーブル２４の他の領域に基づいて歪補償処理を実行する。 （もっと読む）

【課題】入力電流の大きさの変化に応じた出力電圧波形の歪みを抑えることができる信号増幅回路、電流電圧変換回路、および光受信器を提供する。
【解決手段】プリアンプ１３は、トランジスタ２１、及び該トランジスタ２１と電源電位線１８との間において出力信号を提供するノードＡを有し、光電流Ｉｉｎを受ける信号入力端１３ａにトランジスタ２１のエミッタが接続され、ノードＡにトランジスタ２１のコレクタが接続されたベース接地回路２０と、ノードＡに接続され、出力電圧Ｖｏｕｔの平均レベルから利得制御信号Ｖａｇｃを生成する検知回路５０と、ベース接地回路２０に対して並列に接続されたトランジスタ３１を有し、そのベースに利得制御信号Ｖａｇｃを受ける分流回路３０とを備える。検知回路５０は、平均レベルの上昇に応じてトランジスタ３１を流れる電流が大きくなるように利得制御信号Ｖａｇｃを生成する。 （もっと読む）

【課題】無駄な電流や信号の歪みを発生させることなく、抵抗素子層の周辺の半導体基板や、抵抗素子層の上部を通過する電源線、信号線等の電位によって抵抗値が変化するのを抑えることのできる抵抗素子及び反転バッファ回路を提供する。
【解決手段】抵抗素子１０は、半導体基板１４上に、第１の電極１１及び第２の電極１２を有する抵抗素子層１３が形成されている。第１の電極１１の電位によってバイアスされた第１の導電層１５と、第２の電極１２の電位によってバイアスされた第２の導電層１６とで、抵抗素子層１３の下部が均等に覆われている。このように、両端をバイアスされた抵抗素子層１３の下部又は上部の少なくとも一方を覆う第１の導電層１５及び第２の導電層１６によって、抵抗素子層１３の周辺の半導体基板１４等との電圧差による抵抗値の変化を相殺することで、抵抗値の変化を抑える。 （もっと読む）

【課題】電源電圧を超えた電圧の駆動信号を発生させることが可能で、しかも環境温度や
部品の製造ばらつきの影響を受けることなく安定した駆動信号を発生させることが可能な
技術を提供する。
【解決手段】容量性負荷に印加すべき駆動信号の基準となる駆動波形信号を、パルス変調
することによって変調信号を生成し、得られた変調信号を電力増幅した後、平滑フィルタ
ーを用いて駆動信号を復調する。また、こうして得られた駆動信号を負帰還させることに
よって、平滑フィルターの共振ピークを抑制する。このとき、ピークを完全に抑制するの
ではなく、比較的広い周波数帯域でゲインが一定以上（たとえば２以上）となるようにす
ることで、電源電圧を超えた電圧の駆動信号を安定して発生させることが可能となる。 （もっと読む）

【課題】オフセットの環境変動を小さくする。
【解決手段】第１の温度特性を備えた第１の電圧信号を出力する第１の電圧源と、入力電圧信号を第１のバイアス信号に応じて増幅し、第２の電圧信号として出力するプリアンプと、前記プリアンプのレプリカ回路構成を備え、入力した所定の電圧を前記第１のバイアス信号に応じて増幅し、コモン電圧信号として出力するレプリカプリアンプと、前記第１の電圧信号と、前記コモン電圧信号との電圧差から前記第１のバイアス信号を生成する誤差アンプと、前記第２の電圧信号に応じた出力電圧信号を出力し、オフセット制御信号に応じて、前記出力電圧信号のオフセット電圧を調整する増幅器と、を有する増幅回路。 （もっと読む）

【課題】ＲＦで動作するシングルエンド出力であるフィードバック型の広帯域増幅器における二次歪み耐性を向上させる。
【解決手段】主増幅ＭＯＳトランジスタＱ１を含むシングルエンド出力であるフィードバック型の主増幅器３１０における電圧−電流変換抵抗素子Ｒ１と並列に主増幅器３１０とは逆極性のＭＯＳトランジスタで構成されたバイパス回路３２０を設け、このバイパス回路３２０の副増幅ＭＯＳトランジスタＱ３へのバイアス値を所定値に合わせ込むことによって、主増幅器３１０に生じる二次歪成分のみに対し逆極性で且つ相似な特性を呈するバイパス作用信号を生成し、該バイパス作用信号で主増幅器３１０に生じる二次歪成分をバイパス回路３２０側に引き込むことによって、主増幅器３１０とバイパス回路３２０とを含む広帯域増幅器３００の二次歪み耐性を向上させる。 （もっと読む）

【課題】増幅器の位相補償精度を向上させることができる増幅器の位相補償回路を提供することを課題とする。
【解決手段】増幅器の位相補償回路は、入力端子及び第１のノード間に接続される第１の容量（４０４）と、前記第１のノード及び第１の増幅器の入力端子間に接続される第２の容量（４０５）と、ゲートが前記第１のノードに接続され、ソース及びドレインが第１の電位ノードに接続される第１の電界効果トランジスタ（４０６）と、前記入力端子の信号のエンベロープを検出するエンベロープ検出回路（４１１，４１２）と、前記エンベロープ検出回路により検出されたエンベロープを増幅し、前記第１のノードに出力する第２の増幅器（４１３）とを有する。 （もっと読む）

【課題】ＤＣオフセットキャンセル回路の回路規模と消費電力とを低減する。
【解決手段】差動増幅器５の非反転出力端子と反転出力端子にＤＣオフセットキャンセル回路５１の差動入力端子が接続され、キャンセル回路５１の出力信号は差動増幅器５の出力ＤＣオフセット電圧を低減する。回路５１はオンチップローパスフィルタ５１と直流制御増幅器５１２を有し、フィルタ５１１は第１定電流源ＣＳ１、差動対の第１と第２のトランジスタ素子Ｍp1、Ｍp2、オンチップ容量Ｃ１を含む。第１定電流源ＣＳ１は素子Ｍp1、Ｍp2の共通電極に接続され、回路５１の差動入力端子Ｖinp、Ｖiinは素子Ｍp1、Ｍp2の制御入力電極に接続される。オンチップ容量Ｃ１の一端と他端に素子Ｍp1、Ｍp2の出力電極とが接続され、直流制御増幅器５１２は容量Ｃ１の両端の電圧に直流的に応答する。 （もっと読む）

【課題】従来に比べて小さな占有面積で配置され、かつ、出力信号の損失をできる限り低減することができる電力増幅器および送信機を提供する。
【解決手段】電力増幅器１６はハイブリッド電力分配器２２およびハイブリッド電力結合器２３の間に設けられたアンプ回路２４を有するバランスアンプ２１を備える。ハイブリッド電力結合器２３のアイソレーションポート２３ｄに検波回路２７が接続される。 （もっと読む）

【課題】消費電力を低減した無線通信装置を提供する。
【解決手段】送信信号をデジタル形式からアナログ形式に変換するＤ／Ａ変換器１２と、Ｄ／Ａ変換器１２から出力される送信信号を増幅して出力する増幅器１４と、増幅器１４から出力される増幅後の送信信号をアナログ形式からデジタル形式に変換するＡ／Ｄ変換器１９と、増幅後の送信信号を受け、歪み補償を行う歪補償部５と、増幅後の送信信号における歪補償すべき帯域を検出する歪帯域検出部７とを備え、歪帯域検出部７で検出された歪補償すべき帯域に基づいて、Ｄ／Ａ変換器１２およびＡ／Ｄ変換器１９のサンプリング周波数を制御する。 （もっと読む）

【課題】受信装置の終端抵抗器の抵抗値がばらついている場合であっても安定した通信を行うことができる送信装置を提供する。
【解決手段】送信装置１０Ａは、第１トランジスタ１１、第２トランジスタ１２、電流源１３、送信回路１４、差演算部１５および電流調整部１６を備える。トランジスタ１１，１２は差動対を構成している。差演算部１５は、トランジスタ１１，１２のうちの一方がオン状態で他方がオフ状態であるときの第１出力端１０ａおよび第２出力端１０ｂそれぞれからの出力電圧値を入力して、これら２つの出力電圧値の差（対象電圧）を求める。電流調整部１６は、この対象電圧を入力するとともに、参照電圧入力端１０ｄに入力された参照電圧を入力して、参照電圧に基づいて対象電圧を評価し、その評価結果に基づいて、対象電圧が目標値または目標範囲内となるように電流源１３の出力電流値を調整する。 （もっと読む）

【課題】エスティメートフェーズとレベルシフトフェーズとで、レベルシフト用コンデンサＣｃａ、Ｃｃｂを、全差動演算増幅器ＡＭＰ２の出力のサンプルと全差動演算増幅器のＡＭＰ２位相補償とに兼用する方式のＣＬＳ技術を適用したスイッチトキャパシタ回路１００において、入出力コモン電圧の変動を抑止するこれにより、同相入力レンジの大きさに関する要求水準を低減させて、十分な低電圧化が図られて消費電力が低減されたスイッチトキャパシタ回路を実現する。
【解決手段】エスティメートフェーズからレベルシフトフェーズへの移行に際して、複数の全差動演算増幅器ＡＭＰ１、ＡＭＰ２のうちの初段の全差動演算増幅器および最後段の全差動演算増幅器の各出力コモン電圧が等しくなるように保持する出力コモン電圧保持回路１１０を備えた。 （もっと読む）

【課題】入力されるパルス幅の長短に拘らず、コンパレータにおけるパルス幅歪みおよび誤出力を低減させる光受信回路を提供する。
【解決手段】本発明の実施形態にかかる光受信回路１０は、入力光に応じて電流を出力する受光手段１２と、入力端子に前記受光手段が接続された反転増幅器１３と、反転増幅器１３の入出力間に接続された帰還回路１４を具備する。この帰還回路１４は、反転増幅器１３のトランスインピーダンス特性がポールとゼロの複数組が設けられるように、一方が反転増幅器１３の入力端子に接続され、他方が抵抗Ｒ２と抵抗Ｒ３と抵抗Ｒ４と共通接続される抵抗Ｒ１と、他方が反転増幅器１３の出力端子に接続される抵抗Ｒ２と、他方がキャパシタＣ１と接続される抵抗Ｒ３と、他方がキャパシタＣ２と接続される抵抗Ｒ４と、他方が接地されたキャパシタＣ１と、他方が接地されたキャパシタＣ２とを具備する。 （もっと読む）

【課題】電流検出精度が低下することを抑制することができる半導体装置を提供する。
【解決手段】メインＴｒ２のゲート電極およびセンスＴｒのゲート電極をゲート電圧を印加する共通のゲート端子と接続する。そして、センスＴｒ３にはゲート端子からそのままゲート電位が印加されると共に、メインＴｒ２にはセンスＴｒ３に印加されるゲート電位が第１、第２抵抗３１、３２によって抵抗分割された電位が印加され、メインＴｒ２のゲート−ソース間電圧と、センスＴｒ３のゲート−ソース間電圧とが等しくなるようにする。 （もっと読む）