パルス駆動回路
【課題】高周波増幅用のＦＥＴのドレインに印加されるパルス電圧の安定化を図る。
【解決手段】駆動用電源１１の出力電圧に基づきＭＯＳ−ＦＥＴＱ１を駆動する。Ｑ１はパルス信号源１２から出力される基準パルス信号ｂでスイッチングさせ、Ｑ１オン時は、コンデンサＣ１の電荷を移行させて得られる電圧でＱ１を非飽和状態で駆動する。Ｑ１のスイッチングによりソース電極に得られるパルス電圧を、ゲート電極に供給される高周波信号を増幅する高周波電力ＦＥＴＱ２の駆動電圧としてドレイン電極に印加する。Ｑ２のドレイン電極に発生するパルス電圧ｄと基準パルス信号ｂの電圧をオペアンプＯＰ２で比較し、Ｑ１のゲート電極にフィードバックする。非飽和状態で駆動されるＱ１にフィードバックさせたことで、Ｑ１に印加されるパルス内ドレイン電圧の低下を防止することができる。
【解決手段】駆動用電源１１の出力電圧に基づきＭＯＳ−ＦＥＴＱ１を駆動する。Ｑ１はパルス信号源１２から出力される基準パルス信号ｂでスイッチングさせ、Ｑ１オン時は、コンデンサＣ１の電荷を移行させて得られる電圧でＱ１を非飽和状態で駆動する。Ｑ１のスイッチングによりソース電極に得られるパルス電圧を、ゲート電極に供給される高周波信号を増幅する高周波電力ＦＥＴＱ２の駆動電圧としてドレイン電極に印加する。Ｑ２のドレイン電極に発生するパルス電圧ｄと基準パルス信号ｂの電圧をオペアンプＯＰ２で比較し、Ｑ１のゲート電極にフィードバックする。非飽和状態で駆動されるＱ１にフィードバックさせたことで、Ｑ１に印加されるパルス内ドレイン電圧の低下を防止することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明の実施形態は、レーダ送信機などに用いられるマイクロ波やミリ波の高周波信号の増幅を行うパワートランジスタを、パルス駆動させるためのパルス駆動回路に関する。
【背景技術】
【０００２】
従来の高周波信号を増幅するＦＥＴドレインパルス駆動回路は、電源制御用ＭＯＳ−ＦＥＴをオン／オフさせてパルス電圧を生成させている。
【０００３】
図５は、従来のパルス駆動回路を示し、ＭＯＳ−ＦＥＴＱ１を、パルス発生器ＰＧで生成される駆動パルス信号でオン／オフさせて高周波電力ＦＥＴＱ２のドレインパルス電圧を生成している。この場合、パルス信号でＱ１をオン／オフさせることで、高周波電力ＦＥＴＱ２にパルス状のドレイン電圧を供給する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１６０４５公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＭＯＳ−ＦＥＴＱ１がオンした時は、遠くにある電源１１は配線のインダクタンスの影響のため急に電荷を供給することができない。そこで高周波電力ＦＥＴＱ２の近くにコンデンサＣ１を置き、急な電荷の供給に対応している。Ｃ１はパルスオフ時に充電し、パルスオン時に放電する。
【０００６】
しかし、パルスオン時は、コンデンサＣ１が放電につれてドレイン電圧が漸次低下する図７に示すｃの電圧となる。この電圧がＱ２のドレインに印加されるが、Ｑ２のドレイン電圧は、図７のｅに示すように漸次低下するパルス電圧となる。Ｑ２の出力は図６の（ｅ）に示すようにＲＦパルス内振幅が低下する問題があった。
【０００７】
この発明の目的は、高周波電力増幅用のＦＥＴのドレインに印加されるパルス電圧の安定化を図ることのできるパルス駆動回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記した課題を解決するために、この実施形態によれば、パルス駆動回路は、高周波電力用ＦＥＴとコンデンサを供給する直流電源と、パルス電圧を生成するＭＯＳ−ＦＥＴと、ＭＯＳ−ＦＥＴをスイッチングさせる基準パルス信号を生成するパルス信号源と、前記ＭＯＳ−ＦＥＴのスイッチングにより得られるパルス電圧がドレイン電極に印加して駆動し、ゲート電極に供給される高周波信号を増幅する高周波電力用ＦＥＴと、前記パルス電圧と前記基準パルス信号の電圧を比較し、前記ＭＯＳ−ＦＥＴのゲート電極にフィードバックする手段と、を具備したことを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】パルス駆動回路に関する一実施形態について説明するための回路構成図である。
【図２】図１の動作について説明するための波形図である。
【図３】図２の一部の波形の時間と電圧の関係を拡大して説明するための説明図である。
【図４】パルス駆動回路に関する他の実施形態について説明するための説明図である。
【図５】従来の回路構成図である。
【図６】図５の動作について説明するための波形図である。
【図７】図４要部のポイントにおける時間と電圧の関係について説明するための説明図である。
【発明を実施するための形態】
【００１０】
以下、実施形態について、図面を参照しながら詳細に説明する。
【００１１】
図１は、パルス駆動回路に関する一実施形態について説明するための回路構成図である。
【００１２】
図１に示すＶ１は、例えば２４Ｖの直流源であり、この直流源Ｖ１は、抵抗Ｒ１、インダクタＬ１を介して、スイッチング素子として例えばＭＯＳ型ＦＥＴＱ１のドレイン電極に接続される。直流源Ｖ１、抵抗Ｒ１それにインダクタＬ１は、Ｑ１の駆動用電源１１を構成している。
【００１３】
インダクタＬ１とＱ１のドレイン電極の接続点と基準電位点との間には、直流源Ｖ１との間にインダクタＬ１が介挿接続されている。このため、Ｑ１のオン／オフに対するインダクタＬ１による応答性の悪さを補償するコンデンサＣ１が介挿接続される。
【００１４】
ＰＧは、パルス信号ａを発生させるパルス発生器であり、このパルス発生器ＰＧの出力は、オペアンプＯＰ１の非反転入力＋に供給される。オペアンプＯＰ１の出力は、オペアンプＯＰ２の非反転入力＋に供給されるとともに、直列接続された可変抵抗器ＶＲ、抵抗Ｒ２を介して基準電位点に接続される。可変抵抗器ＶＲと抵抗Ｒ２の接続点は、オペアンプＯＰ１の反転入力−に接続される。パルス発生器ＰＧ、オペアンプＯＰ１、抵抗Ｒ２それに可変抵抗器ＶＲは、Ｑ１をスイッチングするための基準パルス信号ｂを生成するパルス信号源１２を構成している。
【００１５】
オペアンプＯＰ２の出力は、Ｑ１のゲート電極に接続される。オペアンプＯＰ２の反転入力−は、Ｑ１のソース電極に接続されるとともに、高周波電力ＦＥＴＱ２のドレイン電極に接続される。
【００１６】
Ｑ２としては、例えばＧａＮ（窒化ガリウム）やＧａＡＳ（ガリウム砒素）等の電力増幅用ＦＥＴが用いられる。Ｑ２のソース電極は、基準電位点に接続され、ゲート電極には高周波信号ＲＦが供給される。Ｑ２のドレイン電極は、カップリングコンデンサＣ２を介して出力端子１３に接続される。
【００１７】
次に、図２、図３の波形図を参照し、図１の動作について説明する。図２（ａ）〜（ｅ）は、図１のａ〜ｅの各ポイントにおける信号波形を示し、図３は図２（ｃ）および（ｅ）の時間と電圧の関係を拡大して示したものである。
【００１８】
パルス発生器ＰＧから出力された図２（ａ）に示すパルス信号ａは、オペアンプＯＰ１の非反転入力＋に供給する。オペアンプＯＰ１では、出力が非反転入力＋の値となるような定電圧制御が行われ、オペアンプＯＰ１の出力を、パルス信号源１２の基準パルス信号ｂとして出力する。基準パルス信号ｂは、オペアンプＯＰ２の非反転入力＋に供給する。オペアンプＯＰ２では、基準パルス信号ｂの電圧とＱ１のソース電極の電圧を比較し、比較出力でＱ１を非飽和領域で駆動する。
【００１９】
駆動用電源１１では、例えば直流電圧２４Ｖの直流源Ｖ１が、Ｑ１がオンしたときにＣ１から電荷を放出し、オフしたときに電荷をＣ１に蓄積し、図２（ｃ）に示す電圧ｃを出力する。パルスがオンしたとき、直流源からの電荷は供給が遅く、パルス立ち上がりが遅い。このため、コンデンサＣ１に予め電荷を蓄積しておき、Ｑ１がオンしたときのエネルギー移行時は、コンデンサＣ１に蓄えられた電荷を利用することでパルスの立ち上がりを速くしている。
【００２０】
Ｑ１のオンによりコンデンサＣ１に蓄積された電荷は、Ｑ２のドレイン電圧として印加する。Ｑ２のドレイン電圧は、Ｑ２のドレイン電極（Ｑ１のソース電極）の電圧を、オペアンプＯＰ２を介してＱ１のゲート電極にフィードバックさせ、Ｑ１を非飽和状態で駆動させることによってＱ１の出力を制御している。
【００２１】
なお、Ｑ１のソース電極の電圧とパルス信号源１２の基準パルス信号ｂの電圧とを比較し、Ｑ１のゲート電極にフィードバックする一連の処理は、フィードバック手段を構成する。
【００２２】
従って、Ｑ２のドレイン電極に印加される電圧は、Ｑ１のドレイン電極に印加される電圧よりも低い値となる。しかも、パルス信号源１２の基準パルス信号ｂの電圧とＱ２のドレイン電極の電圧との比較出力をＱ１のゲートにフィードバックさせている。このためＱ２のドレイン電極には図２（ｅ）の平坦なパルス電圧を得ることができる。
【００２３】
ところで、非飽和領域で動作させる関係で、従来に比して出力されるパルス電圧の振幅が小さくなる。Ｑ２のドレイン電極に印加されるパルス電圧を従来と同じ値を得るために、この実施形態では一例として駆動用電源１１の直流源Ｖ１の値を従来２０Ｖとしたのに対し、２４Ｖとしている。Ｑ１を非飽和領域で動作させると、Ｑ１での電圧ドロップがおおきくなるため効率性がやや劣るものの、パルス内振幅変動および位相変動を抑えなければならない用途において効果を発揮する。
【００２４】
このように、Ｑ１に印加されるドレイン電圧と基準パルス信号電圧とを比較し、電源制御用のＱ１にフィードバックさせたことで、Ｑ１に印加されるパルス内ドレイン電圧の低下を防止することができる。
【００２５】
この実施形態では、電力増幅用トランジスタのパルス内ドレイン電圧の低下を防止することができることから、パルス内振幅変動および位相変動が少ない高周波パルス信号を生成することができる。
【００２６】
図４は、他の実施形態について説明するための説明図である。高周波電力増幅用ＦＥＴが用いられるＱ２は、チャネルの温度上昇に伴いＱ２の出力電力がパルス信号の後半部に行くほどＱ２から出力される高周波パルス信号の振幅が図４（ｅ’）に示すように低下することが知られている。
【００２７】
そこで、パルス信号源１２から出力される基準パルス信号ｂの後半部に向けて漸次振幅を高くなるような図４（ｂ’）に示す基準パルス信号を生成させるようにした。基準パルス信号の後半部に行くほど漸次振幅を大きくし、Ｑ２のドレイン電圧をフィードバックさせたことにより、Ｑ２のチャネルの温度上昇に伴うパルス信号の後半部の出力電力の低下を相殺できる。これにより、Ｑ２のチャネルの温度上昇に伴うパルス内振幅変動に対する補償を行うことができる。
【００２８】
この実施形態は、電力増幅用のトランジスタのパルス内ドレイン電圧に正の傾斜をつけることで、パルス内チャネル温度上昇に対する出力パルス信号のパルス内振幅変動を抑えることが可能となる。
【００２９】
この発明は、上記した実施形態に限定されるものではない。オペアンプの非反転入力＋に任意の補正波形を入力することで、ドレイン波形の操作が自由に行えるようになる。
【００３０】
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３１】
１１ 駆動用電源
１２ パルス信号源
Ｌ１ インダクタ
Ｃ１ コンデンサ
Ｑ１ ＭＯＳ−ＦＥＴ
Ｑ２ 高周波電力ＦＥＴ
ＯＰ１，ＯＰ２ オペアンプ
ＶＲ 可変抵抗器
【技術分野】
【０００１】
この発明の実施形態は、レーダ送信機などに用いられるマイクロ波やミリ波の高周波信号の増幅を行うパワートランジスタを、パルス駆動させるためのパルス駆動回路に関する。
【背景技術】
【０００２】
従来の高周波信号を増幅するＦＥＴドレインパルス駆動回路は、電源制御用ＭＯＳ−ＦＥＴをオン／オフさせてパルス電圧を生成させている。
【０００３】
図５は、従来のパルス駆動回路を示し、ＭＯＳ−ＦＥＴＱ１を、パルス発生器ＰＧで生成される駆動パルス信号でオン／オフさせて高周波電力ＦＥＴＱ２のドレインパルス電圧を生成している。この場合、パルス信号でＱ１をオン／オフさせることで、高周波電力ＦＥＴＱ２にパルス状のドレイン電圧を供給する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１６０４５公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＭＯＳ−ＦＥＴＱ１がオンした時は、遠くにある電源１１は配線のインダクタンスの影響のため急に電荷を供給することができない。そこで高周波電力ＦＥＴＱ２の近くにコンデンサＣ１を置き、急な電荷の供給に対応している。Ｃ１はパルスオフ時に充電し、パルスオン時に放電する。
【０００６】
しかし、パルスオン時は、コンデンサＣ１が放電につれてドレイン電圧が漸次低下する図７に示すｃの電圧となる。この電圧がＱ２のドレインに印加されるが、Ｑ２のドレイン電圧は、図７のｅに示すように漸次低下するパルス電圧となる。Ｑ２の出力は図６の（ｅ）に示すようにＲＦパルス内振幅が低下する問題があった。
【０００７】
この発明の目的は、高周波電力増幅用のＦＥＴのドレインに印加されるパルス電圧の安定化を図ることのできるパルス駆動回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記した課題を解決するために、この実施形態によれば、パルス駆動回路は、高周波電力用ＦＥＴとコンデンサを供給する直流電源と、パルス電圧を生成するＭＯＳ−ＦＥＴと、ＭＯＳ−ＦＥＴをスイッチングさせる基準パルス信号を生成するパルス信号源と、前記ＭＯＳ−ＦＥＴのスイッチングにより得られるパルス電圧がドレイン電極に印加して駆動し、ゲート電極に供給される高周波信号を増幅する高周波電力用ＦＥＴと、前記パルス電圧と前記基準パルス信号の電圧を比較し、前記ＭＯＳ−ＦＥＴのゲート電極にフィードバックする手段と、を具備したことを特徴とする。
【図面の簡単な説明】
【０００９】
【図１】パルス駆動回路に関する一実施形態について説明するための回路構成図である。
【図２】図１の動作について説明するための波形図である。
【図３】図２の一部の波形の時間と電圧の関係を拡大して説明するための説明図である。
【図４】パルス駆動回路に関する他の実施形態について説明するための説明図である。
【図５】従来の回路構成図である。
【図６】図５の動作について説明するための波形図である。
【図７】図４要部のポイントにおける時間と電圧の関係について説明するための説明図である。
【発明を実施するための形態】
【００１０】
以下、実施形態について、図面を参照しながら詳細に説明する。
【００１１】
図１は、パルス駆動回路に関する一実施形態について説明するための回路構成図である。
【００１２】
図１に示すＶ１は、例えば２４Ｖの直流源であり、この直流源Ｖ１は、抵抗Ｒ１、インダクタＬ１を介して、スイッチング素子として例えばＭＯＳ型ＦＥＴＱ１のドレイン電極に接続される。直流源Ｖ１、抵抗Ｒ１それにインダクタＬ１は、Ｑ１の駆動用電源１１を構成している。
【００１３】
インダクタＬ１とＱ１のドレイン電極の接続点と基準電位点との間には、直流源Ｖ１との間にインダクタＬ１が介挿接続されている。このため、Ｑ１のオン／オフに対するインダクタＬ１による応答性の悪さを補償するコンデンサＣ１が介挿接続される。
【００１４】
ＰＧは、パルス信号ａを発生させるパルス発生器であり、このパルス発生器ＰＧの出力は、オペアンプＯＰ１の非反転入力＋に供給される。オペアンプＯＰ１の出力は、オペアンプＯＰ２の非反転入力＋に供給されるとともに、直列接続された可変抵抗器ＶＲ、抵抗Ｒ２を介して基準電位点に接続される。可変抵抗器ＶＲと抵抗Ｒ２の接続点は、オペアンプＯＰ１の反転入力−に接続される。パルス発生器ＰＧ、オペアンプＯＰ１、抵抗Ｒ２それに可変抵抗器ＶＲは、Ｑ１をスイッチングするための基準パルス信号ｂを生成するパルス信号源１２を構成している。
【００１５】
オペアンプＯＰ２の出力は、Ｑ１のゲート電極に接続される。オペアンプＯＰ２の反転入力−は、Ｑ１のソース電極に接続されるとともに、高周波電力ＦＥＴＱ２のドレイン電極に接続される。
【００１６】
Ｑ２としては、例えばＧａＮ（窒化ガリウム）やＧａＡＳ（ガリウム砒素）等の電力増幅用ＦＥＴが用いられる。Ｑ２のソース電極は、基準電位点に接続され、ゲート電極には高周波信号ＲＦが供給される。Ｑ２のドレイン電極は、カップリングコンデンサＣ２を介して出力端子１３に接続される。
【００１７】
次に、図２、図３の波形図を参照し、図１の動作について説明する。図２（ａ）〜（ｅ）は、図１のａ〜ｅの各ポイントにおける信号波形を示し、図３は図２（ｃ）および（ｅ）の時間と電圧の関係を拡大して示したものである。
【００１８】
パルス発生器ＰＧから出力された図２（ａ）に示すパルス信号ａは、オペアンプＯＰ１の非反転入力＋に供給する。オペアンプＯＰ１では、出力が非反転入力＋の値となるような定電圧制御が行われ、オペアンプＯＰ１の出力を、パルス信号源１２の基準パルス信号ｂとして出力する。基準パルス信号ｂは、オペアンプＯＰ２の非反転入力＋に供給する。オペアンプＯＰ２では、基準パルス信号ｂの電圧とＱ１のソース電極の電圧を比較し、比較出力でＱ１を非飽和領域で駆動する。
【００１９】
駆動用電源１１では、例えば直流電圧２４Ｖの直流源Ｖ１が、Ｑ１がオンしたときにＣ１から電荷を放出し、オフしたときに電荷をＣ１に蓄積し、図２（ｃ）に示す電圧ｃを出力する。パルスがオンしたとき、直流源からの電荷は供給が遅く、パルス立ち上がりが遅い。このため、コンデンサＣ１に予め電荷を蓄積しておき、Ｑ１がオンしたときのエネルギー移行時は、コンデンサＣ１に蓄えられた電荷を利用することでパルスの立ち上がりを速くしている。
【００２０】
Ｑ１のオンによりコンデンサＣ１に蓄積された電荷は、Ｑ２のドレイン電圧として印加する。Ｑ２のドレイン電圧は、Ｑ２のドレイン電極（Ｑ１のソース電極）の電圧を、オペアンプＯＰ２を介してＱ１のゲート電極にフィードバックさせ、Ｑ１を非飽和状態で駆動させることによってＱ１の出力を制御している。
【００２１】
なお、Ｑ１のソース電極の電圧とパルス信号源１２の基準パルス信号ｂの電圧とを比較し、Ｑ１のゲート電極にフィードバックする一連の処理は、フィードバック手段を構成する。
【００２２】
従って、Ｑ２のドレイン電極に印加される電圧は、Ｑ１のドレイン電極に印加される電圧よりも低い値となる。しかも、パルス信号源１２の基準パルス信号ｂの電圧とＱ２のドレイン電極の電圧との比較出力をＱ１のゲートにフィードバックさせている。このためＱ２のドレイン電極には図２（ｅ）の平坦なパルス電圧を得ることができる。
【００２３】
ところで、非飽和領域で動作させる関係で、従来に比して出力されるパルス電圧の振幅が小さくなる。Ｑ２のドレイン電極に印加されるパルス電圧を従来と同じ値を得るために、この実施形態では一例として駆動用電源１１の直流源Ｖ１の値を従来２０Ｖとしたのに対し、２４Ｖとしている。Ｑ１を非飽和領域で動作させると、Ｑ１での電圧ドロップがおおきくなるため効率性がやや劣るものの、パルス内振幅変動および位相変動を抑えなければならない用途において効果を発揮する。
【００２４】
このように、Ｑ１に印加されるドレイン電圧と基準パルス信号電圧とを比較し、電源制御用のＱ１にフィードバックさせたことで、Ｑ１に印加されるパルス内ドレイン電圧の低下を防止することができる。
【００２５】
この実施形態では、電力増幅用トランジスタのパルス内ドレイン電圧の低下を防止することができることから、パルス内振幅変動および位相変動が少ない高周波パルス信号を生成することができる。
【００２６】
図４は、他の実施形態について説明するための説明図である。高周波電力増幅用ＦＥＴが用いられるＱ２は、チャネルの温度上昇に伴いＱ２の出力電力がパルス信号の後半部に行くほどＱ２から出力される高周波パルス信号の振幅が図４（ｅ’）に示すように低下することが知られている。
【００２７】
そこで、パルス信号源１２から出力される基準パルス信号ｂの後半部に向けて漸次振幅を高くなるような図４（ｂ’）に示す基準パルス信号を生成させるようにした。基準パルス信号の後半部に行くほど漸次振幅を大きくし、Ｑ２のドレイン電圧をフィードバックさせたことにより、Ｑ２のチャネルの温度上昇に伴うパルス信号の後半部の出力電力の低下を相殺できる。これにより、Ｑ２のチャネルの温度上昇に伴うパルス内振幅変動に対する補償を行うことができる。
【００２８】
この実施形態は、電力増幅用のトランジスタのパルス内ドレイン電圧に正の傾斜をつけることで、パルス内チャネル温度上昇に対する出力パルス信号のパルス内振幅変動を抑えることが可能となる。
【００２９】
この発明は、上記した実施形態に限定されるものではない。オペアンプの非反転入力＋に任意の補正波形を入力することで、ドレイン波形の操作が自由に行えるようになる。
【００３０】
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３１】
１１ 駆動用電源
１２ パルス信号源
Ｌ１ インダクタ
Ｃ１ コンデンサ
Ｑ１ ＭＯＳ−ＦＥＴ
Ｑ２ 高周波電力ＦＥＴ
ＯＰ１，ＯＰ２ オペアンプ
ＶＲ 可変抵抗器
【特許請求の範囲】
【請求項１】
コンデンサに電荷を蓄積する駆動用電源と、
前記コンデンサの電荷移行に基づき得られる電圧で駆動するＭＯＳ−ＦＥＴによる第１のトランジスタと、
前記第１のトランジスタをスイッチングさせる基準パルス信号を生成するパルス信号源と、
前記第１のトランジスタのスイッチングにより得られるパルス電圧がドレイン電極に印加して駆動し、ゲート電極に供給される高周波信号を増幅するＦＥＴによる第２のトランジスタと、
前記パルス電圧と前記基準パルス信号の電圧を比較し、前記第１のトランジスタのゲート電極にフィードバックする手段と、を具備したことを特徴とするパルス駆動回路。
【請求項２】
前記パルス信号源から生成される基準パルス信号の後半部の振幅を漸次上昇させたことを特徴とする請求項１記載のパルス駆動回路。
【請求項１】
コンデンサに電荷を蓄積する駆動用電源と、
前記コンデンサの電荷移行に基づき得られる電圧で駆動するＭＯＳ−ＦＥＴによる第１のトランジスタと、
前記第１のトランジスタをスイッチングさせる基準パルス信号を生成するパルス信号源と、
前記第１のトランジスタのスイッチングにより得られるパルス電圧がドレイン電極に印加して駆動し、ゲート電極に供給される高周波信号を増幅するＦＥＴによる第２のトランジスタと、
前記パルス電圧と前記基準パルス信号の電圧を比較し、前記第１のトランジスタのゲート電極にフィードバックする手段と、を具備したことを特徴とするパルス駆動回路。
【請求項２】
前記パルス信号源から生成される基準パルス信号の後半部の振幅を漸次上昇させたことを特徴とする請求項１記載のパルス駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１１４７８４（Ｐ２０１２−１１４７８４Ａ）
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願番号】特願２０１０−２６３４５２（Ｐ２０１０−２６３４５２）
【出願日】平成２２年１１月２６日（２０１０．１１．２６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願日】平成２２年１１月２６日（２０１０．１１．２６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]