透光性保護板の面積を受光チップの面積以下にすることができ、実装にベース部を必要としない受光チップを提供することによってカメラの小型化及び軽量化に寄与し、また生産性に優れた固体撮像装置を提供することによってカメラを低価格化する。 複数の受光セルがベース基板の一方の主表面に１次元、又は２次元状に配列されてなる固体撮像素子１１（受光チップ）と、透光性保護板１２とを備える固体撮像装置１０であって、透光性保護板は複数の受光領域１８（受光セル）を覆う状態で主表面上に架設され、透光性保護板の面積が受光チップの面積以下であり、前記受光セルと前記透光性保護板との間には空隙２０があることを特徴とする。 （もっと読む）

【課題】 固体撮像装置の半導体基板の底面側に、簡単、低コストに配線を引き出す。
【解決手段】 固体撮像装置２の半導体基板６は、カバーガラス８と接合された後にバックグラインドされて薄層化されている。半導体基板５の上面には、固体撮像素子３と多数の接続端子１０とが形成されている。半導体基板６の接続端子１０に対面する位置には、底面側からスルーホール１８が形成され、接続端子１０が底面側に露呈されている。半導体基板６が実装される実装基板５の配線パターン２０上には、スタッドバンプ２６が形成されている。このスタッドバンプ２６は、実装基板５上に半導体基板６が実装されたときにスルーホール１８内に挿入されて接続端子１０と当接し、配線パターン２０と固体撮像素子３とを電気的に接続する。 （もっと読む）

基板および電気的活性領域を有する電子デバイス用に有用な封入アセンブリが記載され、封入アセンブリは、バリヤーシートおよび前記シートから伸張するバリヤー構造体を含んでなり、バリヤー構造体は、電子デバイス上で使用されるとき、電子デバイスを実質的に密封するように構成される。いくつかの実施形態では、バリヤー構造体は、封入アセンブリを電子デバイスに接合するために、接着剤と共に使用されるように設計される。場合によりゲッタリング材料を使用できる。

（もっと読む）

この発明は、半導体ウェハーの間もしくは電子的構造物（３）の間において、安全な構成及び電気的接続（５）を形成するための半導体ウェハー処理物（１及び２）の構成方法及び装置に関する。この発明は、安全な構成が、低融点で絶縁層としてふるまう中間ガラス層（６及び６ａ）からなり、かつ電気的接続（５）が、非導電性ガラスからなる、ことを特徴とする。 （もっと読む）

放射線検出器は、真空チャンバを形成するためベースと、フレームと、ウィンドウと、はんだプレフォームとから形成されるはんだ層を有する。貫通導体は内部部品へ電気接続するためにベースを貫通している。検出器の密封方法は下部検出器アセンブリ、フレーム、ウィンドウ、はんだプレフォームを処理チャンバ内で非密封関係で整列する。高温と低圧力が与えられ、ゲッタは電流リードにより与えられる抵抗加熱により活性化される。ウィンドウ、フレーム、下部検出器アセンブリはその後、共に押付けられ、液体化されたはんだプレフォームにより密封される。この方法は密封ポートの必要性をなくし、処理チャンバ内の幾つかのステップを結合し、ある従来技術の洗浄ステップを不要にする。 （もっと読む）

電子デバイスが、電気絶縁材料からなるボディ（４０）を備え、当該ボディには、スルーホール又はキャビティが設けられている。当該スルーホール又はキャビティ内には、電気部品（２０）が存在している。この部品は、取り付け層（１３）を介して当該ボディに取り付けられている。この取り付け層の表面には、当該部品を、他の複数の部品に及び／又は外部結合用のコンタクト手段に電気的に結合するための、複数の導電体からなる導電体パターンが設けられている。当該複数の導電体の内の少なくとも１つが、当該ボディの表面へと伸びている。
（もっと読む）

キャップ付きチップを製造する構造および方法が提供される。キャップ付きチップが、前面と、前面で露出された複数のボンドパッドとを有するチップを含む。キャップ部材が、上面と、上面の反対にある底面と、上面と底面との間に延在する複数の貫通孔とを有する。キャップ部材は、底面がチップに対面し、チップから間隔を置いて設けられてボイドを画定するようにチップに実装される。複数の導電性の配線が、少なくとも部分的に貫通孔を通ってボンドパッドから延在し、配線は、少なくとも部分的に貫通孔を通って延在する流動可能な導電性材料を含む。キャップ付きチップを形成し、複数のキャップ付きチップを同時に形成するさらなる方法が提供される。

（もっと読む）

【課題】 磁気メモリ素子を外部磁界から磁気的に遮蔽して、大きな外部磁界が作用した場合でもメモリ素子を十分に保護する磁気シールド層と、放熱効率を高めてメモリ素子の過熱を防止する放熱手段とを簡易に装着した、ＭＲＡＭ素子又は磁化可能な磁性層を有するメモリ素子からなる磁気メモリ装置、並びに放熱効率を向上させる磁気メモリ装置の実装構造を提供すること。
【解決手段】 磁化方向が固定された磁化固定層４、６と、磁化方向の変化が可能な磁性層（記憶層）２とが積層されてなるＴＭＲ素子１０からなる磁気ランダムアクセスメモリ（ＭＲＡＭ）３０が樹脂等の封止材３３によって封止されており、ＭＲＡＭ３０を磁気シールドするための磁気シールド層３４が、封止材３３の上面（及び下面）に接して粘着剤等によって固定され、その磁気シールド層３４に接合して放熱手段であるヒートスプレッダ４１が設けられている。 （もっと読む）

マイクロ構造（２６）を収容する気密封止キャビティ（２２）を有するマイクロデバイス（２０）である。マイクロデバイス（２０）は基板（３０）と、キャップ（４０）と、絶縁層（７０）と、少なくとも一つの導電アイランド（６０）と、そして分離トレンチ（５０）と、を備える。基板（３０）は上面（３２）を有し、この上面の上には複数の導電配線（３６）が形成される。これらの導電配線（３６）がマイクロ構造（２６）への電気的接続手段となる。キャップ（４０）は基台部分（４２）及び側壁（４４）を有する。側壁（４４）は基台部分（４２）から外に向かって延びてキャップ（４０）内のリセス（４６）を画定する。絶縁層（７０）は、キャップ（４０）の側壁（４４）と複数の導電配線（３６）との間に取り付けられる。導電アイランド（６０）は複数の導電配線（３６）の内の少なくとも一つの導電配線に取り付けられる。分離トレンチ（５０）はキャップ（４０）と導電アイランド（６０）配線との間に位置し、かつ分離トレンチには何も充填されない、または分離トレンチの少なくとも一部には電気絶縁材料が充填される。上の構成と同じマイクロデバイスを形成する方法も提供される。
（もっと読む）

複数のパッケージ層、複数のパッケージ層へ結合された放射線遮へい蓋またはベースを含み、回路ダイが、回路ダイの全許容線量よりも多い放射線量から遮へいされる高信頼性放射線遮へい集積回路デバイス。高信頼性応用で使用される集積回路デバイス。集積回路デバイスは、高度に信頼できるように設計され、放射線、機械力、熱への露出、または化学的汚染に起因して集積回路ダイが故障するか信頼性を失わないように、集積回路ダイを保護する。
（もっと読む）