【課題】プローブ針の先端を研磨する時間を短縮することと接触抵抗を低く安定させること。
【解決手段】半導体基板上に形成された電子回路と、前記半導体基板上に形成され、前記電子回路と電気的に接続し、金属膜３４と前記金属膜より硬い材料の層３６とを備え、上視した場合前記層と前記金属膜とが配置された第１領域４０と、前記金属膜が配置され前記層が形成されない第２領域４２とを備えるパッド１６と、を具備する半導体装置。 （もっと読む）

【課題】半導体装置において、抵抗が増大して変換効率が低下してしまうのを防止する。
【解決手段】半導体装置を、基板２上に形成されたＧａＮ系半導体積層構造３を有する第１トランジスタＱ１と、ＧａＮ系半導体積層構造を有する第２トランジスタＱ２とを備え、第１トランジスタが、複数の第１フィンガ８ＡＸを有する第１ゲート電極８Ａと、複数の第１ドレイン電極９Ａと、複数の第１ソース電極１０Ａとを備え、第２トランジスタが、複数の第２フィンガ８ＢＸを有する第２ゲート電極８Ｂと、複数の第２ドレイン電極９Ｂと、複数の第２ソース電極１０Ｂとを備え、複数の第１ドレイン電極の上方又は下方に接続されたドレインパッド１５と、複数の第２ソース電極の上方又は下方に接続されたソースパッド２５と、複数の第１ソース電極及び複数の第２ドレイン電極に接続された共通パッド３５とを備えるものとする。 （もっと読む）

【課題】半導体基板に設けられた穴に、絶縁体を介して２つの導電体を充填してなる電極部を有する半導体装置において、２つの導電体間の容量を大きくするのに適した構成を提供する。
【解決手段】半導体基板１０の第１の領域１には、表面１１に開口する複数個の有底穴２０が設けられ、第２の領域２には貫通穴３０が設けられ、有底穴２０は貫通穴３０よりも小さい穴幅を有する。絶縁体５０を両導電体４０、６０で挟んでなる積層構造体が、有底穴２０および貫通穴３０に充填され、さらに、第１の領域１において複数個の有底穴２０間にて連続して形成されており、第１の領域１は、当該積層構造体による容量形成部として構成される。有底穴６０における各導電体４０、６０は、それぞれ貫通穴３０における各導電体４０、６０に電気的に接続されて、半導体基板１０の表裏両面１１、１２に取りだされている。 （もっと読む）

【課題】 更なる小画素ピッチ化及び多画素化が求められる検出装置、特に、積層型の検出装置において、信号線容量の更なる低減による低ノイズ化及び駆動線の時定数の更なる低減による高速駆動化が可能な検出装置を提供する。
【解決手段】 放射線又は光を電荷に変換する変換素子１０４と、スイッチ素子１０５と、を含み、行方向及び列方向に配列された複数の画素１０２と、行方向の複数のスイッチ素子１０５に接続された駆動線１０７と、列方向の複数のスイッチ素子１０５に接続された信号線１０８と、を有し、変換素子１０４がスイッチ素子１０５の上方に配置された検出装置であって、信号線１０８は、変換素子１０４の下方に配置されたスイッチ素子の主電極の最上位表面１０５よりも下方に配置された駆動線１０７の最上位表面よりも下層の絶縁部材に埋め込んで形成された導電層２０２からなることを特徴とする。 （もっと読む）

【課題】容量素子の良好な特性と高い信頼性を実現することが可能な半導体装置を提供する。
【解決手段】半導体基板上に第１の絶縁膜を介して形成されている下部電極と、この下部電極の周囲に形成され、下部電極の表面よりも高い表面を有するダミー電極と、下部電極上にダミー電極の最上表面よりも表面が低い位置にある誘電体膜を介して形成された上部電極と、ダミー電極に周囲を囲まれた窪みを埋める第２の絶縁膜とを具備して成る半導体装置を構成する。 （もっと読む）

【課題】配線構造における電気特性の向上を図る。
【解決手段】グラフェン配線の製造方法は、絶縁膜１３内に、配線溝３０を形成し、前記配線溝内の全面に、触媒膜１４を形成し、前記配線溝内の前記触媒膜上に、前記配線溝の底面に対して垂直方向に積層された複数のグラフェンシート１６ａ〜１６ｅで構成されるグラフェン層１６を形成することを具備する。 （もっと読む）

【課題】更なる微細化に対応した高集積度のＤＲＡＭを得ることが可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体基板２の表層に、第１の方向Ｙに延在する第１の溝部３と、第２の方向Ｘに延在し且つ第１の溝部３よりも深くなる第２の溝部５と、第１の溝部３と第２の溝部５との交差部分において第２の溝部５よりも深くなる第３の溝部７と、第１の溝部３と第２の溝部５との間から突出されたピラー部８と、ピラー部８に形成された下部拡散層９、チャネル領域１０及び上部拡散層１１と、第２の溝部５の内側において第２の方向Ｘに延在するビット配線層と、第１の溝部３の内側においてピラー部８の側面を覆うゲート絶縁膜と、第１の溝部３の内側においてゲート絶縁膜を介してピラー部８の側面を横切るように第１の方向Ｙに延在するワード配線層とを備える。 （もっと読む）

【課題】焼成無しで、酸素雰囲気に安定であり、かつ低抵抗な配線材料を提供する。また、従来の配線材料よりも低い温度で還元焼成できる配線材料を提供する。
【解決手段】銅と窒素を含む配線材料であって、当該配線材料には、添加材料として、エリンガム図において銅よりも酸化しやすい材料が０．５atm％以上１０atm％以下添加されている。添加材料として、例えば、Ｓｉ、Ｚｒ、Ｔｉ、Ｎｉ、Ｓｎ、Ｍｎ、Ａｌのうち少なくとも１種類の金属を含む。この配線材料を加熱還元して低抵抗化する場合、１０００Ｐａ以下に減圧した雰囲気で加熱を行うことが好ましい。 （もっと読む）

【課題】薄型化及び小型化を図る半導体装置を提供する。
【解決手段】半導体装置１は、半導体チップ１０と、半導体チップ１０の上に積層された多層配線構造３０と、多層配線構造３０内に埋設された電子部品６０，８０と、を備える。半導体チップは、半導体基板１１と、半導体基板上に形成された内部配線２０と、内部配線を被覆するようにして半導体基板上に形成された封止層１６と、を有し、多層配線構造が封止層上に形成されている。 （もっと読む）

【課題】ボイドが存在しても高い信頼性を確保可能な配線構造を提案する。
【解決手段】実施形態に係わる装置は、第１の溝１０を有する絶縁層１３と、第１の溝１０内に形成され、上部に凹部１６を有する銅を含む第１の配線層１５と、第１の配線層１５の凹部１６の内面上に形成され、少なくとも１つのグラフェンシートから構成されるグラフェン層１７とを備える。 （もっと読む）