本発明は、クロスポイントと１Ｔ‐１セルとの双方の設計に基づくある種の利点を導入するためのメモリ技術及びメモリアレイに関する新規な変更に関する。これらの設計のある特徴を組み合わせることにより、１Ｔ‐１セル設計における読出し時間の高速化及び信号対雑音比の増大と、クロスポイント設計における高記録密度化との双方が達成される。そのために、単一のアクセストランジスタ１６を用いて、“Ｚ”軸方向に配置された複数のメモリアレイ層で垂直方向に互いに上下に積み重ねうる多重メモリセルを読出すようにする。
（もっと読む）

アクティブフューズはアクティブフューズ構造（１２０）を備え、この構造を使用して可変抵抗体（１０６）及び選択トランジスタ（１１０）の双方を形成する。一の実施形態では、アクティブフューズ構造は、半導体基板（１４０）の活性領域（１６０）の一部に形成され、選択ゲート（１２４）はアクティブフューズ構造の一方の端部（１２３）の上に配置されてアクティブフューズへの書き込みに使用する一体型選択トランジスタ（１１０）を形成する。共有型のアクティブフューズ構造を活性領域の内部に使用することによって、面積要件を縮小し、かつ検出マージンを大きくすることができる。
（もっと読む）

【課題】 半導体メモリにおいて、外部電源電圧が低下しても、半導体メモリ内部では、高速動作を可能にすると共に、小型化をも可能にする昇圧電位発生回路を提供する。
【解決手段】 容量ＭＯＳトランジスタとトランスファＭＯＳトランジスタとを備え、メモリセルを含むＤＲＡＭに使用される昇圧電位発生回路において、容量ＭＯＳトランジスタのゲート絶縁膜を、メモリセルを構成するＭＯＳトランジスタのゲート絶縁膜の膜厚よりも薄い膜厚にすることにより、小面積で大容量の昇圧電位発生回路を実現する。この場合、トランスファＭＯＳトランジスタのゲート絶縁膜の厚さを容量ＭＯＳトランジスタのゲート絶縁膜の厚さを同等以上に厚くすることが好ましい。 （もっと読む）

【課題】強誘電体膜をエッチングする際に生じる反応副生成物を形成される素子に悪影響を与えることなく除去する。
【解決手段】強誘電体膜をエッチングしたあと、燐酸水溶液を用いてウェット処理をする。レジストをマスクとして強誘電体膜をエッチングしたあと、レジストアッシング後またはアッシング前後の両方に燐酸水溶液を用いてウェット処理をする。 （もっと読む）

【課題】 強誘電体キャパシタに保護膜を設け、強誘電体膜の還元を抑制する。
【解決手段】 前記保護膜としてＡｌ₂ Ｏ₃ 膜を、３．０〜３．１ｇ／ｃｍ³ 、あるいはそれ以上の密度に形成する。 （もっと読む）

【課題】 加水分解性の液体材料が大気と接触するのを確実に防止できる液体自動供給システムを提供する。
【解決手段】 このＣＶＤ装置５０は、処理室５１にペンタエトキシタンタル（ＰＥＴ）を供給するための容器５３に予備容器７３を接続し、容器５３内のペンタエトキシタンタル（ＰＥＴ）の残量が少なくなったときは、配管５４と容器５３とを切り離して新しい容器５３と交換するのではなく、予備容器７３からペンタエトキシタンタル（ＰＥＴ）を補充する。これにより、配管５４と容器５３とを切り離すためのジョイント６１ｊを通じて配管５４内に大気が侵入し、配管５４内の残留ペンタエトキシタンタル（ＰＥＴ）が加水分解されて酸化タンタルが生成することはない。 （もっと読む）

【課題】 実効的な素子特性を向上させ、または素子領域の基板表面が露出することを防止することが可能な半導体装置及びその製造方法を提供する。
【解決手段】 半導体基板１０１の表面上にシリコン酸化膜１０２を形成し、この表面上に埋め込み酸化膜の平坦化ストッパー材となるシリコン窒化膜１０３を形成する。半導体基板１０１にトレンチ１０５を形成した後、シリコン酸化膜１０２の側面にエッチングを行って後退させる。半導体基板１０１の露出している表面に酸化を行って素子領域の表面に丸みを付ける。これにより、素子領域の実効寸法を実寸法よりも大きくすることができる。 （もっと読む）

【課題】チップサイズを増大させることなく特性の向上を図ることができる半導体記憶装置を提供する。
【解決手段】本発明の半導体記憶装置は、メモリセル領域５０と周辺回路領域との間に配置されたセル形状の書込動作補助回路２を有し、書込動作補助回路２は、書込開始時にデジット線のディスチャージ動作を行い、書込終了時にデジット線のプリチャージ動作を行う第１の回路４と、デジット線のディスチャージ動作及びデジット線のプリチャージ動作の切替を行う第２の回路５とを有する。 （もっと読む）

【課題】被覆性が良く、界面が安定な強誘電体薄膜を形成できる半導体装置の製造方法を提供する。
【解決手段】強誘電体薄膜を誘電体として用いたコンデンサと能動素子を電気回路的に組み合わせて構成される半導体装置の製造方法において、その強誘電体がゾル−ゲル法で作成される半導体装置の製造方法。 （もっと読む）

【課題】 強誘電体キャパシタを有する半導体装置の製造において、強誘電体膜の自発分極を最大化する。
【解決手段】 下側電極を形成後、強誘電体膜を堆積する前に、前記下側電極を不活性雰囲気中において急速熱処理する。 （もっと読む）