本発明は、長手方向及び横方向の延長部を有するナノチューブと、ナノチューブの少なくとも第１部分を支持する構造と、その横方向の延長部によって定義されている第１方向においてナノチューブに対して力を作用させる第１手段と、を有するナノチューブ装置（１００）に関するものである。ナノチューブの少なくとも第２部分は、力が一定のレベルを超過した際に、ナノチューブの第２部分がその横方向の延長部の方向において曲がり、これによって第１電気回路を閉じるように、構造の支持部を超えて突出している。好適には、力をナノチューブに対して作用させる第１手段は、電気的な手段であり、この力は、電圧をこの手段に印加することによって生成される。本装置は、ソース及びドレイン電極の両方において量子力学トンネル現象を実現する。
（もっと読む）

本発明は、半導体構成に関連して電気的接続を形成する方法を含む。その上に導電線路を有し、導電線路に隣接して少なくとも２つの拡散領域を有する半導体基板が設けられる。パターン化されるエッチ・ストップが拡散領域の上に形成される。パターン化されるエッチ・ストップは、開口を貫通して延びる１対の開口を有し、開口は導電線路の軸に実質的に平行に一列に並んでいる。絶縁材料がエッチ・ストップ上に形成される。絶縁材料は、絶縁材料内にトレンチを形成し且つ開口をエッチ・ストップから拡散領域まで延ばすために、エッチングに対して露出される。トレンチの少なくとも一部分は開口の直上にあり、線路の軸に沿って延びる。導電材料が開口内とトレンチ内に形成される。
（もっと読む）

一般に、本発明は、不揮発性で、ワンタイム・プログラマブル（ＯＴＰ）メモリーアレイ用途に用いられることが可能な可変厚さゲート酸化膜アンチヒューズトランジスタ装置を提供する。このアンチヒューズトランジスタは、標準ＣＭＯＳ技術で製造されることができ、ソース拡散、ゲート酸化膜、ポリシリコンゲート、及びオプショナルなドレーン拡散を有する標準トランジスタ素子として構成されている。ポリシリコンゲートの下の可変ゲート酸化膜は、厚いゲート酸化膜領域及び薄いゲート酸化膜領域から構成され、薄いゲート酸化膜領域は局所的破壊電圧ゾーンとして作動する。ポリシリコンゲートとチャネル領域との間の導電性チャネルは、プログラム操作の間、局所的破壊電圧ゾーンに形成されることができる。メモリーアレイ用途においては、ポリシリコンゲートに印加されたワードライン読み取り電流は、アンチヒューズトランジスタのチャネルを介してソース拡散に結合されたビットラインによって検出されることができる。さらに具体的には、本発明は、ＯＴＰメモリーに好適なアンチヒューズセルとして、分割チャネルＭＯＳ構造を利用する効率的な方法を提供する。

（もっと読む）

ポリマー誘電体（１０３）を含む半導体デバイス（１００）および有機半導体材料（１１２）と受動層（１１４）とを含む少なくとも１つのアクティブデバイス（１０４）が開示されている。導電性ポリマー（１０６および／または１０８）をさらに含む半導体デバイス（１００）も開示されている。そのようなデバイスは、軽量であること、及び強固な信頼性により特徴づけられる。
（もっと読む）

薄膜記憶デバイスは、第１電極（３）と、第１の可変抵抗薄膜（２）と、第２の電極（１）とを備える。第１の電極（３）は、基板（４）の表面上に形成される。第１の可変抵抗薄膜（２）は、第１の電極（３）の表面上に形成される。第２の電極（１）は、第１の可変抵抗薄膜（２）の表面上に形成される。第１の可変抵抗薄膜（２）は、格子歪みおよび電荷配列のうち少なくとも１つによってバルク状態における抵抗値が変化する材料を含む。 （もっと読む）

【解決手段】シングル中性子イベントの測定を可能にするのに十分な感度のある中性子変換層を組み込んだ半導体基板。前記基板は、アクティブ半導体素子層と、ベース基板と、前記アクティブ半導体素子層と前記ベース基板との間に提供される絶縁層と、前記アクティブ半導体素子層と前記ベース基板との間に提供される中性子変換層を含む。前記中性子変換層は、前記絶縁層内に位置し、且つ同絶縁層と前記ベース基板との間、若しくは前記アクティブ半導体素子層と同絶縁層との間に位置する。前記中性子変換層と前記アクティブ半導体素子層との間、および前記中性子変換層と前記ベース基板との間の少なくとも１つの間に障壁層が提供され、前記中性子変換層中に提供される中性子変換材料の拡散を防ぐ。さらに、前記アクティブ半導体素子層に複数の溝を形成する場合がある。 （もっと読む）

ホット・キャリア誘導劣化を使用して１つまたは複数のトランジスタ特性を変更してプログラムされるワン・タイム・プログラマブル・メモリ・デバイスが開示されている。ワン・タイム・プログラマブル・メモリ・デバイスは、トランジスタのアレイから構成される。このアレイ中のトランジスタは、これらのトランジスタの飽和電流、しきい値電圧またはこれらの両方に対する変化など１つまたは複数のトランジスタ特性のホット・キャリアにより引き起こされる変化を使用して選択的にプログラムされる。これらのトランジスタ特性に対する変更は、知られているホット・キャリア・トランジスタ・エージング原理と同様にして達成される。これらの開示されたワン・タイム・プログラマブル・メモリ・デバイスは、小型であり、低電圧および小電流でプログラム可能である。

（もっと読む）

【課題】 カーボン・ナノチューブ電界効果トランジスタと、カーボン・ナノチューブ電界効果トランジスタのアレイと、デバイス構造体とを製造するための方法、及び、該方法によって形成されたデバイス構造体のアレイを提供する。
【解決手段】 本方法は、ゲート電極層と、各々がソース／ドレイン・コンタクトと電気的に結合された触媒パッドとを含む積層構造体を形成することを含む。ゲート電極層は多数のゲート電極に分割され、少なくとも１つの半導体カーボン・ナノチューブが、化学気相堆積プロセスによって触媒パッドの各々の上に合成される。完成したデバイス構造体は、ゲート誘電体によって覆われた側壁を有するゲート電極と、該ゲート電極の該側壁に隣接する少なくとも１つの半導体カーボン・ナノチューブとを含む。ソース／ドレイン・コンタクトを半導体カーボン・ナノチューブの両端と電気的に結合することによって、デバイス構造体が完成する。多数のデバイス構造体は、メモリ回路又は論理回路のいずれかとして構成することができる。 （もっと読む）

相変化メモリを低電圧動作および高温の動作又は放置させる場合に、記録保持信頼性を向上させること。
読み出し電圧をセット電圧およびリセット電圧以上として高速動作させ、読み出し後に読み出し前の状態を再書込みする、いわゆる破壊読出しを行う。または、複数個のセルを用いて１ビットの情報を記録する、いわゆるオアセルを用いて、高温時の動作又は放置のける信頼性を向上させる。破壊読出しおよびオアセルを用いた相変化メモリに必要な、回路構成および動作方法を用いる。 （もっと読む）

ポリシリコンの単一層内に配置されたダブルゲート構造を有した、電気的にプログラム可能なトランジスタヒューズ（２００）。このトランジスタヒューズ（２００）では、第１のゲート（２１６）は、ソース領域（２１０）の一部と重なり合うように配置されていて、第２のゲート（２１５）は、第１のゲート（２１６）からは絶縁されていると共に、ドレイン領域（２１１）の一部と重なり合うように配置されている。第１のゲート（２１６）は、外部から供給されたコントロール信号を入力するための端子を有しており、第２のゲート（２１５）は、ドレイン領域（２１１）に容量結合されている。第２のゲート（２１５）は、第２のゲート（２１５）の容量結合を大きくするための結合装置（２２０）と、ヒューズプログラミング電圧を低くするためのドレイン領域（２１１）とを含んでいる。
（もっと読む）