【課題】共振器型発振器のＱ値などの特性を高く維持させた設計をより容易に行えるようにする技術を提供する。
【解決手段】静電容量Ｃaの２ⁿ倍（ｎは０〜５までの整数）となっている計６個）のコンデンサ２１１ａ〜ｆが並列に接続され、それらコンデンサ２１１ａ〜ｆにはスイッチ２１２ａ〜ｆがそれぞれ直列に接続されている。コンデンサ２１１ａ〜ｆは、静電容量が大きいものほど、インダクタと接続させる配線４０２の長さが短い位置に配置されている。それにより、出力する信号の周波数が低くなるほど、配線４０２の抵抗がＱ値に及ぼす影響を低減させる。 （もっと読む）

【課題】温度安定化された電圧制御発振器を提供する。
【解決手段】セルラー電話のような電池から電力を得る装置中の集積回路電圧制御発振器（ＶＣＯ）は、比較的狭い制御電圧範囲を使用して非常に広い周波数範囲にわたって同調するように構成されることができる。ＶＣＯの周波数応答は、ＶＣＯ共振回路の一部を形成するバラクタ３１０ａ、３１０ｂに温度可変電圧ソースを与えることにより温度補償されることができる。バラクタのレファレンス端部は、バラクタ温度依存性を実質的に補償する温度依存性を有する温度依存電圧ソース３７０、３８０により供給されることができる。温度依存電圧ソース３７０、３８０は、絶対温度比例（ＰＴＡＴ）装置であることができる。ＶＣＯは、基板上に製造されたＣＭＯＳ発振器、基板上のＬＣ共振タンク、および共通の陽極接続を有する少なくとも一対のバラクタ３１０ａ、３１０ｂ、３２０ａ、３２０ｂを含んでいる。 （もっと読む）

電圧制御発振器（ＶＣＯ）バッファのための回路が説明される。回路は、ＶＣＯコアと接続されるＶＣＯバッファの入力と接続された第１のキャパシタを含む。回路は、また、ＶＣＯバッファの入力と、ｐ型金属酸化膜半導体電界効果（ＰＭＯＳ）トランジスタのゲートとに接続された第２のキャパシタを含む。回路は、さらに、第１のキャパシタと、ＰＭＯＳトランジスタのゲートとに接続された第１のスイッチを含む。回路は、また、ＶＣＯバッファの入力と接続された第３のキャパシタを含む。回路は、さらに、ＶＣＯバッファの入力と、ｎ型金属酸化膜半導体電界効果（ＮＭＯＳ）トランジスタのゲートとに接続された第４のキャパシタを含む。回路は、また、第３のキャパシタとＮＭＯＳトランジスタのゲートとに接続された第２のスイッチを含む。 （もっと読む）

【課題】残留位相雑音特性を劣化させずに発振周波数の広帯域化を実現する電圧制御発振器を提供することを目的とする。
【解決手段】制御電圧印加端子Ｖｃ１からの制御電圧に応じて所望の周波数で発振する能動回路を備えた電圧制御発振器であって、前記能動回路は、トランスＴＳの一次側コイルＬ５に印加される前記制御電圧によってインダクタンス値が変化する二次側コイルＬ３を発振維持用のチョークコイルとして用いる。コイルＬ３のインダクタンス値が変化することで、コイルＬ３とコンデンサＣ５との共振周波数を変化させられる。その結果、制御電圧により、共振回路のバリキャップダイオードＤ１によるリアクタンス特性の変化だけでなく、能動回路のリアクタンス特性を変化させられる。 （もっと読む）

【課題】半導体集積回路をパッケージに実装した後に、インダクタンスを増加および減少させる調整が可能な半導体集積回路を提供する。
【解決手段】ＬＳＩの内部回路１０６が形成された同一の半導体基板に磁気検出素子１００が形成されており、ボンディングパッド１１４とＬＳＩの内部回路１０６の間に接続された第１インダクタ１０１のインダクタンスを磁気検出素子１００と磁気検出回路１０５の出力電圧でモニタし、第１インダクタ１０１の片方の端子と第２インダクタ１０２の一端と第３インダクタ１０３の一端が第１接続部１０７を介して接続される第１スイッチ１０８、第２インダクタ１０２の片方の端子が第２接続部１０９を介して接続される第２スイッチ１１０、および、第３インダクタ１０３の片方の端子が第３接続部１１１を介して接続される第３スイッチ１１２を接続または切断状態に切り替えることにより、第一のインダクタ１０１をトリミングする。 （もっと読む）

【課題】ＭＯＳトランジスタの高周波領域におけるトランスコンダクタンスの劣化を招くことなく、低消費電力化を図ることが可能な増幅器などの提供。
【解決手段】この発明は、ＭＯＳトランジスタＱ１などを含む増幅器である。ＭＯＳトランジスタＱ１のゲートには第１の入力信号が入力され、ＭＯＳトランジスタＱ１のバルクには第２の入力信号が入力され、ＭＯＳトランジスタＱ１のソースから出力信号が出力される。そして、第１の入力信号と第２の入力信号とは同相の信号である。 （もっと読む）

発振器は、共振器と、第１および第２のｐ型トランジスタと、第１および第２のｎ型トランジスタとを含む。共振器は、第１の端子と第２の端子とを持つ。第１のｐ型トランジスタは、第１の端子にスイッチ可能に接続されており、第２のｐ型トランジスタは、第２の端子にスイッチ可能に接続されている。第１のｎ型トランジスタの第１のドレインと第２のｎ型トランジスタの第２のドレインとは、それぞれ、第１の端子および第２の端子に電気的に接続される。発振器はＮＭＯＳのみモードおよびＣＭＯＳモードで作動可能である。 （もっと読む）

キャパシタンススイッチング素子（２００）が、トランジスタ（２０５、２１０）によって直列に接続された、第１のキャパシタ（２４０）と第２のキャパシタ（２４５）とを含む。トランジスタのゲートは、一組の抵抗器（２２０、２３０）を介して第１の信号（ｂ０／）によってバイアスをかけられ、ソースおよびドレインは、第２の組の抵抗器（２１５、２２５、２３５）を介して第２の信号（ｂ０）によってバイアスをかけられる。信号はレベルシフトされており、相補的であってよい。素子をオンにするためには、第１の信号（ｂ０／）をＶＤＤに設定することができ、第２の信号（ｂ０）をゼロに設定することができる。素子をオフにするためには、第１の信号（ｂ０／）をＶＤＤ／２の倍数に設定することができ、第２の信号（ｂ０）をＶＤＤ／２の倍数プラス１（the multiple plus one）に設定することができる。素子が発振器同調回路で使用されるとき、トランジスタの圧力ストレスが低減され、トランジスタを薄酸化物で製作することができる。発振器は、セルラアクセス端末のトランシーバにおいて使用されてもよい。
（もっと読む）

【課題】安定した動作を行うことができる半導体回路を提供することを課題とする。
【解決手段】ソースが第１の電位ノードに接続される第１のｐチャネルトランジスタ（２０１）と、ソースが第２の電位ノードに接続される第１のｎチャネルトランジスタ（２０２）と、ゲートが第１のｎチャネルトランジスタのドレインに接続され、ドレインが第１のｎチャネルトランジスタのゲートに接続される第２のｐチャネルトランジスタ（２０３）と、ゲートが第１のｐチャネルトランジスタのドレインに接続され、ドレインが第１のｐチャネルトランジスタのゲートに接続される第２のｎチャネルトランジスタ（２０４）と、第１のｐチャネルトランジスタ及び第１のｎチャネルトランジスタのドレイン間に接続される第１の抵抗（３０１，３０２）と、第２のｐチャネルトランジスタ及び第２のｎチャネルトランジスタのドレイン間に接続される第２の抵抗（３０３，３０４）とを有する。 （もっと読む）

【課題】電源電圧に重畳されたノイズにより発生する発振器の位相雑音を低減することができ、しかも簡単な回路構成で実現でき、発振器の小型化を図ることのできる電圧制御発振器を提供すること。
【解決手段】この電圧制御発振器１は、直流電源端子１６にコレクタが接続された発振用トランジスタ１１と、発振用トランジスタ１１のエミッタ・接地間に接続された第１の抵抗２１と、発振用トランジスタ１１のベース・接地間に接続された共振回路２７と、発振用トランジスタ１１のエミッタと第１の抵抗２１との接続点と直流電源端子１６とを接続する結合ラインＬ１上に設けられた第１のキャパシタ２２とを具備することを特徴とする。 （もっと読む）