【課題】発振周波数が一定なパルス信号を出力可能な発振器を提供する。
【解決手段】コンデンサＣの一方の電極に接続される第１スイッチ素子Ｑ１の開閉状態と、コンデンサＣの他方の電極に接続される第２スイッチ素子Ｑ２の開閉状態とを、コンデンサＣの充放電に応じて変化する端子間電圧に基づいて交互に切り替えて所定の周期を有するパルス信号を出力する発振器１００は、第１スイッチ素子Ｑ１の開閉状態を制御する制御信号を出力する制御信号出力部１０と、第１スイッチ素子Ｑ１の閉状態への移行に応じて、第１スイッチ素子Ｑ１を閉状態にする制御信号の信号レベルを保持する閉信号レベル保持部１１と、第２スイッチ素子Ｑ２の閉状態への移行に応じて、第１スイッチ素子Ｑ１を開状態にする制御信号の信号レベルを保持する開信号レベル保持部１２と、を備える。 （もっと読む）

【課題】クロックの周波数変動又はデューティ比変動を補正する。
【解決手段】電流源と負荷素子とを用いて一定遅延時間を生成してクロックの周波数を決定する発振回路１０であって、クロックを積分する積分器１５と、積分器１５の出力電圧と基準電圧Ｖｒｅｆとを比較するコンパレータ１６と、コンパレータ１６の比較結果に応じて電流が変化する可変電流源ＰＴとを含む。そして、発振回路１０は、可変電流源ＰＴの電流に応じてクロックの周波数を補正する。 （もっと読む）

【課題】振動子の安定発振を早める発振回路に関する技術を提供するとともに、それを用いた超音波流量計を提供する。
【解決手段】共振周波数を有する振動子１と、前記振動子に接続されるアンプ２と、付勢パルス発生手段３と、前記付勢パルス発生手段３と前記振動子１およびアンプ２との接続・非接続とを切替える切替え手段４とを備え、前記振動子１の駆動初期は前記切替え手段４により、前記振動子１と前記付勢パルス発生手段３とを接続するようにした発振回路。 （もっと読む）

【課題】よりジッタの少ないクロック信号を発生させること。
【解決手段】周期信号を発生するＤＤＳ回路と、入力信号と基準信号とを比較して２値化信号を出力するコンパレータと、を有し、前記ＤＤＳ回路において発生される前記周期信号に対し、前記基準信号との交差点における変化率を増加させる補正を行う変化率補正手段を備えることを特徴としている。 （もっと読む）

【課題】分周比を増やしても選択回路動作の高速化を維持する。
【解決手段】分周比に応じた一定周期の固定値をシフトレジスタ２の複数段のＤフリップフロップの各前段にそれぞれデコーダ３から出力し、デコーダ３からの出力信号と前段のＤフリップフロップからの出力信号から、最終段のＤフリップフロップＳＦＴＣＮＴ０からのロード信号ＬＯＡＤがハイレベルのときにデコーダ３からの出力信号にセレクタ４０〜４８により切り替える。複数段のＤフリップフロップＳＦＴＣＮＴ０〜８のうち最終段のフリップフロップＳＦＴＣＮＴ０からの出力信号がハイレベルのときに、最終段のフリップフロップＳＦＴＣＮＴ０からのＱ出力をトグルフリップフロップ５から分周信号ＤＩＶＯＵＴとして反転出力する。 （もっと読む）

【課題】出力クロック信号のジッターを低減し、デューティサイクル分解能を改善するための回路の提供。
【解決手段】最小のジッターを備えたクロック信号を合成するためのカウンターは、出力クロックの立ち上がりエッジを入力クロック信号の立ち上がりエッジまたは立ち下がりエッジによりトリガーしなければならないかどうかを決定するために、さらに、出力クロックの立ち下りは、入力クロック信号の立ち下りの立ち上がりエッジまたは立ち下りによりトリガーしなければならないかどうかを決定するために進行中のカウントを分析する。カウンターはＭ／Ｎ：Ｄカウンターとして実施してもよい。このカウンターにおいて、位相アキュムレーターは所定の値と比較され、出力クロック信号の立ち上がりエッジおよび立ち下りを選択する。 （もっと読む）

【課題】直並列変換器、複数の並列レジスタ、並直列変換器を含む構成のレジスタ回路において、消費電力の低減に好適な数の並列シフトレジスタを備えるレジスタを提供する。
【解決手段】本発明のシフトレジスタ回路は、ｎ段構成のシフトレジスタとして機能するシフトレジスタ回路において、直列な入力データ信号を並列データに変換する直並列変換部と、並列データをシフトするデータシフト部と、データシフト部から出力される複数の出力を直列な出力データ信号に変換する並直列変換部と、を備え、直並列変換部及び並直列変換部は、ｎ₁段構成のシフトレジスタを含み、データシフト部はｎ₁個の並列シフトレジスタを含み、ｎ₁は√（ｎ／２）近傍の整数値に定められる、ことを特徴とする。 （もっと読む）

【課題】温度に関連する各種の周波数変動要素の影響を抑制して、高精度な基準周波数信号を発生する。
【解決手段】制御部１０は、１ＰＰＳが入力されている間に同期型制御電圧信号のレベルを経時的に観測し、自走用制御電圧信号を推定して記憶する。制御部１０は、温度センサ１６からの温度検出信号に基づいて電圧制御発振器１４の温度を観測して記憶する。制御部１０は、ホールドオーバを検出すると、その時点での温度を検出するとともに（Ｓ１０１）、記憶した過去の温度を含み温度の時間変化率を算出する（Ｓ１０２）。制御部１０は、予め設定した制御補正値算出用係数を読み出し（Ｓ１０３）、当該係数により設定される演算式に、検出した温度および算出した温度の時間変化率を代入して、制御補正値を算出する（Ｓ１０４）。制御部１０は、この制御補正値に基づいて自走用制御電圧信号を補正し、電圧制御発振器１４へ与える。 （もっと読む）

【課題】リセット動作に要する時間を短縮でき、リセット動作時に発生する雑音を抑制し、高速な繰り返しの入力信号に対応でき、高集積化、低消費電力化できるランプ波形発生方式の遅延回路を提供する。
【解決手段】ランプ波形を発生する遅延発生容量と、一端が第１の初期電圧源に接続され他端が遅延発生容量の他端に接続の第１のスイッチと、一端が第２の初期電圧源に接続され他端が遅延発生容量の他端に接続の第２のスイッチと、一端がチャージ電流源に接続され他端が遅延発生容量の他端に接続の第３のスイッチと、一端がディスチャージ電流源に接続され他端が遅延発生容量の他端に接続の第４のスイッチと、第１のコンパレータと、入力に第１のコンパレータの出力が接続される第１のワンショットと、第２のコンパレータと、入力に第２のコンパレータの出力が接続される第２のワンショットと、遅延出力信号を出力する論理和ゲートとを備える。 （もっと読む）

【課題】セット信号、リセット信号の立ち上がり間と同様のパルス幅が出力できる波形生成回路を実現することを目的にする。
【解決手段】本発明は、セット信号、リセット信号により波形を生成する波形生成回路に改良を加えたものである。本回路は、セット信号、リセット信号が入力される第１のＳＲフリップフリップと、この第１のＳＲフリップフロップのコンプリメンタリ出力を入力し、コンプリメンタリ出力の一方を非反転で出力し、他方を反転させて出力する反転部と、セット信号、リセット信号に基づいたセレクト信号により、反転部の非反転出力、反転出力を選択して、出力する選択部とを備えたことを特徴とするものである。 （もっと読む）