【課題】シングル・チャンネルの抵抗・容量可変ＲＣ発振器を提供する。
【解決手段】抵抗・容量可変ＲＣ発振器は、発振器の入力端に設置される抵抗・容量選択スイッチと、抵抗出力端と、容量出力端と、第１端が抵抗・容量選択スイッチに接続されて、第２端が抵抗出力端にフローティングする少なくとも一つの抵抗スイッチと、第１端が抵抗・容量選択スイッチに接続されて、第２端が容量出力端にフローティングする少なくとも一つの容量スイッチと、を備えてなるものであり、抵抗・容量選択スイッチによって、どの抵抗スイッチの第２端を抵抗出力端に接続する、及びどの容量スイッチの第２端を容量出力端に接続するかを選択して、抵抗出力端と容量出力端に異なる組み合わせの抵抗・容量出力値を発生させる。 （もっと読む）

【課題】スキューおよびジッター等が低減されたクロック信号の分配システムおよび方法を提供する。
【解決手段】クロック信号を必要とするコンポーネントを含む電子システム用のクロック回路は、光クロック出力（６）において光クロック信号を発生するための光電気発振器（４）と、光クロック出力（６）を光電気発振器（４）に結合し戻すフィードバックループ（８）とを備える。 （もっと読む）

【課題】発振周波数変更機能を備えた発振器において、不揮発性メモリからデータを読み出す際に発振周波数が変更されることなく安定的に読み出すことができる。
【解決手段】ＬＳＩの外部に設けられた不揮発性メモリ１５に、発振回路１３から発振されるクロック信号の周波数を変更するための周波数設定値が記憶されており、その周波数設定値が、発振回路１３から発振される初期設定された周波数のクロック信号によって読み出されると、ダミーレジスタ１１に格納される。不揮発性メモリ１５からデータが全て読み出されてロード動作完了信号が出力されると、ダミーレジスタ１１から記憶レジスタ１２へ周波数設定値が格納され、発振回路１３の発振周波数が周波数設定値とされる。 （もっと読む）

【課題】本発明では、汎用ＤＤＳを使用した周波数可変の信号発生装置において、ジッター発生を抑制し、高精度の周波数可変の矩形パルス信号を発生する。
【解決手段】周波数可変の信号発生装置は、設定値に応じて変更される周波数のアナログ信号を出力するＤＤＳ１と、該アナログ信号から該周波数の第１矩形パルス信号を生成するコンパレータ３と、第１矩形パルス信号を設定される分周比で分周した第２矩形パルス信号を出力するプログラマブル分周器４１と、制御部４とを備える。該周波数を高周波数領域側に変更の場合、該分周器に対し第１矩形パルス信号を出力信号Ｓｏとする。該周波数を低周波数領域側に変更の場合、ＤＤＳに対して設定値を分周比倍の値に変更制御して該分周比倍の周波数を有する第１矩形パルス信号を発生させ、分周器において当該分周比で分周した当該周波数の第２矩形パルス信号を出力信号Ｓｏとする。 （もっと読む）

【課題】位相雑音特性が良好で、かつ低消費電力、小型化に適した発振装置を提供すること。
【解決手段】固定電圧Ｖｒｅｆが印加される第１の端子と、可変電圧Ｖｃが印加される第２の端子と、前記第１の端子と前記第２の端子との間に直列接続された、抵抗値ｒのｍ個の抵抗器及び抵抗値ＲＩＮの入力抵抗器と、前記ｍ個の抵抗器のうちｎ個の抵抗器を選択するための複数のスイッチと、制御電圧を出力する第３の端子と、を有する抵抗切替部と、前記複数の抵抗器に流す定電流の電流値Ｉｏｆｆを設定し当該定電流を供給する電流供給部とから構成され、｛Ｖｒｅｆ＋ｎ×ｒ×［（ＶＣ−Ｖｒｅｆ）／（ｍ×ｒ＋ＲＩＮ）］｝で与えられる第１の電圧と、｛−（ｎ×ｒ×Ｉｏｆｆ）｝で与えられる第２の電圧との重ね合わせにより規定される第３の電圧を、前記第３の端子から制御電圧として出力する。 （もっと読む）

【課題】高い周波数安定性を持ちながら、設計が容易な発振回路を提供する。
【解決手段】第１の容量素子の端子に、電源電圧に比例した電流Iを供給して充電する第１の電流源と、グランド配線の電位にまで放電する放電手段とを有する第１の充放電回路と、第２の容量素子の端子に、−Iの電流を供給して放電する第２の電流源と、電源配線の電位にまで充電する充電手段とを有する第２の充放電回路とを設ける。そして、第１の容量素子の端子の電圧がしきい値電圧に到達した時点で、第１の電流源による充電を停止させて放電手段による放電を開始させるとともに、第２の電流源による第２の容量素子の放電を開始させ、第２の容量素子の端子の電圧がしきい値電圧に到達した時点で、第２の電流源による放電を停止させて充電手段による充電を開始させるとともに、第１の電流源による第１の容量素子の充電を開始させる。 （もっと読む）

【課題】発振信号を安定して生成することが可能な半導体集積回路およびそれを備えた電子機器を提供する。
【解決手段】半導体集積回路１０１は、発振信号を出力する発振回路１と、発振回路１から受けた発振信号を外部へ出力するか否かを切り替える切り替え回路２とを備える。 （もっと読む）

【課題】製造条件によるデバイス特性のバラツキや使用温度、電源電圧などの使用環境によるデバイス特性のバラツキがある場合でも、未然にＶＣＯ６の発振停止を防止すると共に、安定的に起動を行うことができるＰＬＬ回路を備えた半導体集積回路を提供する。
【解決手段】ＰＬＬ回路２の過渡応答時間とデバイス及び使用環境に応じたチャージポンプ４の電流値を、事前にメモリ１０に保存しておき、マイコン９からの制御信号ＩＣＰｃｔｌに基き、チャージポンプ４は、ＰＬＬ回路２起動時から発振安定時までの過渡応答期間中は、電流値をメモリ１０の設定情報に従って低減させる。 （もっと読む）

【課題】発振信号の安定化時間が短い発振安定化検出回路を提供する。
【解決手段】本発明の発振安定化検出回路は、水晶振動子の発振により生成されたパルス形態の発振信号が印加されて、前記発振信号を分周して出力するＴフリップフロップ５０と、インバータ及びトランジスタを含み、前記Ｔフリップフロップから出力された信号をハイレベルから始まるパルス形態の信号に変換して出力するパルス制御部６０と、前記パルス制御部から出力される信号により充電されるキャパシタと複数のトランジスタとを含み、バイアス電流の調節により前記キャパシタの充電時間を制御し、その充電時間が経過した後に前記発振信号の安定状態を表す安定信号をＣＰＵに出力する発振安定化検出部７０と、を含む。 （もっと読む）

本発明は、とりわけ、ディジタルデータ信（ＤＡＴＡ）を供給するためのディジタルデータ信号入力（Ｅ１０）と、復元クロック信号（Ｑ０）を出力するためのクロック出力（Ｔ１０）とを有し、ディジタルデータ信号が予め定められた公称クロック周波数（ｆｎ）を有するクロック復元装置に関する。本発明によれば、クロック復元装置がディジタル回路によって構成されている。
（もっと読む）