【課題】少量の追加回路で温度変化を検出する温度変化検出回路を提供する。
【解決手段】半導体集積回路０１０は、温度に依存する出力電圧Ｖｒｅｇを発生する電圧発生回路４００と、Ｖｒｅｇが印加されるＶＣＯを含むＰＬＬ５００と、ＶＣＯの発振を制御するＶＣＯ発振制御電圧Ｖｃｎｔのレベル変化を基に検出信号Ｃｕｐを出力するＶｃｎｔ検出回路２００とを含む。ＰＬＬ５００のＶＣＯ５６０に、電圧発生回路４００からのＶｒｅｇが印加される。Ｖｒｅｇの大きさにより、ＶＣＯ５６０の発振周波数が変化する。すなわち、温度によりＶＣＯ５６０の発振周波数が変化する。ＰＬＬ５００のループのフィードバック動作により、ＶＣＯ５６０に入力するＶＣＯ発振制御電圧であるＶｃｎｔの電圧レベルが変化する。そして、Ｖｃｎｔ検出回路２００が、Ｖｃｎｔのレベル変化を検出することにより温度変化を検出する。 （もっと読む）

【課題】本発明は、温度特性、電源電圧特性、個体バラツキを吸収し、最適なノンオーバーラップ時間を有する２相クロック信号を確実に生成できる信頼性の高いクロック信号生成装置を提供することを目的とする。
【解決手段】本発明のクロック信号生成装置は、ノンオーバーラップクロック信号を使用する負荷回路において使用される２相クロック信号の遅延時間を可変する可変遅延器と、２相クロック信号におけるＨレベル区間のノンオーバーラップ時間を検出し、ノンオーバーラップ時間に応じた検出信号を出力するノンオーバーラップ検出器と、ノンオーバーラップ検出器からの検出信号に基づいて可変遅延器を制御する制御信号を生成する制御信号生成部と、を備えている。 （もっと読む）

【課題】基準信号を切り替えても発振器を自走状態にさせることの少ない基準クロック補正回路を提供する。
【解決手段】本発明に係る基準クロック補正回路１は、複数の基準信号の各々の安定度が良好であるか否かを判断する複数のクロック安定度検出部２１ａ〜ｃと、複数の基準信号の中で安定度が良好である基準信号を選択基準信号１０２とする基準信号設定部２２と、選択基準信号と基準クロック信号１０１を用いて制御値１０５を算出する発振器制御部１２と、制御値に基づいて基準クロック信号を発振する発振器１３とを有する。 （もっと読む）

【課題】抵抗及び容量の製造ばらつきや抵抗の温度変化により発振周波数が変動する問題を解決したＣＲ発振回路を提供する。
【解決手段】ＣＲ発振回路は、正側の電源と第１の出力端との間を複数のＰＭＯＳトランジスタと複数の抵抗とを介して複数の電流経路で結合する第１の抵抗微調整回路と、負側の電源と第２の出力端との間を複数のＮＭＯＳトランジスタと複数の抵抗とを介して複数の電流経路で結合する第２の抵抗微調整回路と、第１の出力端と第３の出力端との間を複数のＰＭＯＳトランジスタと複数の粗調整抵抗とを介して複数の電流経路で結合する共に、第２の出力端と第３の出力端との間を上記複数の粗調整抵抗と複数のＮＭＯＳトランジスタとを介して複数の電流経路で結合する抵抗粗調整回路を含み、抵抗値を可変に調整することにより発振周波数を調整することを特徴とする。 （もっと読む）

【課題】リセット信号を別途に不要とし、特定の初期値がなくても正常に動作できる１／４周期遅延クロック発生器を提供する。
【解決手段】本発明の１／４周期遅延クロック発生器は、基準クロック信号を発生させる基準クロック発生部と、前記基準クロック信号の立ち上がりエッジで第１入力信号をキャッチして前記基準クロック信号の次の立ち上がりエッジまで第１出力信号として前記第１入力信号を出力し、反転された前記第１出力信号の入力を前記第１入力信号として受ける第１回路部と、第２入力信号をキャッチして第２出力信号として出力し、前記第２入力信号として前記第１回路部から前記第１出力信号の入力を受ける第２回路部とを備える。 （もっと読む）

【課題】消費電流を低減すると共にクロック信号を早期に安定出力することができるクロック信号生成装置を提供する。
【解決手段】クロック信号生成装置は、水晶発振子からの発振信号を定電流値に応じて増幅して得られた増幅発振信号の振幅が閾値振幅を超過したと判別した場合に当該増幅発振信号に基づいてクロック信号を生成し、該クロック信号のクロックパルス総数が所定のパルス数を超過したと判別した場合に該定電流値を低減する。 （もっと読む）

【課題】正確なクロック信号を発生させることのできるクロック信号形成回路の提供。
【解決手段】第１トランジスタ７のソース端子７ａは電源電圧Ｖddと接続され、ドレイン端子７ｃは、第３トランジスタ８および直流抵抗９を介して接地されている。第３トランジスタ８のソース端子８ｃと直流抵抗９との間には、基準電圧Ｖｓが印加されている。第２トランジスタ１０は第１トランジスタ７と同特性のＦＥＴであり、そのソース端子１０ａには電源電圧Ｖddが印加されるとともに、ゲート端子１０ｂには第１トランジスタ７のゲート端子７ｂが接続され、さらに、ドレイン端子１０ｃにはコンデンサ１１が接続されている。これにより、コンデンサ１１の充電電流は基準電圧Ｖｓの変動に応じて変化することができる。比較部５には基準電圧Ｖｓおよびコンデンサ１１の電圧が入力され、双方の電圧の間の大小関係が逆転した場合に出力信号が反転する。 （もっと読む）

【課題】電源電圧の変動等による出力クロックへの影響を低減する。
【解決手段】基準クロックを生成する自走発振器１０と、この基準クロックに同期してカウントするカウンタを有し、外部より入力される入力クロックの周期毎のカウンタのカウント値を保持して並列出力するクロックカウンタ４０と、クロックカウンタ４０の出力値に応じたクロック周波数のシリアル信号を基準クロックに同期させて出力するクロック分周器７０を備え、クロックカウンタ４０とクロック分周器７０との間に、クロックカウンタ４０の出力値の瞬時的な変動を抑制するフィルタ６０を備える。 （もっと読む）

【課題】 クロック信号が高周波数になると、クロック信号ＣＬＫと、制御信号であるチップセレクト信号ＣＳ、リードライト信号ｎＲＷ及びバイトライト信号ENとの間のセットアップ時間が確保できない。
【解決手段】 第１クロック信号ＣＬＫと、アドレスに基づいて出力されたチップセレクト信号がそれぞれ入力されるクロック信号発生回路であって、前記チップセレクト信号が入力されてから所定時間経過の後に前記第１クロック信号に基づく第２クロック信号ＲＡＭＣＬＫを発生させるクロック信号生成回路を備える。 （もっと読む）

【課題】ＣＲ発振回路に温度変化や経年変化が生じても正確な周波数を持つクロック信号を生成する。
【解決手段】ＣＲ発振器１２の温度を示すＡ／Ｄ変換値とＣＲ発振回路８の逓倍数を決める逓倍数設定値ＦＭＵＬＲとを対応付けてＥＥＰＲＯＭ３に記憶し、Ａ／Ｄ変換値（検出温度Ｔ）に応じた逓倍数設定値ＦＭＵＬＲを読み出してＣＲ発振回路８のレジスタに設定する。通信回路７が同期信号を受信するごとにクロック信号ＣＬＫを計数して１ビット長を計測し、その計数値ＸＡと正規の１ビット時間に対する基準周期に基づく基準計数値ＸＢとに基づいて逓倍数設定値ＦＭＵＬＲを補正し、補正後の逓倍数設定値ＦＭＵＬＲを検出温度Ｔに対応させてＥＥＰＲＯＭ３に書き込む。 （もっと読む）