【課題】 ワンスイッチでパルス幅が０．３ｍ秒を達成する。
【解決手段】 コンデンサーの放電、または、充電が完了することで、電圧の変化が得られることを利用した技術を利用し、その充電、または、放電が完了する僅かな時間を検出すればいい。その為には、インバーターを利用して電圧を反転し、一旦、コンデンサーに充電させ、放電された電圧をダイオードで負の電圧の部分をカットして、信号を、まず半分にして、また、ダイオードと抵抗を並列に入れて、カットされて残った正の電圧の部分の幅を狭めてやれば、かなり短いワンパルスが得られた。 （もっと読む）

【課題】水晶発振器の出力振幅の調整機能を簡易な構成で実現する。
【解決手段】水晶発振器は、電源に接続される電源端子（ＶＣＣ）と、接地電位に維持される接地端子（ＧＮＤ）と、電源端子と接地端子とに接続され、電源端子と接地端子との間に印加された電源電圧に基づく振幅レベルの発振信号（Ｖ０）を出力する水晶発振回路（６）と、イネーブル信号（ＶＥＮ１、ＶＥＮ２）が入力されるイネーブル端子（ＥＮ１、ＥＮ２）と、イネーブル端子と接地端子とに接続され、水晶発振回路から入力される発振信号を波形整形してイネーブル端子と接地端子との間のイネーブル信号の電圧に応じた振幅レベルの基準クロック信号（ＣＬＫ１、ＣＬＫ２）を出力するバッファ回路（２ａ、２ｂ）と、バッファ回路から出力される基準クロック信号が出力される出力端子（ＯＵＴ１、ＯＵＴ２）と、を備える。 （もっと読む）

【課題】多様な信号形式のＤＵＴからのデータを取り込み可能なデータラッチ回路を提供する。
【解決手段】データ入力端子ＩＮは、シリアル形式のデータ信号Ｄ_ＩＮが入力される。ｎ個（ｎは２以上の整数）のクロック入力端子ＣＬＫ１〜ＣＬＫｎは、それぞれにクロック信号ＣＬＫ１〜ＣＬＫｎが入力される。ある入力フリップフロップＦＦ_ｉは、データ信号Ｄ_ＩＮを対応するクロック信号ＣＬＫ_ｉに応じたタイミングでラッチする。シリアルパラレル変換器ＳＰ_ｉは、シリアル形式のデータ信号Ｄ_ＩＮを対応するクロック信号ＣＬＫ_ｉを用いてパラレル形式の中間データ信号Ｄ_ＩＮＴｉに変換する。データセレクタＭＵＸ１は、ｎ個の中間データ信号Ｄ_{ＩＮＴ１〜ｎ}のうち選択信号ＳＥＬに応じたひとつを選択する。 （もっと読む）

【課題】タイマにおいて、簡易な構成を実現しつつ、実時間の計測精度をより向上させることにある。
【解決手段】次回の停止時間Ｔ１１は、記憶部３６に記憶される周波数（前回の周波数）と、周波数演算部３１により演算された周波数（今回の周波数）との差分及び前回の停止時間に基づき算出される。従って、前回の周波数と、今回の周波数との差分が大きい場合、例えば、温度変化が大きい場合には、次回の停止時間が短く設定される。このため、周波数の差分が大きい場合には周波数の補正の頻度が上がる。 （もっと読む）

【課題】設計期間の短縮化を図ること。
【解決手段】設計支援装置は、クロックツリー合成処理（ステップ２３）にて生成したクロックツリーに含まれるクロックパスについて、電圧・温度の遅延感度をそれぞれ算出し、２つのクロックパスの遅延感度の差を０に近づけるように、クロックパスの遅延感度を調整する。 （もっと読む）

【課題】複数の無線通信チャンネルについて、ＰＬＬ回路全体の動作特性に基づいて電圧制御発振器の精密なキャリブレーションを行う。
【解決手段】半導体集積回路は、高周波信号を生成する電圧制御発振器を含むＰＬＬ回路と、電圧制御発振器のトランジスタに選択的に負荷される複数のキャパシタと、複数の無線通信チャンネルについて電圧制御発振器の発振周波数を補正するためのキャパシタに関する情報を格納する格納部と、キャリブレーションモードにおいて、複数の無線通信チャンネルについてＰＬＬ回路のループ特性を測定することにより補正用キャパシタに関する情報を格納部に格納し、通常動作モードにおいて、選択された無線通信チャンネルに従って、格納部に格納されている情報を読み出すことにより補正用キャパシタを決定するキャリブレーション回路とを具備する。 （もっと読む）

【課題】 出力波形の割れや抜けを無くし、回路の誤動作が防止される低電圧動作のレベルシフト回路を提供する。
【解決手段】 レベルシフト回路は、電源端子ＶＤＤにソースを接続した第１のＰＭＯＳトランジスタＰ１と、接地端子ＧＮＤにソースを接続したＮＭＯＳトランジスタＮ１と、ＰＭＯＳＰ１のドレインとＮＭＯＳＮ１のドレインとの接続点に接続された出力端子ＯＵＴと、ＮＭＯＳＮ１のゲートに接続された入力端子ＩＮと、電源端子ＶＤＤにソースを接続し、ＰＭＯＳＰ１のゲートにドレイン及びゲートを接続し、このドレインを第２の抵抗Ｒ２を介して接地端子ＧＮＤに接続した第２のＰＭＯＳトランジスタＰ２とを有し、ＰＭＯＳＰ１及びＰ２は、カレントミラー回路を構成している。レベルシフト回路の出力波形の割れや抜けが無くなって誤動作を防止することが可能になる。 （もっと読む）

【課題】太陽電池や燃料電池は単一セルでは出力電圧が０．２Vから０．６Vと非常に低くその電圧を昇圧してエネルギーを2次電池に蓄積する場合、昇圧回路が０．２V程度からの極低電圧領域から昇圧動作を開始する必要がある。
【解決手段】FETのサブスレシュオールド領域を利用して極低電圧から発振を開始するとともに周囲温度の変化に対しても安定な周波数を発生する補正機構を組み込むことにより確実に起動しかつ正確にDCDC変換装置を実現する。 （もっと読む）

ダブルエッジトリガ回路は、クロック信号及びイネーブル信号に応答してゲーテッドクロック信号を出力するクロックゲータと、ゲーテッドクロック信号に応答してデータ信号を送り出す第１のダブルエッジトリガフリップフロップと、クロック信号に応答してデータ信号を捕捉する第２のダブルエッジトリガフリップフロップとを含み、クロックゲータは、イネーブル信号が第１の論理状態のときに第１の論理値にてゲーテッドクロック信号を停止し、イネーブル信号が第２の論理状態のときに次のクロックエッジにてゲーテッドクロック信号を第１の論理値からスイッチングする。 （もっと読む）

【課題】電源電圧の変動しやすい容量の小さい電源である環境下でも、安定したパルス信号を生成できるようにする。
【解決手段】タイミング制御回路１−１，１−２と論理回路２−１とを設ける。タイミング制御回路１−１，１−２は、放電制御端子Ｓ１₁，Ｓ２₁と充電制御端子Ｓ１₂，Ｓ２₂，と信号出力端子Ｔ１，Ｔ２を有し、内部に時定数素子を備えている。先ず、充電制御端子Ｓ１₂，Ｓ２₂へ充電の開始を指示し、端子Ｔ１，Ｔ２から出力される電圧ＶＴ１，ＶＴ２を「Ｈ」レベルとする。次に、放電制御端子Ｓ１₁へ放電の開始を指示し、遅延時間τ１経過後に電圧ＶＴ１を「Ｌ」レベルとし、タイミング制御回路１−２での放電を開始させ、遅延時間τ２経過後に電圧ＶＴ２を「Ｌ」レベルとする。このタイミング制御回路１−１，１−２からの電圧ＶＴ１，ＶＴ２を論理回路２−１へ与え、論理回路２−１よりタイミング制御回路１−２での遅延時間τ２をパルス幅とするパルス信号ＰＳ１を得る。 （もっと読む）