【課題】ＴＤＣに関する冗長構成を削減可能なＤＣＯを提供する。
【解決手段】ＤＣＯは、デジタル制御信号によって遅延量が制御される３以上の奇数個の単相インバータ１０１〜１０５を環状に接続したリングオシレータと、単相インバータの各々の出力信号をバッファリングし、第１の差動信号として夫々出力する奇数個のバッファ１１１〜１１５と、基準信号の立ち上がりエッジまたは立ち下がりエッジにおける第１の差動信号の値を保持して第２の差動信号として夫々出力する奇数個のフリップフロップ１２１〜１２５と、奇数個のフリップフロップから出力される奇数組の第２の差動信号を入力し、奇数組の第２の差動信号を位相の進み順に配列したときの、連続する高レベル値または連続する低レベル値の末尾を示す情報を出力するエッジ検出器１３０とを具備する。 （もっと読む）

【構成】基準パルスは、ＨＤＭＩトランスミッタ３６のクロック生成動作のために参照される。ＣＰＵ２８は、ＨＤＭＩトランスミッタ３６のクロック作成動作をリセットし、基準パルスのレベルをＯＳ用タイマＴＭ１のオーバフローに応答してＬレベルに変更するとともに、フリーランタイマＴＭ２の値を“ＣＡＬ＿ＳＴＡＲＴ＿ＴＩＭＥ”として検出するとともに、ＨＤＭＩトランスミッタ３６のクロック作成動作をリセットする。ＣＰＵ２８はさらに、その後のＯＳ用タイマＴＭ１のオーバフローに応答して基準パルスのレベルをＨレベルに変更し、これに関連してフリーランタイマＴＭ２の値を“ＣＡＬ＿ＳＴＯＰ＿ＴＩＭＥ”として検出する。“ＣＡＬ＿ＳＴＯＰ＿ＴＩＭＥ”と“ＣＡＬ＿ＳＴＡＲＴ＿ＴＩＭＥ”との差分を表す“ΔＴＭ”が既定範囲から外れると、ＣＰＵ２８は、上述の処理を再起動する。
【効果】クロック周波数の精度を確保することができる。 （もっと読む）

【課題】プロセスモニタに必要な回路面積を増加させることなく、高精度なプロセスキャリブレーションを短時間で行う。
【解決手段】ディジタル制御発振器３８が任意の発振バンドを選択した後、制御部２５はＴＤＣ４１の信号がプロセスモニタ制御部４０に入力されるようにスイッチ４４を切り換える。ＴＤＣ４１は、信号ＶＲＥＦの立ち上がりエッジと最も近い信号ＶＰＲＥの立ち上がりエッジの期間をディジタル値に、信号ＶＲＥＦの立ち上がりエッジと２番目に近い信号ＶＰＲＥの立ち上がりエッジの期間をディジタル値に変換し、その差を算出する。プロセスモニタ制御部４０は、ルックアップテーブルを参照し、算出した値と予め設定されている期待値とを比較し、プロセス値を決定する。そのプロセス値は、プロセス信号として調整制御部２６にそれぞれ出力され、プロセスキャリブレーションが行われる。 （もっと読む）

【課題】出力タイミングの１ヒット目から安定した規定値の高周波信号を出力する高周波信号発生装置を提供する。
【解決手段】高周波信号発生部１１で高周波信号ｓｈが発生し、同高周波信号ｓｈでは、制御部１３により設定された周波数、パルス幅及び出力レベルを有するバースト状のパルスが発生するバースト期間と同パルスが発生しない非バースト期間とが、パルス発生部１２により設定されたパルス繰返し周波数で交互に繰り返される。制御部１３により、高周波信号発生部１１に動作開始制御信号ｃａが与えられると共に、高周波出力制御部１４により、所定時間が経過するまで高周波信号発生部１１の出力側が終端される一方、同所定時間が経過した後、高周波信号発生部１１から出力されている高周波信号ｓｈのパルスが１ヒット目から外部へ送出される。 （もっと読む）

【課題】スピン素子を使用した弛緩発振器を提供する。
【解決手段】弛緩発振器は、電源を印加する電源部と、該電源部から印加される電源によって駆動されるスピン素子と、該スピン素子に並列に連結されるキャパシタとを含む。スピン素子は、磁場の強さによって可変な可変電圧値を有する。キャパシタは、前記スピン素子が臨界電圧範囲の最小電圧値を有すると放電し、スピン素子が前記臨界電圧範囲の最大電圧値を有すると充電する。従って弛緩発振器は、製作に必要な部品の個数が少なくて回路が単純化され、製造費用と消費電力が少ない。よって弛緩発振器は、広範囲な周波数帯域の調節が可能で活動範囲が広く、磁化反転を使用することによって高出力が可能であるという効果がある。 （もっと読む）

【課題】半導体集積回路の電源電圧や温度の変動がある場合においても、発振波形の周波数変動を低減させる。
【解決手段】リミッタＬｍ１は、出力端子Ｔ１の発振信号Ｖｏ１の電圧と、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値とを比較し、出力端子Ｔ１の発振信号Ｖｏ１の電圧が、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値を超えた場合、出力端子Ｔ１の発振信号Ｖｏ１の振幅を、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値に制限する。 （もっと読む）

【課題】電源オフした直後に電源を再投入しても正常にパルス生成動作を再開できるようにすること。
【解決手段】このパルス発生回路は、第１のＤフリップフロップ回路１１のセット端子及びリセット端子をそれぞれコンデンサＣ１１，Ｃ１２を介してグラウンド又は電源に接続し、第１のＤフリップフロップ回路１１のＱ出力端子とセット端子間及びＱバー出力端子とリセット端子間にそれぞれ第１の抵抗Ｒ１１，Ｒ１２を接続し、前記セット端子、リセット端子、Ｑ出力端子又はＱバー出力端子のうちのいずれかの端子とグラウンド間に第２の抵抗ＲＧを接続している。また、第１のＤフリップフロップ回路１１のＱ出力端子を第２のＤフリップフロップ回路２０のクロック端子に接続し、第２のＤフリップフロップ回路２０のデータ端子及びセット端子を電源に接続し、第２のＤフリップフロップ回路２０のＱバー出力端子とリセット端子間に第３の抵抗Ｒ２を接続した。 （もっと読む）

【課題】粗調整用と微調整用のコンデンサを切り替えて発振回路の発振周波数を調整する際に、粗調整区間に生じるサイクルスリップに起因して発振周波数可変範囲が狭くなるのを回避可能なデジタルＰＬＬ回路及び半導体集積回路を提供することである。
【解決手段】インダクタンス素子に並列接続される容量素子の数を変えて発振周波数が制御される発振回路４と、基準クロック及びその遅延クロックと発振回路出力とをデジタル位相比較し、その比較結果に基づいて容量素子の並列接続数を制御し、発振回路出力の位相を基準クロック位相に近づける制御をする位相比較部６とを具備し、容量素子は、インダクタンス素子に並列接続可能な所定容量の粗調整用コンデンサ４３と、これに並列接続可能で粗調整用コンデンサの１／ｎ容量を有し、粗調整時に所定数の微調整用コンデンサが１つの粗調整用として制御される複数の微調整用コンデンサ４４を備える。 （もっと読む）

【課題】チップ面積を増大させることなく、低消費電流で安定した動作周波数を実現する。
【解決手段】発振回路は、電圧発生回路、ランプ電圧発生回路、及びアンプ回路を有する第１及び第２の遅延回路と、第１及び第２の遅延回路からの遅延信号が入力されるフリップフロップ回路とを備える。電圧発生回路は、電源線に接続された第１の電流源と、この第１の電流源及び接地線間にカスケード接続された第１及び第２のＥＭＯＳトランジスタと、ドレインが電源線、ゲートが第１のＥＭＯＳトランジスタにそれぞれ接続されたＤＭＯＳトランジスタと、このＤＭＯＳトランジスタ及び接地線間にカスケード接続され、それぞれ第１及び第２のＥＭＯＳトランジスタにゲートが共通接続された第３及び第４のＥＭＯＳトランジスタとを含み、ＤＭＯＳトランジスタのソースから出力電圧を出力することを特徴とする。 （もっと読む）

【課題】簡易な方式により精度の高い電圧−周波数変換回路を提供する。
【解決手段】抵抗素子１６は、入力端子とノードＮ０との間に設けられる。スイッチ素子１５は、ノードＮ０と接地電圧ＧＮＤとの間に設けられ、ノードＮＣの電圧レベルに応じて導通する。抵抗素子１３は、ノードＮ０とノードＮＡとの間に設けられる。抵抗素子１２は、ノードＮＡとＮＯＲ回路１１Ａの入力ノードの一方側との間に設けられる。コンデンサ１４は、ノードＮＡとノードＮＣとの間に接続される。ＮＯＲ回路１１Ａの入力ノードは、抵抗素子１２を介してノードＮＡと、接地電圧ＧＮＤと接続される。ＮＯＲ回路１１Ｂの入力ノードは、ＮＯＲ回路１１Ａの出力ノードと、接地電圧ＧＮＤと接続される。ＮＯＲ回路１１Ｃの入力ノードは、ノードＮＣと、接地電圧ＧＮＤと接続される。 （もっと読む）