【課題】
サイドバンドを低減する。
【解決手段】
カウンタ２２は、基準クロックＣＬＫ_ｒｅｆをカウントし、カウント値ＣＮＴを比較回路２４に印加する。加算器２６は、入力端子１４からの周波数設定値にＮ＋ＭビットのＤＦＦ２８のＱ出力を加算し、加算結果をＤＦＦ２８のＤ入力に印加する。ＤＦＦ２８は、比較回路２４からのイネーブル信号ＥＮと基準クロックＣＬＫ_ｒｅｆの立ち上がりと立ち下がりに従い、加算器２６の出力をラッチする。加算器３２は、ランダム値発生回路３０からのランダム値をＤＦＦ２８のＱ出力の上位Ｎビットに加算し、加算結果を比較回路２４に印加する。比較回路２４は、両入力が等しいときにイネーブル信号を出力する。インバータ２０によりＱ出力がＤ入力に帰還接続されるＤＦＦ１８は、イネーブル信号と基準クロックＣＬＫ_ｒｅｆに従いＱ出力をハイからロー又はその逆に遷移する。 （もっと読む）

【課題】複数の回路間で異なるクロックを使用した場合であっても、安定した通信が可能であるクロック同期回路及びそれを備えた半導体装置の提供を課題とする。
【解決手段】受信したデータの変化点を検出し、リセット信号を出力する手段と、クロック信号を出力する基準クロック発生回路と、クロック信号をカウントする基準クロックカウンター回路と、基準クロックカウンター回路から出力された信号を分周する分周回路と、分周回路から出力された信号により回路動作用基準クロック信号を出力する手段とを設ける。 （もっと読む）

【課題】簡素な構造でありながら、切り替え時に基準周波数信号の位相ズレを殆ど生じない二重システム型基準周波数信号発生器を提供する。
【解決手段】現用機モードの基準信号発生部１Ａは、ＧＰＳ衛星１ＰＰＳ信号Ｓ１ＰＡに基づいて位相制御し、基準周波数信号ＳｆＡと基準１ＰＰＳ信号Ｓ１ＰＡを生成する。出力選択部２は、現用機モードの基準信号発生部１Ａの基準周波数信号ＳｆＡと基準１ＰＰＳ信号Ｓ１ＰＡを後段のシステム機器１００に出力する。予備機モードの基準信号発生部１Ｂは、現用機モードの基準信号発生部１Ａの基準１ＰＰＳ信号Ｓ１ＰＡに基づいて位相制御し、基準周波数信号ＳｆＢと基準１ＰＰＳ信号Ｓ１ＰＢを生成する。このように、予備機モードの基準信号発生部１Ｂが現用機モード基準信号発生部１Ａの出力に対して位相同期することで位相ズレが抑圧され、切り替わり時の位相不連続が抑制される。 （もっと読む）

【課題】
要求されるデューティ比の同期クロック信号を生成できるか否かの判別が正確に行われるクロック生成回路を提供する。
【解決手段】
クロック生成回路１００において、外部から入力されてきた外部クロック信号Ｓｅｘｔｃｌｋを遅延することにより外部クロック信号Ｓｅｘｔｃｌｋに同期した同期クロック信号Ｓｃｌｋを生成するＤＬＬ回路１１０と、ＤＬＬ回路１１０のデューティ比劣化テスト用にパルス幅を変化させたテスト信号Ｓｔｅｓｔを生成するテスト信号生成回路１２０と、外部クロック信号Ｓｅｘｔｃｌｋおよびテスト信号Ｓｔｅｓｔのうちの一方の信号を選択してＤＬＬ回路１１０に入力する選択回路１３０とを備えたことを特徴とする。 （もっと読む）

１以上の被テスト信号のサンプリングを制御するための、独自の時間基準発生技法を利用する信号完全性測定のシステム及び方法である。本開示に従い作成した時間基準発生器は、位相フィルタ及び変調回路を備えており、これらは、シグマデルタ変調器の出力の関数として、高速に変化する位相信号を発生させるものである。この位相フィルタは、該高速に変化する位相信号から所望でない高い周波数の位相成分をフィルタする。フィルタされた該信号は、１以上のサンプラをクロックするために使用され、それによって上記の被テスト信号のサンプリングの事例を生成する。次に、これらサンプリングの事例を、被テスト信号の種類に適した何らかの１以上の様々な技法を使用して分析する。 （もっと読む）

システムは、第１の半導体デバイス、第２の半導体デバイス、及び外部水晶発振器を含む。第１の半導体デバイスは、電源電圧出力及び外部ピン入力を含む。第１の半導体デバイスは、電源電圧出力を提供する直流−直流(DC-DC)変換回路を含む。第２の半導体デバイスは、第１の半導体デバイスの電源電圧出力に接続された電源電圧入力とクロック信号出力とを含む。外部水晶発振器は、第２の半導体デバイスを介して第１の発振クロック発生回路に接続されている。
（もっと読む）

【課題】入力データのデューティ比が崩れている場合であっても、正規のデータを再生できるようにしたＣＤＲ回路を提供する。
【解決手段】データ入力端子１０より入力された入力データからクロックを再生するクロック再生手段５０と、制御電圧入力端子６０に入力された電圧によって前記入力データの遅延時間を可変して出力する可変遅延手段３０Ａと、クロック再生手段５０から出力されるクロックを用いて可変遅延手段３０Ａの出力データを保持し再生データ出力端子２０に出力するデータ保持手段４０と、を有する。 （もっと読む）

【課題】 温度、圧力又は湿度等が広範囲に変化する環境下においても、測定データの無線送受信に用いる周波数を安定させ、確実かつ安定した状態で測定データを無線送信できるようにする。
【解決手段】 送受信部１７は既知の受信電波の周波数に合わせた周波数の搬送波に基づく電波をその外部機器に送信する。第１の測定部１３は該装置本体９内の温度を測定する。第２の測定部１５は装置本体９外の環境雰囲気に係る変化量を測定する。第１の補正部１３は第１の測定部２３による測定温度の変化範囲に応じて内部発振信号の周波数を受信電波の周波数に近づけるよう第１の補正をする。第２の補正部２５は第１の補正がされた内部発振周波数に対し受信電波の周波数に合わせるように第２の補正をして搬送波を形成する。送受信部１７は第２の測定部１５からの測定データを搬送波に乗せて電波を送信する。 （もっと読む）

【課題】 ＰＬＬを用いることなく、低コスト且つ低消費電力で、複数のクロックを生成するクロック生成回路、情報再生装置、電子機器等を提供する。
【解決手段】 クロック生成回路２００は、周波数ｆ_Ｈを有する入力クロックiclkに基づいて、第１の出力クロック及び周波数ｆ_０を有する第２の出力クロックを生成する。クロック生成回路２００は、前記入力クロック又は該入力クロックを間引いたクロックを第１の分周比ｄ１（ｄ１は正の整数）で分周した前記第１の出力クロックを生成する第１の分周カウンタと、前記第１の出力クロックを第２の分周比ｄ２（ｄ２は正の整数）で分周し前記第２の出力クロックを生成する第２の分周カウンタと、前記第２の出力クロックに基づいて、前記第１の分周カウンタで分周される前記入力クロックの間引き制御を行う間引き制御部とを含む。 （もっと読む）

【課題】本発明は、可変周波数の水晶発器（ＶＣＸＯ）を用いること無く、基地局と受信装置間の時間情報および基準クロックの同期を実現することができる、デジタル放送受信装置等を提供する。
【解決手段】水晶発振子２２は、所定の固定周波数のクロックを発振する。可変デジタル分周回路２４は、固定周波数を分周比によりデジタル分周し、分周比を変更することができる。システムでコーダ５は、基地局からの基準時間情報を検出する。基準カウンタ１８は、受信装置２０の時間情報を生成する。位相比較器１３は、基準時間情報と時間情報との差分を検出する。分周比制御回路２５は、前記差分に基づいて前記分周比の変更を制御する。また、基準カウンタ１８は、可変デジタル分周回路２４により分周された周波数を有するクロックに基づいて時間情報の生成を行い、時間情報を位相比較器１３にフィードバックさせている。 （もっと読む）