アレイ基板及びその製造方法

【課題】輝点欠陥の画素を滅点化リペアする際、滅点化したい画素のみを的確に滅点化することができるアレイ基板及びその製造方法を提供する。
【解決手段】アレイ基板は、基板と、基板上に形成された複数の走査線、複数の信号線、複数のスイッチング素子及び層間絶縁膜と、層間絶縁膜上に形成され、スイッチング素子に接続された複数の画素電極と、複数の画素電極の少なくとも１つの画素電極上に塗布された遮光性インクＩＮＫと、遮光性インクが塗布された画素電極に隣合う画素電極上への遮光性インクの流出を防止するインク隔離部と、を備えている。

【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示装置等に用いるアレイ基板及びその製造方法に関する。
【背景技術】
【０００２】
アクティブマトリクス型液晶表示装置においては、多数のスイッチング素子が設けられている。例えばＶＧＡでは約百万個、さらに高精細なものでは数百万個のスイッチング素子が液晶表示装置に形成されている。しかしながら、スイッチング素子の全てを高精度に製造することは非常に困難であり、充分に特性が満足されないものが含まれる場合がある。
【０００３】
このような欠陥のもたらす結果として大きく２つに分かれる。それは、最終的な表示装置として表示したときに、常に明表示となってしまういわゆる輝点欠陥か、常に暗表示となってしまういわゆる滅点欠陥である。
【０００４】
このうち、滅点欠陥は数個であれば許容されるが、輝点欠陥は特に黒表示時に目立ってしまうため、１つでも存在すると不良品となり出荷できないことが多い。従って、従来から輝点欠陥を滅点化するいわゆる滅点化リペアが行われている。
滅点化リペアとしては、遮光性インクを輝点箇所に滴下する技術等が知られている（例えば、特許文献１参照）。
【特許文献１】特開平９−２９２６２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、滅点化リペアの際には、欠陥となる画素領域に遮光性インクを滴下するが、このとき隣接する画素領域にまでインクが流出もしくは滲んでしまい、欠陥のない画素にまでインクを塗ってしまう可能性があった。
この発明は以上の点に鑑みなされたもので、その目的は、輝点欠陥の画素を滅点化リペアする際、滅点化したい画素のみを的確に滅点化することができるアレイ基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の態様に係るアレイ基板は、
基板と、
前記基板上に行方向に形成された複数の走査線と、
前記基板上に列方向に形成された複数の信号線と、
前記走査線と前記信号線との交点部近傍に形成された複数のスイッチング素子と、
前記走査線、前記信号線及び前記スイッチング素子を覆って前記基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記スイッチング素子に接続された複数の画素電極と、
前記複数の画素電極の少なくとも１つの画素電極上に塗布された遮光性インクと、
前記遮光性インクが塗布された前記画素電極に隣合う前記画素電極上への前記遮光性インクの流出を防止するインク隔離部と、を備えていることを特徴としている。
【０００７】
また、本発明の他の態様に係るアレイ基板の製造方法は、
基板上に、複数の走査線、複数の信号線及び複数のスイッチング素子を形成し、
前記基板上に層間絶縁膜を形成し、
前記層間絶縁膜上に複数の画素電極を形成し、
前記画素電極が形成された前記基板の欠陥の有無を検査し、
前記検査により欠陥とされた部分の画素電極上に遮光性インクを塗布し、
前記遮光性インクを塗布する前に、前記遮光性インクが塗布される前記画素電極に隣合う前記画素電極上への前記遮光性インクの流出を防止するインク隔離部を形成することを特徴としている。
【発明の効果】
【０００８】
この発明によれば、輝点欠陥の画素を滅点化リペアする際、滅点化したい画素のみを的確に滅点化することができるアレイ基板及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながらこの発明に係る表示装置をアレイ基板を備えた液晶表示装置に適用した実施の形態について詳細に説明する。この実施の形態において、特に、アレイ基板及びアレイ基板の製造方法について詳細に説明する。
【００１０】
図１及び図２に示すように、液晶表示装置１は、液晶表示パネル１００を備えて構成されている。液晶表示パネル１００は、アレイ基板（第１基板）２００と、対向基板（第２基板）４００と、アレイ基板２００と対向基板４００との間に保持された液晶層４１０と、を備えている。この液晶表示パネル１００は、画像を表示する有効表示部１０２を有している。有効表示部１０２は、マトリクス状に配置された複数の表示画素ＰＸで形成されている。
【００１１】
液晶表示パネル１００において、アレイ基板２００は、ガラスなどの光透過性の絶縁基板２０１を用いて形成される。このアレイ基板２００は、有効表示部１０２において、絶縁基板２０１の一方の主面（表面）上に、互いに交差してマトリクス状に配置された複数の信号線Ｘ及び複数の走査線Ｙと、各表示画素ＰＸにおける信号線Ｘと走査線Ｙとの交点近傍に配置されたスイッチング素子としてのＴＦＴ（薄膜トランジスタ）２１１と、各表示画素ＰＸのＴＦＴ２１１にそれぞれ接続された画素電極２１３と、を備えている。
【００１２】
信号線Ｘは、絶縁基板２０１上に列方向に延出して形成されている。走査線Ｙは、絶縁基板２０１上に行方向に延出して形成されている。なお、表示画素ＰＸは、隣合う２本の走査線Ｙ及び隣合う２本の信号線Ｘで囲まれた領域にそれぞれ形成されている。
【００１３】
ＴＦＴ２１１は、多結晶シリコン膜２１２を備えている。この多結晶シリコン膜２１２は、チャネル領域２１２ｃと、このチャネル領域２１２ｃを挟んで配置されたソース領域２１２ｓ及びドレイン領域２１２ｄとを有している。ＴＦＴ２１１のゲート電極２１５は、チャネル領域２１２ｃ上にゲート絶縁膜２１４を介して配置され、走査線Ｙに接続されている。ここでは、ゲート電極２１５は走査線Ｙと一体的に形成されている。
【００１４】
ＴＦＴ２１１のソース電極２１６ｓは、ソース領域２１２ｓに接続されているとともに画素電極２１３に接続されている。ＴＦＴ２１１のドレイン電極２１６ｄは、ドレイン領域２１２ｄに接続されているとともに信号線Ｘに接続されている。ここでは、ドレイン電極２１６ｄは信号線Ｘと一体的に形成されている。なお、ソース電極２１６ｓ及びドレイン電極２１６ｄは、ゲート電極２１５上に形成された絶縁膜２１７上に形成されており、この絶縁膜２１７及びゲート絶縁膜２１４に形成されたコンタクトホールを介してそれぞれソース領域２１２ｓとドレイン領域２１２ｄに接続されている。
【００１５】
画素電極２１３は、例えば、光透過性を有するＩＴＯ（インジウム・ティン・オキサイド）やＩＺＯ（インジウム・ジンク・オキサイド）導電性部材などによって形成されている。この画素電極２１３は、層間絶縁膜２１８上に配置されている。この層間絶縁膜２１８は、ＴＦＴ２１１及び絶縁膜２１７を覆うように配置されている。また、この層間絶縁膜２１８は、画素電極２１３とＴＦＴ２１１のソース電極２１６ｓとを電気的に接続するためのコンタクトホールＣＨを有している。
【００１６】
配向膜２１９は、すべての画素電極２１３を覆うように有効表示部１０２の全面に配置されている。遮光層２５０は、アレイ基板２００における有効表示部１０２の外側に額縁状に配置されている。この遮光層２５０は、遮光性を有する樹脂によって形成され、例えば黒色樹脂によって形成されている。
【００１７】
柱状スペーサ１０４は、例えばアレイ基板２００における少なくとも有効表示部１０２に配置されている。この柱状スペーサ１０４は、例えば遮光層２５０と同様の黒色樹脂によって形成されている。これら柱状スペーサ１０４及び遮光層２５０は、同一材料によって同一工程にて形成しても良い。これにより、柱状スペーサ１０４及び遮光層２５０をそれぞれ別個に形成した場合よりも製造工程数を削減することができる。
【００１８】
対向基板４００は、ガラスなどの光透過性の絶縁基板４０１を用いて形成される。この対向基板４００は、有効表示部１０２において、絶縁基板４０１の一方の主面（表面）上に、全表示画素ＰＸに共通の対向電極４０３を備えている。この対向電極４０３は、全画素電極２１３に対向して配置され、例えばＩＴＯやＩＺＯなどの光透過性を有する導電性部材によって形成されている。配向膜４０５は、対向電極４０３全体を覆うように有効表示部１０２の全面に配置されている。
【００１９】
上述した構成のアレイ基板２００及び対向基板４００は、柱状スペーサ１０４によって所定のセルギャップを形成した状態で、シール材１０６によって貼り合せられている。液晶層４１０は、これら基板間のギャップに封止された液晶組成物によって形成される。すなわち、液晶層４１０は、アレイ基板２００側の配向膜２１９と、対向基板４００側の配向膜４０５との間に保持されている。これにより、液晶層４１０に含まれる液晶分子は、配向膜２１９及び４０５により配向制御される。
【００２０】
液晶表示パネル１００において、有効表示部１０２の周辺領域には、一体的に構成される駆動回路部が配置されている。この駆動回路部１１０は、走査線Ｙの一端側に配置された走査線駆動回路部２５１、及び、信号線Ｘの一端側に配置された信号線駆動回路部２６１を備えている。走査線駆動回路部２５１は、各走査線Ｙに駆動信号（走査信号）を供給する。また、信号線駆動回路部２６１は、各信号線Ｘに駆動信号（映像信号）を供給する。これら走査線駆動回路部２５１及び信号線駆動回路部２６１は、有効表示部１０２内のＴＦＴ２１１と同様に多結晶シリコン膜を含むＴＦＴによって構成されている。
【００２１】
また、液晶表示パネル１００において、アレイ基板２００の外面及び対向基板４００の外面には、それぞれ液晶層４１０の特性に合わせて偏光方向を設定した一対の偏光板２２０及び４０７が設けられている。すなわち、偏光板２２０は、アレイ基板２００を構成する絶縁基板２０１の他方の主面（裏面）上に、粘着剤２２１によって貼り付けられている。また、偏光板４０７は、対向基板４００を構成する絶縁基板４０１の他方の主面（裏面）上に、粘着剤４０６によって貼り付けられている。
【００２２】
なお、アレイ基板２００はマトリクス状に配置された複数の画素を有している。画素は、ＴＦＴ２１１及び画素電極２１３等をそれぞれ有している。各表示画素ＰＸは、アレイ基板２００の画素を有している。
【００２３】
ところで、カラー表示対応の液晶表示装置においては、図３に示すように、画素電極２１３の下層に層間絶縁膜２１８として、カラーフィルタ層ＣＦ（Ｒ、Ｇ、Ｂ）が配置されている。なお、図３は、アレイ基板２００を行方向（信号線Ｘを横切る方向）の断面図である。図３に示した例では、カラーフィルタ層ＣＦ（Ｒ、Ｇ、Ｂ）は、例えば、赤、緑、青にそれぞれ着色されたネガタイプのカラーレジストによって形成されており、それぞれ赤色、緑色、及び青色の各色成分の光を透過する。
【００２４】
各色のカラーフィルタ層ＣＦ（Ｒ、Ｇ、Ｂ）は、対応する色の表示画素ＰＸ毎に割り当てられている。すなわち、赤色カラーフィルタ層ＣＦＲ、緑色カラーフィルタ層ＣＦＧ、及び、青色カラーフィルタ層ＣＦＢは、それぞれ赤色表示画素ＰＸＲ、緑色表示画素ＰＸＧ、青色表示画素ＰＸＢに配置されている。
【００２５】
そして、各々のカラーフィルタ層ＣＦＲ，ＣＦＧ，ＣＦＢは、隣り合うカラーフィルタ層と信号線Ｘ上の領域で欠落部２１８ａを有して形成されている。この欠落部２１８ａは、後のリペア工程で欠陥画素の画素電極２１３に遮光性インクを塗布する際に、過剰に塗布されたインクが隣の画素へ流出しないよう、インク隔離部として働く。即ち、過剰にインクが塗布された場合に、この間隙にインクが流れ込むいわゆるドレンとして働くことで隣の画素電極２１３上への流出を防ぐものである。なお、欠落部２１８ａは、カラーフィルタ層が完全に除去されていない状態であっても他の部分より薄く窪んでいる構造でも良く、凹状部であれば良い。
【００２６】
次にアレイ基板２００の製造方法について説明する。
【００２７】
まず、図４に示すように、絶縁基板２０１上において、金属膜及び絶縁膜の成膜とエッチングとを繰り返し行うことにより、走査線Ｙや信号線Ｘの他に、各表示画素ＰＸに対応したＴＦＴ２１１などを形成する。図４は、信号線Ｘを横切る方向の断面図のため、ゲート絶縁膜２１４、絶縁膜２１７及び信号線Ｘのみが図示されている。
【００２８】
続いて、図５に示すように、基板表面に層間絶縁膜２１８を配置する。すなわち、ＴＦＴ２１１等を備えた絶縁基板２０１の表面に、層間絶縁膜２１８として、各表示画素ＰＸ（Ｒ、Ｇ、Ｂ）に対応した色に着色されたカラーフィルタ層ＣＦ（Ｒ、Ｇ、Ｂ）を配置する。このカラーフィルタ層ＣＦ（Ｒ、Ｇ、Ｂ）は、例えば以下のようにして形成される。
【００２９】
まず、緑色の有機顔料を分散させた紫外線硬化型アクリル樹脂レジストＣＧ−２０００（富士フィルムオーリン（株）製）を、スピンナーなどにより、ＴＦＴ２１１などを覆うように絶縁基板２０１の全面に塗布する。その後に、緑色表示画素ＰＸＧに対応するストライプ状且つ、ＴＦＴ２１１まで貫通するコンタクトホールＣＨに対応したパターンを有するフォトマスクを介して波長３６５ｎｍの紫外光線を１００ｍＪ／ｃｍ^２の露光量で露光する。そして、露光されたレジストをＫＯＨの１％水溶液で２０秒間現像した後、乾燥する。これにより、コンタクトホールＣＨを有したストライプ状の緑色カラーフィルタ層ＣＦＧが形成される。
【００３０】
同様にして、青色の有機顔料を分散させた紫外線硬化型アクリル樹脂レジストＣＢ−２０００（富士フィルムオーリン（株）製）を用いて、コンタクトホールＣＨを有したストライプ状の青色カラーフィルタ層ＣＦＢが形成された後に、赤色の有機顔料を分散させた紫外線硬化型アクリル樹脂レジストＣＲ−２０００（富士フィルムオーリン（株）製）を用いて、コンタクトホールＣＨを有したストライプ状の赤色カラーフィルタ層ＣＦＲが形成される。この実施の形態では、カラーフィルタ層ＣＦ（Ｒ、Ｇ、Ｂ）の膜厚は３．０±０．３μｍとした。そしてこのときそれぞれの色のカラーフィルタ層ＣＦ（Ｒ，Ｇ，Ｂ）は隣り合うカラーフィルタ層ＣＦと信号線Ｘ上にて間隙を有してパターニングされる。本実施の形態においてはこの間隙の幅は２μｍとした。この間隙が欠落部２１８ａとなり、後のリペア工程でのインク隔離部となるものである。
【００３１】
なお、ここでは、カラーフィルタ層ＣＦ（Ｒ、Ｇ、Ｂ）は、緑色カラーフィルタ層ＣＦＧ、青色カラーフィルタ層ＣＦＢ、赤色カラーフィルタ層ＣＦＲを順に形成したが、上述した形成順序に限らず、それぞれのカラーフィルタ層ＣＦ（Ｒ、Ｇ、Ｂ）の特性に応じて種々変更可能であることはいうまでもない。
【００３２】
また、樹脂レジストを露光するための露光装置としては、プロキシミティ露光装置が生産性の上からは好適であるが、この実施の形態では、カラーフィルタ層同士の重なりバラツキを小さくするため、アライメント精度の高いミラープロジェクション露光装置を用いた。
【００３３】
続いて、図６に示すように、カラーフィルタ層ＣＦ（Ｒ、Ｇ、Ｂ）上に、マトリクス状の表示画素ＰＸに対応した画素電極２１３を配置する。すなわち、カラーフィルタ層ＣＦ（Ｒ、Ｇ、Ｂ）の表面にスパッタ法などにより画素電極用の導電膜例えばＩＴＯ膜を１５００オングストロームの膜厚で成膜する。このとき、コンタクトホールＣＨにもＩＴＯ膜を充填する。その後、ＩＴＯ膜を表示画素ＰＸに対応した所望形状にパターニングすることにより、ＴＦＴ２１１と電気的に接続された画素電極２１３が形成される。
【００３４】
次に、画素電極２１３まで形成された状態でアレイ基板２００の検査が行われる。本実施の形態においては、エレクトロンビームテスタ（ＥＢテスタ）法を用いた。ＥＢテスタについては後述するが、この検査で欠陥画素を検出する。
そして、図７に示すように、上記検査にて欠陥と判定された画素の画素電極２１３上にインクジェット法にて遮光性インクＩＮＫを塗布することにより、滅点化リペアを行った。
【００３５】
さて、ここで、ＥＢテスタ法及びインクジェット法について詳細に述べる。
まず、ＥＢテスタ法について、図８を参照して説明する。図示しないチャンバー内に、ＸＹステージ５００があり、この上にアレイ基板２００を載置する。チャンバー内を真空に引いたあと、絶縁基板２０１上に形成された画素電極２１３に電荷をチャージする。
【００３６】
この電荷のチャージは、絶縁基板２０１の端部に形成された図示しないパッド部にプローブを当接させ電荷を与える。本実施の形態のように駆動回路がアレイ基板２００上に形成されているような場合は、この駆動回路を駆動して画素電極２１３に電荷をチャージすることになる。このように画素電極２１３に印加された電荷は、画素電極２１３に形成される容量によって保持されることになる。この容量とは、寄生容量及び補助容量等が該当する。
【００３７】
そして、例えば４００ｍｓ以上の間電荷を保持させてから各画素電極２１３に電子ビームを照射する。この電子ビームは電子銃５０２から発せられ、ＥＢカラムを介して画素電極２１３に照射される。そして画素電極２１３から放出される二次電子を検出器５０３にて検出し、これを信号処理回路へ送り欠陥の有無を判定し、欠陥画素のアドレスを記憶しておく。即ち、正常な画素の画素電極２１３に保持されている電荷量と欠陥のある画素の画素電極２１３に保持されている電荷量とが異なり、この電荷量に応じて放出される二次電子の違いを利用して欠陥画素を判別することになる。そして、これを全画素電極２１３に渡ってスキャンして行う。このとき、欠陥画素とは画素電極２１３の欠陥のみならずこの画素電極２１３に対応するＴＦＴの欠陥や補助容量部分の欠陥等も含む。
【００３８】
また、インクジェット法については図９を参照して説明する。
まず、ＸＹステージ６００上にアレイ基板２００が載置される。そして、ＥＢテスタで欠陥と判定された画素のアドレスを読み出し、ＸＹステージを移動させ位置あわせを行う。そしてインクジェットヘッド６０１より黒色のインクを欠陥画素の画素電極２１３上へ滴下し、滅点化リペアを行う。このとき、１画素に対して一発の滴下でも良いし、微細な滴を数回に渡って１画素全体に塗布するようにしてもかまわない。これにより、少なくとも１つの欠陥画素の画素電極２１３上に遮光性インクＩＮＫが塗布される。また、本実施の形態においては、遮光性インクＩＮＫとして、遮光性の高い黒色のインクを用いたが、遮光性を有するものであればその効果は発揮され、例えば青色のインク等で代用してもかまわない。
【００３９】
また、本実施の形態において、インク隔離部は、層間絶縁膜２１８の欠落部２１８ａであるが、図１０に示すように、各カラーフィルタ層ＣＦの端部同士を意図的に重ね合わせることにより形成された凸状部２１８ｂであっても良い。欠落部２１８ａの場合には、過剰なインクを貯めておく目的で用いるが、凸状部２１８ｂの場合には、過剰なインクを隣の画素へ流出しないための障壁として機能する。
【００４０】
さらに、隣の画素電極２１３上への流出をより一層的確に防ぐために、例えば遮光性インクＩＮＫを塗布する前の工程で欠陥画素の画素電極２１３上に構造物を形成することもできる。例えば既存のレーザーＣＶＤ法等を用いることにより、図１１に示すように、画素電極２１３の周囲を包囲するようにタングステン等の金属で構造物８００を形成しても良い。なお、構造物８００がインク隔離部として機能することは言うまでもない。
【００４１】
この場合は、上記したインク隔離部よりも内側に障壁が存在する構成となり、より一層隣の画素へのインク流出を防止することができる。また、包囲する形状でなくとも、他の形状、例えば一例として図１２に示すような形状の構造物８００としてもよい。この場合は、障壁にはならないが、構造物８００の存在のため表面張力が働き、簡単に言えばインクが「捕まる」ため、無駄に広がることを防止できる。
【００４２】
また、本実施の形態においては、層間絶縁膜２１８をカラーフィルタ層ＣＦとしたが、透明膜とした場合でもかまわない。
また、本実施の形態においては、画素電極２１３を透明導電膜とし、透過型の液晶表示装置を例に取って説明したが、画素電極２１３を反射部材とし、反射型の液晶表示装置に用いるアレイ基板２００としてもかまわない。
【００４３】
さらに、本実施の形態においては、カラーフィルタ層ＣＦをストライプ形状としたため、行方向に隣あう画素間にのみインク隔離部を形成したが、もちろん列方向に隣り合う画素間にも同様のインク隔離部を形成してもかまわない。
また、本実施の形態においては、欠陥画素の検出にＥＢテスタを用いたが、電気的なテスタを用いてもかまわない。
【００４４】
また、本実施の形態においては、インク隔離部としての欠落部２１８ａを層間絶縁膜２１８を露光現像することにより形成したが、層間絶縁膜２１８を通常通り形成した後、レーザー等を用いて加工することにより欠落部２１８ａを形成することも可能である。
また、インク隔離部として、欠落部２１８ａの替わりに、層間絶縁膜２１８における隣合う画素電極２１３間の領域を表面改質した構造とすることもできる。この場合、表面改質により他の部分よりも撥水性を大きくする。一例として、パーフルオロアルキル系、フルオロ系、トリフルオロメチル系の化合物等を塗布することにより、撥水性を大きくすることが可能である。
【００４５】
また、画素電極２１３上に遮光性インクＩＮＫが満遍なく広がるようにするために、欠陥画素の画素電極２１３上を例えばプラズマ処理などを施すことも可能である。
【００４６】
また、層間絶縁膜２１８は、例えばゼラチン等のインク受容層等で形成しても良い。この場合、カラーフィルタ層ＣＦ自体もこの受容層に各色のインクを滴下することにより形成できる。
なお、この発明は、上述したようにこの発明の範囲内で種々変形可能であり、上述した実施の形態に限定されるものではない。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態におけるアレイ基板を用いた液晶表示装置の概略斜視図である。
【図２】本発明の実施の形態におけるアレイ基板を用いた液晶表示装置の概略断面図である。
【図３】本発明の実施の形態におけるアレイ基板の概略断面図である。
【図４】本発明の実施の形態におけるアレイ基板の製造方法を示す断面図である。
【図５】図４に続く、上記アレイ基板の製造方法を示す断面図である。
【図６】図５に続く、上記アレイ基板の製造方法を示す断面図である。
【図７】図６に続く、上記アレイ基板の製造方法を示す断面図である。
【図８】本発明の実施の形態におけるＥＢテスタ装置の概略図である。
【図９】本発明の実施の形態におけるインクジェット装置の概略図である。
【図１０】本発明の他の実施の形態におけるアレイ基板の概略断面図である。
【図１１】本発明の他の実施の形態における画素電極及び構造物を示す概略平面図である。
【図１２】本発明の他の実施の形態における画素電極及び構造物を示す概略平面図である。
【符号の説明】
【００４８】
２００…アレイ基板、２０１…絶縁基板、２１１…ＴＦＴ、２１３…画素電極、２１８…層間絶縁膜、２１８ａ…欠落部、２１８ｂ…凸状部、４００…対向基板、４１０…液晶層、８００…構造物、ＣＦ…カラーフィルタ層、ＣＦＲ…赤色カラーフィルタ層、ＣＦＧ…緑色カラーフィルタ層、ＣＦＢ…青色カラーフィルタ層、ＩＮＫ…遮光性インク、Ｘ…信号線、Ｙ…走査線。

【特許請求の範囲】
【請求項１】
基板と、
前記基板上に行方向に形成された複数の走査線と、
前記基板上に列方向に形成された複数の信号線と、
前記走査線と前記信号線との交点部近傍に形成された複数のスイッチング素子と、
前記走査線、前記信号線及び前記スイッチング素子を覆って前記基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記スイッチング素子に接続された複数の画素電極と、
前記複数の画素電極の少なくとも１つの画素電極上に塗布された遮光性インクと、
前記遮光性インクが塗布された前記画素電極に隣合う前記画素電極上への前記遮光性インクの流出を防止するインク隔離部と、を備えていることを特徴とするアレイ基板。
【請求項２】
前記インク隔離部は、前記隣合う画素電極間の隙間に対向した前記層間絶縁膜に設けられた凹状部にて形成されていることを特徴とする請求項１記載のアレイ基板。
【請求項３】
前記インク隔離部は、前記隣合う画素電極間の隙間に対向した前記層間絶縁膜に設けられた凸状部にて形成されていることを特徴とする請求項１記載のアレイ基板。
【請求項４】
前記層間絶縁膜は、複数色の複数のカラーフィルタ層であることを特徴とする請求項１記載のアレイ基板。
【請求項５】
前記層間絶縁膜は、複数色の複数のカラーフィルタ層であり、
前記凸状部は、隣合う前記カラーフィルタ層の端部同士が重なり合って形成されていることを特徴とする請求項３記載のアレイ基板。
【請求項６】
前記インク隔離部は、前記層間絶縁膜の表面改質にて形成されていることを特徴とする請求項１記載のアレイ基板。
【請求項７】
基板上に、複数の走査線、複数の信号線及び複数のスイッチング素子を形成し、
前記基板上に層間絶縁膜を形成し、
前記層間絶縁膜上に複数の画素電極を形成し、
前記画素電極が形成された前記基板の欠陥の有無を検査し、
前記検査により欠陥とされた部分の画素電極上に遮光性インクを塗布し、
前記遮光性インクを塗布する前に、前記遮光性インクが塗布される前記画素電極に隣合う前記画素電極上への前記遮光性インクの流出を防止するインク隔離部を形成することを特徴とするアレイ基板の製造方法。
【請求項８】
前記遮光性インクを塗布する際は、インクジェット法を用いて行うことを特徴とする請求項７記載のアレイ基板の製造方法。
【請求項９】
前記検査する際は、前記画素電極に電子ビームを照射して前記画素電極から放射される二次電子を検出することにより行うことを特徴とする請求項７記載のアレイ基板の製造方法。

【図１】