インターフェース・トランシーバの電力を管理するための方法および装置
選択可能な消費電力を有し１つまたは複数のインターフェース信号に結合された少なくとも１つのインターフェース回路と、少なくとも１つのインターフェース回路に結合された、選択信号を受信するための選択入力とを含み、１つまたは複数のインターフェース回路の複雑さのレベルが選択入力の論理状態によって選択される、電子デバイスを相互接続するためのトランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に通信リンク回路に関し、より具体的に言えば、複雑さおよび消費電力が選択可能な送信機または受信機あるいはその両方に関する。
【背景技術】
【０００２】
今日のシステム・デバイス間ならびに回路間のインターフェースは、動作周波数および複雑さが増大している。特に高速シリアル・インターフェースは、特定インターフェースの性能要件に応じて非常に複雑になる可能性のある、データ／クロックの抽出、ジッタの削減、位相の補正、エラーの訂正、エラーの回復回路およびイコライゼーション回路を必要とする。前述の回路がより複雑になるにつれて、デジタル論理の中でそれらが占める割合が増加し、受信機および送信機の両方の回路で採用されるデジタル論理の全体量が大幅に増加している。
【０００３】
設計リソースの制限および複数のインターフェース・アプリケーション、顧客、およびチャネル条件の要件を満たす必要性から、前述のインターフェース内の送信機および受信機は、通常、最悪の場合のビット・エラー率および環境条件に対して設計されるため、比較的複雑な受信機および高出力の送信機となる。結果として、高いチャネル品質が使用できる場合に、必要以上に複雑でない受信機を提供できるとは限らない。
【０００４】
最悪の場合のエラー率およびインターフェース条件が理想から外れるにつれて、前述の受信機の複雑さが増大する。送信機の複雑さは、デジタル・イコライゼーション回路およびエラー訂正符号化を使用することによっても増大する可能性がある。予想されるすべてのインターフェース条件にわたる性能要件に合致させるために、インターフェース回路またはシステムのシリコン内での消費電力および放熱は必要以上に増加する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、消費電力が削減されたインターフェース・トランシーバを提供することが望ましい。
【課題を解決するための手段】
【０００６】
したがって本発明は、選択可能な消費電力構成を有する１つまたは複数の処理ブロックを含む、インターフェース受信機を提供する。受信機または送信機あるいはその両方の特徴は、選択入力に応答して調整可能であり、トランシーバの消費電力および複雑さをインターフェース要件に合わせて調節することができる。
【０００７】
送信機の電力またはイコライゼーション・フィルタリングあるいはその両方は、インターフェース条件が許せば低減させることができる。受信機ウィンドウの幅、位相補正の解像度、エラー訂正の深さ、およびイコライゼーション・フィルタ・サイズ、ならびにサンプル・メモリ・サイズはすべて、消費電力および複雑さを低減するように調整することができる。
【０００８】
選択プロセスは、論理接続、レジスタ・ビットによって、またはインターフェース品質測定回路からの信号を介して、プログラム可能である場合がある。リモート・トランシーバも、制御信号をリモート・トランシーバに送信することによって、インターフェースの他方の端で電力管理することができる。
【０００９】
好ましくは、インターフェース・トランシーバはインターフェース品質測定回路をさらに含み、選択入力がインターフェース品質測定回路の出力に結合される。
【００１０】
好ましくは、インターフェース・トランシーバは、１つまたは複数のインターフェース信号を介して品質測定回路の出力をリモート・トランシーバに送信するための通信リンクをさらに含む。
【００１１】
好ましくは、少なくとも１つのインターフェース回路は送信機回路を含み、当該送信機回路は、選択入力に結合され選択可能な数のマルチタップを有するデジタル・イコライゼーション・フィルタを有し、マルチタップの数は、選択入力の論理状態に合わせて選択される。
【００１２】
好ましくは、少なくとも１つのインターフェース回路は送信機回路を有し、当該送信機回路は可変な電力出力を有し、当該可変な電力出力のレベルは、選択入力の論理状態に合わせて選択される。
【００１３】
好ましくは、少なくとも１つのインターフェース回路は受信機回路を有し、当該受信機回路は、マルチタップを有し選択入力に結合されたデジタル・イコライゼーション・フィルタを有し、マルチタップの数は選択入力の論理状態に合わせて選択される。
【００１４】
好ましくは、少なくとも１つのインターフェース回路は受信機回路を含む。受信機回路は、選択可能な解像度を有し選択入力に結合された位相制御回路を有する。選択可能な解像度は選択入力の論理状態に合わせて選択される。
【００１５】
好ましくは、少なくとも１つのインターフェース回路は受信機回路を含む。受信機回路は、１つまたは複数のインターフェース信号を処理するための選択入力に結合されたサンプル・メモリを有し、当該サンプル・メモリは選択可能なアクティブサイズを有し、当該選択可能なアクティブ・サイズは選択入力の論理状態に合わせて選択される。
【００１６】
好ましくは、少なくとも１つのインターフェース回路は受信機回路を含む。受信機回路は、インターフェース信号のうちの１つから受信したビットを処理するための選択可能なサンプリング・ウィンドウを有し選択入力に結合された信号処理ブロックを有する。選択可能なサンプリング・ウィンドウは、選択入力の前記論理状態に合わせて選択される。
【００１７】
好ましくは、インターフェース・トランシーバは、選択入力の状態を１つまたは複数のインターフェース信号を介してリモート・トランシーバに送信するための通信リンクをさらに有する。
【００１８】
好ましくは、少なくとも１つのインターフェース回路は複数の代替回路ブロックを含み、回路ブロックの第１のブロックは選択入力の論理状態に応答して使用不可になり、代替回路ブロックの第２のブロックは選択入力の前記論理状態に応答して使用可能となる。
【００１９】
好ましいことに、少なくとも１つのインターフェース回路は状態マシンを含み、状態マシンの複雑さは選択入力の前記論理状態に合わせて調整される。
【００２０】
好ましくは、選択入力は前少なくとも１つのインターフェース回路内のクロック使用不可回路に結合され、少なくとも１つのインターフェース回路ブロックは、少なくとも１つのインターフェース回路へのクロック入力を使用不可にすることによって使用不可になる。
【００２１】
好ましくは、選択入力は少なくとも１つのインターフェース回路のリセット入力に結合され、これにより、少なくとも１つのインターフェース回路を選択入力の論理状態に応答してリセット状態で保持することによって、少なくとも１つのインターフェース回路が使用不可となる。
【００２２】
好ましくは、選択入力は前少なくとも１つのインターフェース回路の電源入力を制御するための電源制御回路に結合され、これにより、選択入力の論理状態に応答して電力を除去することによって、少なくとも１つのインターフェース回路が使用不可となる。
【００２３】
次に、本発明の好ましい実施形態について以下の図面を参照しながら説明する。
【発明を実施するための最良の形態】
【００２４】
次に図面を参照すると、具体的には図１を参照すると、本発明の一実施形態に従ったインターフェースまたはチャネル１０によって接続されたトランシーバ１２Ａおよび１２Ｂのブロック図が示されている。トランシーバ１２Ａ、１２Ｂは、コンピュータ周辺装置、コンピュータ・システムなどのデバイス内に、またはシステム内で相互接続された集積回路内に配置することができる。インターフェース１０は、図に示されるような単一の２線式双方向インターフェースとするか、あるいは半二重または全二重構成において複数のトランシーバを有する全二重単線式インターフェースまたはバスとすることができる。トランシーバ１２Ａおよび１２Ｂはインターフェース１０に接続され、それぞれ受信機１４Ａおよび１４Ｂと送信機１６Ａおよび１６Ｂとを使用しているが、本発明の一実施形態に従った受信機または送信機を、上記で指定したタイプのインターフェース１０のいずれかとの接続用、ならびに他の形式の電気信号相互接続用のデバイスに組み込み可能であることを理解されたい。
【００２５】
インターフェース回路（送信機１６Ａ、１６Ｂおよび受信機１４Ａ、１４Ｂ）は、消費電力を削減するために、接続されるインターフェース回路の複雑さを低減させる選択入力ＳＥＬＡおよびＳＥＬＢを組み込む。代替または回路ブロックを選択的に使用不可として、ゲート、ストレージ回路、または、インターフェース回路１４Ａ〜Ｂまたは１６Ａ〜Ｂあるいはその両方内で信号を処理する際に生じる遷移（ｔｒａｎｓｉｔｉｏｎ）、あるいはそのすべての数を減らすことができるため、消費電力の少ない回路ブロックに切り替えることができる。インターフェース回路内のアナログ回路ブロックも、チャネル条件が許せば１４Ａ〜Ｂまたは１６Ａ〜Ｂあるいはその両方を選択的に簡略化または消去することができる。
【００２６】
したがって前述のインターフェース回路は、チャネル条件が不良の場合に、より多くの電力消費状態を使用する低ビット・エラー率（ＢＥＲ）を維持しながら、チャネル条件が良好な場合には、トランシーバ１２Ａおよび１２Ｂ内でより少ない電力の使用および散逸を提供するために使用できる選択可能な消費電力を提供する。選択入力ＳＥＬＡを介した消費電力状態の選択は、外部信号端末１７を使用してハードワイヤードまたは外部プログラミングするか、またはトランシーバ１２Ａ内のビット・レジスタ１９を使用してプログラミングすることができる。受信機１４Ａまたは送信機１６Ａあるいはその両方は１つまたは複数の選択信号によって制御することが可能であり、たとえば送信機１６Ａおよび受信機１４Ａそれぞれに複数ビットを提供することが可能であるため、結果として消費電力を受信機の処理能力または送信機の信号強度などと精細にトレードオフすることができる。別の方法として、単一ビットまたは外部端末を使用し、送信機１６Ａおよび受信機１４Ａの両方について単一の２値（ｂｉｎａｒｙ）消費電力選択を設定することができる。
【００２７】
トランシーバ１２Ａは、レジスタ・プログラミングまたは外部接続を介した外部選択を有するトランシーバの一例である。したがってこれは、アプリケーションに応じて外部端末１７がハードワイヤード可能な、コンピュータ・システム、通信システム、または周辺装置を含む集積回路およびシステムで非常に有用である（たとえば、周辺装置に周知の短いシールド・ケーブルを接続することで高いチャネル品質となり、高品質回路基板上で２つのトランシーバを接続しても高いチャネル品質となる）。
【００２８】
トランシーバ１２Ｂも、アイダイアグラム（ｅｙｅ−ｄｉａｇｒａｍ）回路、エラー検出回路、またはチャネル品質が所望のしきい値よりも低いことを検出するための他の機構とすることが可能なインターフェース品質測定ブロック１８によって実行される、測定に応答するチャネル品質ベースの自動複雑さ選択を有するトランシーバの一例である。選択信号ＳＥＬＢは、インターフェース品質測定ブロック１８の出力によって提供され、測定されるチャネル品質に合わせて、受信機または送信機あるいはその両方の複雑さを自動的に高くまたは低く選択する。
【００２９】
インターフェース１０を介して送信され受信機１４Ａなどの受信機によって受信されるコマンド・コードを受信することによって、プログラム可能レジスタ１９などのレジスタが設定可能な、他のタイプのトランシーバ消費電力制御がインターフェース・リンクによって提供される。インターフェース・リンク制御は、受信機および送信機の特徴が一致しなければならない場合（選択信号がエラー訂正長を変更する場合、またはマッチング・フィルタがインターフェース１０の各端部で使用される場合など）に、非常に有用である。インターフェース・リンク制御は、プログラミング中のトランシーバがチャネル品質を特定できないか、またはチャネル条件（ケーブル長など）に関する情報を持っていない場合に、チャネル条件についてトランシーバに通知する際にも有用である。
【００３０】
次に図２を参照すると、本発明の一実施形態に従ったトランシーバ２０の細部が示されている。インターフェース信号がＲＸデータ・インで受信され、イコライゼーション・フィルタ２１Ａを含むかまたは含まない場合のある受信機回路２１に提供される。一般に受信機回路２１の出力は一連のサンプリング・ラッチ２４に提示され、データはサンプリング・ラッチ２４からサンプル・メモリ２５に提供される。サンプリング・ラッチ２４およびサンプル・メモリ２５を使用して、受信された信号を「オーバーサンプリング」するため、高周波数ジッタに直面した場合にも信号のエッジをより正確に決定することができる。
【００３１】
エッジ検出論理２６は受信した信号（通常はクロックおよびデータ・ビットを含む）の一方または両方のエッジを検出して、早期／後期情報を位相制御２７に提供し、次にこの位相制御がサンプリング・ラッチ２４を制御して低周波数ジッタを補償する。データ選択２８によってデータが抽出され、受信した信号のＢＥＲはエラー検出および訂正回路２９を採用してさらに最小限にすることができる。
【００３２】
デジタル複雑さ制御回路２３は１つまたは複数の制御信号を様々な前述のブロックに提供し、チャネル要件に応じて消費電力の高低を選択する。この選択は、図１に関して上記で述べたように静的または静的／プログラム可能とするか、あるいはアイ測定ダイアグラム回路２２（または他の好適なチャネル品質のインジケータ）の出力に基づいて動的とすることができる。アイ測定ダイアグラムは、ＢＥＲでのジッタの影響のインジケーションを与える受信回路２１の信号品質出力の測定値を提供する。様々な回路の消費電力は、回路が使用する全体の複雑さまたは直接電力レベルを低減することによって調整され、個々の制御ビットまたは信号制御ビットによって制御することができる。たとえば、採用されるサンプリング・ラッチ２４の数はサンプリング・ラッチ２４ブロックの消費電力に比例し、サンプル・メモリ２５のサイズ、位相制御回路２７およびエッジ検出論理２６の解像度、ならびにエラー訂正および検出２９の深さは、すべてそれらの消費電力に比例する。上記に列挙した回路ブロックのいずれかまたはすべては選択可能な消費電力を有することが可能であり、１つまたは複数の消費電力レベルで個別にまたはまとめて制御することができる。
【００３３】
トランシーバ２０の送信機部分は、オプションのエラー訂正符号化回路３１、オプションのイコライゼーション・フィルタ３２、およびインターフェースＴＸデータ・アウトでデータを送信するためのドライバ３３を備える。デジタル複雑さ制御２３も、ドライバ３３の電流、イコライゼーション・フィルタ３２の長さ、またはＥＣＣ符号化３１の深さなどの、送信機回路の複雑さを制御することができる。
【００３４】
デジタル複雑さ制御２３は、消費電力を制御するためにオプションのリモート複雑さ制御リンク３４にも結合されるように示されている。ＲＸデータ・インで受信されるコマンドは、データ選択２８の出力を介してトランシーバ２０内の回路ブロックの複雑さを制御するために受信および復号することができる。デジタル複雑さ制御は、複雑さ制御情報をリモート・トランシーバに送信するための送信機回路にも結合されるように示されている。これらの制御機構はオプションであり、その実施はインターフェース・チャネルを介した制御情報の送信および受信が可能および望ましいかどうかに依存する。
【００３５】
次に図３を参照すると、図２のインターフェース回路内で消費電力を制御するための技法が示されている。Ｓｅｌｅｃｔ ＰＤを使用して、電力制御トランジスタ３９または等価のデバイスを介して接続された電源を有するブロックに供給される電力を制御することが可能であり、／Ｓｅｌｅｃｔ ＣＬＫは、クロック使用不可回路として働くＮＡＮＤゲート３７Ａまたは等価のデバイスを介してクロックを使用不可にし、／Ｓｅｌｅｃｔ ＲＳＴはレジスタ３７Ｂをリセット状態で保持する。Ｓｅｌは、複合ブロック３７および代替ブロック３８（一般に複合ブロック３７回路が使用可能な場合に使用不可となる）の中から選択する。図３に示された回路は例示的なものであり、より多くのレジスタおよびゲートを含む前述のトランシーバ回路の典型ではない。しかしながら、例示された技法は、前述の受信機の複合部分で消費電力を使用不可とするためにまとめてまたは選択的に適用可能である。現在のデジタル回路内でクロックまたは状態の変化をなくすことは、リーク・パスが存在しない限り電力を除去するのと同じ効果を消費電力に与えることができるため、上記の技法のいずれでも十分であろう。他の電力削減機構は状態マシン回路を簡略化することであり、複合ブロック３７および代替ブロック３８の中から選択するのと同様に、あるいは状態レジスタの一部を使用不可にすること（および状況に応じて組合せフィードバック論理を変更すること）によって、代替の状態マシンを選択することができる。
【００３６】
次に図４を参照すると、本発明の一実施形態に従った制御方法が流れ図の形で示されている。第１に、インターフェース・チャネル品質が測定され（ステップ４０）、インターフェース・チャネル品質がトランシーバ内で低消費電力状態をサポートするのに十分であれば（意思決定ブロック４１）、低いトランシーバ複雑さが選択され（ステップ４２）、この選択情報はオプションでインターフェースを介して任意の接続されたリモート・トランシーバに送信される（ステップ４３）。前述の方法は、自律測定およびリモート・トランシーバのオプションのリモート制御を含む完全な機能を示すために、オプションのステップ４０および４３を含む。しかしながら、これらオプションのステップは本発明の実施に必須でないことを理解されたい。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態に従ったインターフェースによって接続されたトランシーバを示すブロック図である。
【図２】本発明の一実施形態に従ったトランシーバを示すブロック図である。
【図３】本発明の一実施形態に従った例示的な電源管理回路を示す概略図である。
【図４】本発明の一実施形態に従った方法を示す流れ図である。
【符号の説明】
【００３８】
１０ インターフェース
１２Ａ デバイスＡ
１２Ｂ デバイスＢ
１４Ａ 受信機
１４Ｂ 受信機
１６Ａ 送信機
１６Ｂ 送信機
１７ 外部端末
１８ インターフェース品質測定
１９ プログラム可能レジスタ
【技術分野】
【０００１】
本発明は、一般に通信リンク回路に関し、より具体的に言えば、複雑さおよび消費電力が選択可能な送信機または受信機あるいはその両方に関する。
【背景技術】
【０００２】
今日のシステム・デバイス間ならびに回路間のインターフェースは、動作周波数および複雑さが増大している。特に高速シリアル・インターフェースは、特定インターフェースの性能要件に応じて非常に複雑になる可能性のある、データ／クロックの抽出、ジッタの削減、位相の補正、エラーの訂正、エラーの回復回路およびイコライゼーション回路を必要とする。前述の回路がより複雑になるにつれて、デジタル論理の中でそれらが占める割合が増加し、受信機および送信機の両方の回路で採用されるデジタル論理の全体量が大幅に増加している。
【０００３】
設計リソースの制限および複数のインターフェース・アプリケーション、顧客、およびチャネル条件の要件を満たす必要性から、前述のインターフェース内の送信機および受信機は、通常、最悪の場合のビット・エラー率および環境条件に対して設計されるため、比較的複雑な受信機および高出力の送信機となる。結果として、高いチャネル品質が使用できる場合に、必要以上に複雑でない受信機を提供できるとは限らない。
【０００４】
最悪の場合のエラー率およびインターフェース条件が理想から外れるにつれて、前述の受信機の複雑さが増大する。送信機の複雑さは、デジタル・イコライゼーション回路およびエラー訂正符号化を使用することによっても増大する可能性がある。予想されるすべてのインターフェース条件にわたる性能要件に合致させるために、インターフェース回路またはシステムのシリコン内での消費電力および放熱は必要以上に増加する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、消費電力が削減されたインターフェース・トランシーバを提供することが望ましい。
【課題を解決するための手段】
【０００６】
したがって本発明は、選択可能な消費電力構成を有する１つまたは複数の処理ブロックを含む、インターフェース受信機を提供する。受信機または送信機あるいはその両方の特徴は、選択入力に応答して調整可能であり、トランシーバの消費電力および複雑さをインターフェース要件に合わせて調節することができる。
【０００７】
送信機の電力またはイコライゼーション・フィルタリングあるいはその両方は、インターフェース条件が許せば低減させることができる。受信機ウィンドウの幅、位相補正の解像度、エラー訂正の深さ、およびイコライゼーション・フィルタ・サイズ、ならびにサンプル・メモリ・サイズはすべて、消費電力および複雑さを低減するように調整することができる。
【０００８】
選択プロセスは、論理接続、レジスタ・ビットによって、またはインターフェース品質測定回路からの信号を介して、プログラム可能である場合がある。リモート・トランシーバも、制御信号をリモート・トランシーバに送信することによって、インターフェースの他方の端で電力管理することができる。
【０００９】
好ましくは、インターフェース・トランシーバはインターフェース品質測定回路をさらに含み、選択入力がインターフェース品質測定回路の出力に結合される。
【００１０】
好ましくは、インターフェース・トランシーバは、１つまたは複数のインターフェース信号を介して品質測定回路の出力をリモート・トランシーバに送信するための通信リンクをさらに含む。
【００１１】
好ましくは、少なくとも１つのインターフェース回路は送信機回路を含み、当該送信機回路は、選択入力に結合され選択可能な数のマルチタップを有するデジタル・イコライゼーション・フィルタを有し、マルチタップの数は、選択入力の論理状態に合わせて選択される。
【００１２】
好ましくは、少なくとも１つのインターフェース回路は送信機回路を有し、当該送信機回路は可変な電力出力を有し、当該可変な電力出力のレベルは、選択入力の論理状態に合わせて選択される。
【００１３】
好ましくは、少なくとも１つのインターフェース回路は受信機回路を有し、当該受信機回路は、マルチタップを有し選択入力に結合されたデジタル・イコライゼーション・フィルタを有し、マルチタップの数は選択入力の論理状態に合わせて選択される。
【００１４】
好ましくは、少なくとも１つのインターフェース回路は受信機回路を含む。受信機回路は、選択可能な解像度を有し選択入力に結合された位相制御回路を有する。選択可能な解像度は選択入力の論理状態に合わせて選択される。
【００１５】
好ましくは、少なくとも１つのインターフェース回路は受信機回路を含む。受信機回路は、１つまたは複数のインターフェース信号を処理するための選択入力に結合されたサンプル・メモリを有し、当該サンプル・メモリは選択可能なアクティブサイズを有し、当該選択可能なアクティブ・サイズは選択入力の論理状態に合わせて選択される。
【００１６】
好ましくは、少なくとも１つのインターフェース回路は受信機回路を含む。受信機回路は、インターフェース信号のうちの１つから受信したビットを処理するための選択可能なサンプリング・ウィンドウを有し選択入力に結合された信号処理ブロックを有する。選択可能なサンプリング・ウィンドウは、選択入力の前記論理状態に合わせて選択される。
【００１７】
好ましくは、インターフェース・トランシーバは、選択入力の状態を１つまたは複数のインターフェース信号を介してリモート・トランシーバに送信するための通信リンクをさらに有する。
【００１８】
好ましくは、少なくとも１つのインターフェース回路は複数の代替回路ブロックを含み、回路ブロックの第１のブロックは選択入力の論理状態に応答して使用不可になり、代替回路ブロックの第２のブロックは選択入力の前記論理状態に応答して使用可能となる。
【００１９】
好ましいことに、少なくとも１つのインターフェース回路は状態マシンを含み、状態マシンの複雑さは選択入力の前記論理状態に合わせて調整される。
【００２０】
好ましくは、選択入力は前少なくとも１つのインターフェース回路内のクロック使用不可回路に結合され、少なくとも１つのインターフェース回路ブロックは、少なくとも１つのインターフェース回路へのクロック入力を使用不可にすることによって使用不可になる。
【００２１】
好ましくは、選択入力は少なくとも１つのインターフェース回路のリセット入力に結合され、これにより、少なくとも１つのインターフェース回路を選択入力の論理状態に応答してリセット状態で保持することによって、少なくとも１つのインターフェース回路が使用不可となる。
【００２２】
好ましくは、選択入力は前少なくとも１つのインターフェース回路の電源入力を制御するための電源制御回路に結合され、これにより、選択入力の論理状態に応答して電力を除去することによって、少なくとも１つのインターフェース回路が使用不可となる。
【００２３】
次に、本発明の好ましい実施形態について以下の図面を参照しながら説明する。
【発明を実施するための最良の形態】
【００２４】
次に図面を参照すると、具体的には図１を参照すると、本発明の一実施形態に従ったインターフェースまたはチャネル１０によって接続されたトランシーバ１２Ａおよび１２Ｂのブロック図が示されている。トランシーバ１２Ａ、１２Ｂは、コンピュータ周辺装置、コンピュータ・システムなどのデバイス内に、またはシステム内で相互接続された集積回路内に配置することができる。インターフェース１０は、図に示されるような単一の２線式双方向インターフェースとするか、あるいは半二重または全二重構成において複数のトランシーバを有する全二重単線式インターフェースまたはバスとすることができる。トランシーバ１２Ａおよび１２Ｂはインターフェース１０に接続され、それぞれ受信機１４Ａおよび１４Ｂと送信機１６Ａおよび１６Ｂとを使用しているが、本発明の一実施形態に従った受信機または送信機を、上記で指定したタイプのインターフェース１０のいずれかとの接続用、ならびに他の形式の電気信号相互接続用のデバイスに組み込み可能であることを理解されたい。
【００２５】
インターフェース回路（送信機１６Ａ、１６Ｂおよび受信機１４Ａ、１４Ｂ）は、消費電力を削減するために、接続されるインターフェース回路の複雑さを低減させる選択入力ＳＥＬＡおよびＳＥＬＢを組み込む。代替または回路ブロックを選択的に使用不可として、ゲート、ストレージ回路、または、インターフェース回路１４Ａ〜Ｂまたは１６Ａ〜Ｂあるいはその両方内で信号を処理する際に生じる遷移（ｔｒａｎｓｉｔｉｏｎ）、あるいはそのすべての数を減らすことができるため、消費電力の少ない回路ブロックに切り替えることができる。インターフェース回路内のアナログ回路ブロックも、チャネル条件が許せば１４Ａ〜Ｂまたは１６Ａ〜Ｂあるいはその両方を選択的に簡略化または消去することができる。
【００２６】
したがって前述のインターフェース回路は、チャネル条件が不良の場合に、より多くの電力消費状態を使用する低ビット・エラー率（ＢＥＲ）を維持しながら、チャネル条件が良好な場合には、トランシーバ１２Ａおよび１２Ｂ内でより少ない電力の使用および散逸を提供するために使用できる選択可能な消費電力を提供する。選択入力ＳＥＬＡを介した消費電力状態の選択は、外部信号端末１７を使用してハードワイヤードまたは外部プログラミングするか、またはトランシーバ１２Ａ内のビット・レジスタ１９を使用してプログラミングすることができる。受信機１４Ａまたは送信機１６Ａあるいはその両方は１つまたは複数の選択信号によって制御することが可能であり、たとえば送信機１６Ａおよび受信機１４Ａそれぞれに複数ビットを提供することが可能であるため、結果として消費電力を受信機の処理能力または送信機の信号強度などと精細にトレードオフすることができる。別の方法として、単一ビットまたは外部端末を使用し、送信機１６Ａおよび受信機１４Ａの両方について単一の２値（ｂｉｎａｒｙ）消費電力選択を設定することができる。
【００２７】
トランシーバ１２Ａは、レジスタ・プログラミングまたは外部接続を介した外部選択を有するトランシーバの一例である。したがってこれは、アプリケーションに応じて外部端末１７がハードワイヤード可能な、コンピュータ・システム、通信システム、または周辺装置を含む集積回路およびシステムで非常に有用である（たとえば、周辺装置に周知の短いシールド・ケーブルを接続することで高いチャネル品質となり、高品質回路基板上で２つのトランシーバを接続しても高いチャネル品質となる）。
【００２８】
トランシーバ１２Ｂも、アイダイアグラム（ｅｙｅ−ｄｉａｇｒａｍ）回路、エラー検出回路、またはチャネル品質が所望のしきい値よりも低いことを検出するための他の機構とすることが可能なインターフェース品質測定ブロック１８によって実行される、測定に応答するチャネル品質ベースの自動複雑さ選択を有するトランシーバの一例である。選択信号ＳＥＬＢは、インターフェース品質測定ブロック１８の出力によって提供され、測定されるチャネル品質に合わせて、受信機または送信機あるいはその両方の複雑さを自動的に高くまたは低く選択する。
【００２９】
インターフェース１０を介して送信され受信機１４Ａなどの受信機によって受信されるコマンド・コードを受信することによって、プログラム可能レジスタ１９などのレジスタが設定可能な、他のタイプのトランシーバ消費電力制御がインターフェース・リンクによって提供される。インターフェース・リンク制御は、受信機および送信機の特徴が一致しなければならない場合（選択信号がエラー訂正長を変更する場合、またはマッチング・フィルタがインターフェース１０の各端部で使用される場合など）に、非常に有用である。インターフェース・リンク制御は、プログラミング中のトランシーバがチャネル品質を特定できないか、またはチャネル条件（ケーブル長など）に関する情報を持っていない場合に、チャネル条件についてトランシーバに通知する際にも有用である。
【００３０】
次に図２を参照すると、本発明の一実施形態に従ったトランシーバ２０の細部が示されている。インターフェース信号がＲＸデータ・インで受信され、イコライゼーション・フィルタ２１Ａを含むかまたは含まない場合のある受信機回路２１に提供される。一般に受信機回路２１の出力は一連のサンプリング・ラッチ２４に提示され、データはサンプリング・ラッチ２４からサンプル・メモリ２５に提供される。サンプリング・ラッチ２４およびサンプル・メモリ２５を使用して、受信された信号を「オーバーサンプリング」するため、高周波数ジッタに直面した場合にも信号のエッジをより正確に決定することができる。
【００３１】
エッジ検出論理２６は受信した信号（通常はクロックおよびデータ・ビットを含む）の一方または両方のエッジを検出して、早期／後期情報を位相制御２７に提供し、次にこの位相制御がサンプリング・ラッチ２４を制御して低周波数ジッタを補償する。データ選択２８によってデータが抽出され、受信した信号のＢＥＲはエラー検出および訂正回路２９を採用してさらに最小限にすることができる。
【００３２】
デジタル複雑さ制御回路２３は１つまたは複数の制御信号を様々な前述のブロックに提供し、チャネル要件に応じて消費電力の高低を選択する。この選択は、図１に関して上記で述べたように静的または静的／プログラム可能とするか、あるいはアイ測定ダイアグラム回路２２（または他の好適なチャネル品質のインジケータ）の出力に基づいて動的とすることができる。アイ測定ダイアグラムは、ＢＥＲでのジッタの影響のインジケーションを与える受信回路２１の信号品質出力の測定値を提供する。様々な回路の消費電力は、回路が使用する全体の複雑さまたは直接電力レベルを低減することによって調整され、個々の制御ビットまたは信号制御ビットによって制御することができる。たとえば、採用されるサンプリング・ラッチ２４の数はサンプリング・ラッチ２４ブロックの消費電力に比例し、サンプル・メモリ２５のサイズ、位相制御回路２７およびエッジ検出論理２６の解像度、ならびにエラー訂正および検出２９の深さは、すべてそれらの消費電力に比例する。上記に列挙した回路ブロックのいずれかまたはすべては選択可能な消費電力を有することが可能であり、１つまたは複数の消費電力レベルで個別にまたはまとめて制御することができる。
【００３３】
トランシーバ２０の送信機部分は、オプションのエラー訂正符号化回路３１、オプションのイコライゼーション・フィルタ３２、およびインターフェースＴＸデータ・アウトでデータを送信するためのドライバ３３を備える。デジタル複雑さ制御２３も、ドライバ３３の電流、イコライゼーション・フィルタ３２の長さ、またはＥＣＣ符号化３１の深さなどの、送信機回路の複雑さを制御することができる。
【００３４】
デジタル複雑さ制御２３は、消費電力を制御するためにオプションのリモート複雑さ制御リンク３４にも結合されるように示されている。ＲＸデータ・インで受信されるコマンドは、データ選択２８の出力を介してトランシーバ２０内の回路ブロックの複雑さを制御するために受信および復号することができる。デジタル複雑さ制御は、複雑さ制御情報をリモート・トランシーバに送信するための送信機回路にも結合されるように示されている。これらの制御機構はオプションであり、その実施はインターフェース・チャネルを介した制御情報の送信および受信が可能および望ましいかどうかに依存する。
【００３５】
次に図３を参照すると、図２のインターフェース回路内で消費電力を制御するための技法が示されている。Ｓｅｌｅｃｔ ＰＤを使用して、電力制御トランジスタ３９または等価のデバイスを介して接続された電源を有するブロックに供給される電力を制御することが可能であり、／Ｓｅｌｅｃｔ ＣＬＫは、クロック使用不可回路として働くＮＡＮＤゲート３７Ａまたは等価のデバイスを介してクロックを使用不可にし、／Ｓｅｌｅｃｔ ＲＳＴはレジスタ３７Ｂをリセット状態で保持する。Ｓｅｌは、複合ブロック３７および代替ブロック３８（一般に複合ブロック３７回路が使用可能な場合に使用不可となる）の中から選択する。図３に示された回路は例示的なものであり、より多くのレジスタおよびゲートを含む前述のトランシーバ回路の典型ではない。しかしながら、例示された技法は、前述の受信機の複合部分で消費電力を使用不可とするためにまとめてまたは選択的に適用可能である。現在のデジタル回路内でクロックまたは状態の変化をなくすことは、リーク・パスが存在しない限り電力を除去するのと同じ効果を消費電力に与えることができるため、上記の技法のいずれでも十分であろう。他の電力削減機構は状態マシン回路を簡略化することであり、複合ブロック３７および代替ブロック３８の中から選択するのと同様に、あるいは状態レジスタの一部を使用不可にすること（および状況に応じて組合せフィードバック論理を変更すること）によって、代替の状態マシンを選択することができる。
【００３６】
次に図４を参照すると、本発明の一実施形態に従った制御方法が流れ図の形で示されている。第１に、インターフェース・チャネル品質が測定され（ステップ４０）、インターフェース・チャネル品質がトランシーバ内で低消費電力状態をサポートするのに十分であれば（意思決定ブロック４１）、低いトランシーバ複雑さが選択され（ステップ４２）、この選択情報はオプションでインターフェースを介して任意の接続されたリモート・トランシーバに送信される（ステップ４３）。前述の方法は、自律測定およびリモート・トランシーバのオプションのリモート制御を含む完全な機能を示すために、オプションのステップ４０および４３を含む。しかしながら、これらオプションのステップは本発明の実施に必須でないことを理解されたい。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態に従ったインターフェースによって接続されたトランシーバを示すブロック図である。
【図２】本発明の一実施形態に従ったトランシーバを示すブロック図である。
【図３】本発明の一実施形態に従った例示的な電源管理回路を示す概略図である。
【図４】本発明の一実施形態に従った方法を示す流れ図である。
【符号の説明】
【００３８】
１０ インターフェース
１２Ａ デバイスＡ
１２Ｂ デバイスＢ
１４Ａ 受信機
１４Ｂ 受信機
１６Ａ 送信機
１６Ｂ 送信機
１７ 外部端末
１８ インターフェース品質測定
１９ プログラム可能レジスタ
【特許請求の範囲】
【請求項１】
１つまたは複数のインターフェース信号に結合された、選択可能な消費電力を有する少なくとも１つのインターフェース回路と、
前記少なくとも１つのインターフェース回路に結合された、選択信号を受信するための選択入力とを含み、
前記選択入力の論理状態によって前記１つまたは複数のインターフェース回路の複雑さのレベルが選択される、
電子デバイスを相互接続するためのトランシーバ。
【請求項２】
前記少なくとも１つのインターフェース回路は送信機回路を有する、請求項１に記載のインターフェース・トランシーバ。
【請求項３】
前記送信機回路は、前記選択入力に結合され選択可能な数のマルチタップを有するデジタル・イコライゼーション・フィルタを有し、前記マルチタップの前記数は前記選択入力の前記論理状態に合わせて選択される、請求項２に記載のインターフェース・トランシーバ。
【請求項４】
前記送信機回路は可変の電力出力を有し、前記可変の電力出力のレベルは前記選択入力の前記論理状態に合わせて選択される、請求項２に記載のインターフェース・トランシーバ。
【請求項５】
前記少なくとも１つのインターフェース回路は受信機回路を有する、請求項１に記載のインターフェース・トランシーバ。
【請求項６】
前記受信機回路は、マルチタップを有し前記選択入力に結合されたデジタル・イコライゼーション・フィルタを有し、前記マルチタップの前記数は前記選択入力の前記論理状態に合わせて選択される、請求項５に記載のインターフェース・トランシーバ。
【請求項７】
前記受信機回路は、選択可能な解像度を有し前記選択入力に結合された位相制御回路を有し、前記選択可能な解像度は前記選択入力の前記論理状態に合わせて選択される、請求項５に記載のインターフェース・トランシーバ。
【請求項８】
前記受信機回路は、前記１つまたは複数のインターフェース信号を処理するための前記選択入力に結合されたサンプル・メモリを有し、前記サンプル・メモリは選択可能なアクティブ・サイズを有し、該選択可能なアクティブ・サイズは前記選択入力の前記論理状態に合わせて選択される、請求項５に記載のインターフェース・トランシーバ。
【請求項９】
前記受信機回路は、前記インターフェース信号のうちの１つから受信したビットを処理するための選択可能なサンプリング・ウィンドウを有し、前記選択入力に結合された信号処理ブロックを含み、前記選択可能なサンプリング・ウィンドウは前記選択入力の前記論理状態に合わせて選択される、請求項５に記載のインターフェース・トランシーバ。
【請求項１０】
前記受信機回路は、選択可能な訂正深さを有し、前記選択入力に結合されたエラー訂正回路を含み、前記選択可能な訂正深さは前記選択入力の前記論理状態に合わせて選択される、請求項５に記載のインターフェース・トランシーバ。
【請求項１１】
前記インターフェース・トランシーバの消費電力が削減可能であるというインジケーションを受信するステップと、
前記受信に応答して前記受信機の複雑さを選択するステップと、
を含む、インターフェース・トランシーバ内の消費電力を制御する方法。
【請求項１２】
前記インターフェース・トランシーバに結合されたインターフェース信号の品質を測定するステップと、
前記品質がしきい値レベルより上であるか否かを判定するステップと、
前記品質がしきい値レベルより上であるとの判定に応答して、前記インジケーションを生成するステップと、
をさらに有する、請求項１１に記載の方法。
【請求項１３】
前記インジケーションの状態をリモート・トランシーバに送信するステップをさらに有する、請求項１１に記載の方法。
【請求項１】
１つまたは複数のインターフェース信号に結合された、選択可能な消費電力を有する少なくとも１つのインターフェース回路と、
前記少なくとも１つのインターフェース回路に結合された、選択信号を受信するための選択入力とを含み、
前記選択入力の論理状態によって前記１つまたは複数のインターフェース回路の複雑さのレベルが選択される、
電子デバイスを相互接続するためのトランシーバ。
【請求項２】
前記少なくとも１つのインターフェース回路は送信機回路を有する、請求項１に記載のインターフェース・トランシーバ。
【請求項３】
前記送信機回路は、前記選択入力に結合され選択可能な数のマルチタップを有するデジタル・イコライゼーション・フィルタを有し、前記マルチタップの前記数は前記選択入力の前記論理状態に合わせて選択される、請求項２に記載のインターフェース・トランシーバ。
【請求項４】
前記送信機回路は可変の電力出力を有し、前記可変の電力出力のレベルは前記選択入力の前記論理状態に合わせて選択される、請求項２に記載のインターフェース・トランシーバ。
【請求項５】
前記少なくとも１つのインターフェース回路は受信機回路を有する、請求項１に記載のインターフェース・トランシーバ。
【請求項６】
前記受信機回路は、マルチタップを有し前記選択入力に結合されたデジタル・イコライゼーション・フィルタを有し、前記マルチタップの前記数は前記選択入力の前記論理状態に合わせて選択される、請求項５に記載のインターフェース・トランシーバ。
【請求項７】
前記受信機回路は、選択可能な解像度を有し前記選択入力に結合された位相制御回路を有し、前記選択可能な解像度は前記選択入力の前記論理状態に合わせて選択される、請求項５に記載のインターフェース・トランシーバ。
【請求項８】
前記受信機回路は、前記１つまたは複数のインターフェース信号を処理するための前記選択入力に結合されたサンプル・メモリを有し、前記サンプル・メモリは選択可能なアクティブ・サイズを有し、該選択可能なアクティブ・サイズは前記選択入力の前記論理状態に合わせて選択される、請求項５に記載のインターフェース・トランシーバ。
【請求項９】
前記受信機回路は、前記インターフェース信号のうちの１つから受信したビットを処理するための選択可能なサンプリング・ウィンドウを有し、前記選択入力に結合された信号処理ブロックを含み、前記選択可能なサンプリング・ウィンドウは前記選択入力の前記論理状態に合わせて選択される、請求項５に記載のインターフェース・トランシーバ。
【請求項１０】
前記受信機回路は、選択可能な訂正深さを有し、前記選択入力に結合されたエラー訂正回路を含み、前記選択可能な訂正深さは前記選択入力の前記論理状態に合わせて選択される、請求項５に記載のインターフェース・トランシーバ。
【請求項１１】
前記インターフェース・トランシーバの消費電力が削減可能であるというインジケーションを受信するステップと、
前記受信に応答して前記受信機の複雑さを選択するステップと、
を含む、インターフェース・トランシーバ内の消費電力を制御する方法。
【請求項１２】
前記インターフェース・トランシーバに結合されたインターフェース信号の品質を測定するステップと、
前記品質がしきい値レベルより上であるか否かを判定するステップと、
前記品質がしきい値レベルより上であるとの判定に応答して、前記インジケーションを生成するステップと、
をさらに有する、請求項１１に記載の方法。
【請求項１３】
前記インジケーションの状態をリモート・トランシーバに送信するステップをさらに有する、請求項１１に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公表番号】特表２００６−５０５９８２（Ｐ２００６−５０５９８２Ａ）
【公表日】平成１８年２月１６日（２００６．２．１６）
【国際特許分類】
【出願番号】特願２００４−５４９３４２（Ｐ２００４−５４９３４２）
【出願日】平成１５年１１月５日（２００３．１１．５）
【国際出願番号】ＰＣＴ／ＧＢ２００３／００４７６９
【国際公開番号】ＷＯ２００４／０４２９４２
【国際公開日】平成１６年５月２１日（２００４．５．２１）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
【公表日】平成１８年２月１６日（２００６．２．１６）
【国際特許分類】
【出願日】平成１５年１１月５日（２００３．１１．５）
【国際出願番号】ＰＣＴ／ＧＢ２００３／００４７６９
【国際公開番号】ＷＯ２００４／０４２９４２
【国際公開日】平成１６年５月２１日（２００４．５．２１）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
[ Back to top ]