エレクトロルミネッセント表示装置
アクティブマトリックス型表示装置は表示画素の配列を有し、各画素はＥＬ表示素子、表示素子の輝度を検出する光依存性デバイス、及び表示素子を流れる電流を駆動する駆動トランジスタ回路を有する。駆動トランジスタは光依存性デバイスの出力に応じて制御され、それにより、経時変化補償が実行可能にされる。光依存性デバイスはＥＬ表示素子の発光材料の領域に対して横方向に配置されている。故に、光依存性デバイスはステップ・カバレッジ問題を引き起こさないとともに、画素開口率に影響を及ぼすことなく画素配置に集積化される。さらに、光依存性デバイスは、表示素子領域の大きい部分からの光入力を受光するように、発光材料の領域の全長に沿って延在することが可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はエレクトロルミネッセント表示装置に関し、特に、発光エレクトロルミネッセント表示素子及び薄膜トランジスタを有する画素配列を備えたアクティブマトリックス型表示装置に関する。より具体的には、他を排除するものではないが、本発明は、その画素が、表示素子による放射光に応答し表示素子の通電制御に使用される光検出素子を含むところのアクティブマトリックス型エレクトロルミネッセント表示装置に関する。
【背景技術】
【０００２】
エレクトロルミネッセント（electroluminescent；ＥＬ）発光表示素子を用いたマトリックス型表示装置が広く知られている。表示素子は一般に、ポリマー材料（ＰＬＥＤ）を含む有機薄膜ＥＬ素子（ＯＬＥＤ）、あるいは発光ダイオード（ＬＥＤ）を有する。以下では、ＬＥＤという用語はこれらの可能性ある素子の全てに及ぶことを意図して用いられる。これらの部材は、典型的に、１対の電極間に挟まれた１層以上の半導電性共役ポリマーを有する。電極対の一方は透明であり、他方は正孔又は電子をポリマー層に注入するのに適した材料から成る。
【０００３】
上記表示装置内の表示素子は電流駆動型であり、従来からのアナログ駆動機構が関与して表示素子に可制御電流を供給している。一般的に、電流源のトランジスタが画素構成の一部として設けられ、この電流源トランジスタに供給されるゲート電圧がＥＬ表示素子の通電電流を決定している。アドレス期間後には蓄積キャパシタがゲート電圧を保持する。このような画素回路の一例は特許文献１に記載されている。
【０００４】
故に、各画素はＥＬ表示素子及び付随する駆動回路を有する。駆動回路は行導体上の行アドレスパルスによってターンオンされるアドレストランジスタを有する。アドレストランジスタがターンオンされると、列導体上のデータ電圧が画素の残りの部分に伝わることが可能になる。具体的には、アドレストランジスタは、駆動トランジスタと駆動トランジスタのゲートに接続された蓄積キャパシタとを有する電流源に列導体電圧を供給する。列のデータ電圧が駆動トランジスタのゲートに印加され、行アドレスパルスの終了後も蓄積キャパシタによってゲートはこの電圧に保持される。この回路の駆動トランジスタは、蓄積キャパシタがゲート−ソース間電圧を一定に保持するように、ｐチャネルＴＦＴ（薄膜トランジスタ）として実装される。その結果、一定のソース−ドレイン電流がトランジスタを流れることになり、従って、画素に所望の電流源動作をもたらす。ＥＬ表示素子の輝度は、その通電電流にほぼ比例する。
【０００５】
上述の基本的な画素回路では、ＬＥＤ材料の特異な経時変化すなわち劣化が、所定の駆動電流での画素の輝度レベルの低下をもたらし、ディスプレー全域での画質にバラつきを生じさせる虞がある。頻繁に使用されてきた表示素子は、まれに使用されてきた表示素子と比べて一層薄暗くなることになる。また、表示の不均一性問題は、駆動トランジスタの特性、特に、閾値電圧レベルの変動性によっても発生する虞がある。
【０００６】
ＬＥＤ材料の経時変化、及びトランジスタ特性の変動を補償し得るように改善された電圧アドレス式の画素回路が提案されている。これらは、表示素子の光出力に応答する光検出素子を含んでおり、その光検出素子は画素の初期アドレス後の駆動期間中に表示素子の総合的な光出力を制御するために、光出力に応じて蓄積キャパシタの蓄積電荷をリークさせるように働く。この種の画素構成の例は特許文献２及び３に詳細に記載されている。その中の実施の一例では、画素内のフォトダイオードが蓄積キャパシタに保存されたゲート電圧を放電し、駆動トランジスタのゲート電圧が閾値電圧に到達するとＥＬ表示素子が放射を中止するとともに、その時点で蓄積キャパシタが放電を停止する。フォトダイオードから電荷がリークされる速度は表示素子の出力の関数であり、そのため、フォトダイオードが光検出フィードバックデバイスとして機能する。
【０００７】
この構成では、表示素子からの光出力はＥＬ表示素子の効率とは無関係であり、それにより経時変化補償が与えられる。ある期間にわたって不均一性が生じにくい高品質な表示装置を実現する上で、このような技術は効果的であることが示されてきた。しかしながら、この方法は、単位フレーム時間内で画素から十分な平均輝度を得るために瞬間的に高いピーク輝度を必要とし、これは結果的にＬＥＤ材料をより速く経時変化しやすくさせるため、表示装置の動作には有利ではない。
【０００８】
これに代わる一手法では、表示素子が動作されるデューティサイクルを変化させるために光学フィードバックシステムが用いられる。表示素子はある一定の輝度で駆動され、駆動トランジスタを速やかにターンオフさせるトランジスタスイッチをトリガーするために光学フィードバックが用いられる。これは、瞬間的な高い輝度レベルを不要とするが、さらなる複雑さを画素に与えることになる。
【０００９】
光学フィードバックシステムの使用は、ＬＥＤ表示素子の特異な経時変化を解決する効果的な手法と思われる。
【００１０】
これらの保証機構の１つの問題は、上面発光構造での実装が容易ではないことにある。上面発光での問題は、アクティブマトリックスの光センサーに光が入射できないことである。なぜなら、アノードが画素電極の殆どを覆っており、さらにアノードは一般的に高反射性且つ非透過性であるためである。
【００１１】
他の問題は光学フィードバック素子の効率と実装に関連する。２つの種類の光学センサーが考えられてきた。１つの手法は、ＩＴＯのＬＥＤアノードでゲート制御される光検出素子として低温ポリシリコン（ＬＴＰＳ）ＴＦＴが用いられ得ることによるものである。あるいは、追加の透明ＩＴＯの階層が、フォトＴＦＴのゲートをＬＥＤアノードに代わって設けるようにこの技術に追加され得る。問題は光子から電子への変換効率が緑及び赤の帯域で非常に低い（例えば、それぞれ２％及び１％）ことである。故に、開口率を満たす大型デバイスが必要となる。これらの大型デバイスは同時に、例えば大きな暗電流及び大きな寄生容量等のその他の問題を提示するものである。
【００１２】
第２の手法はアモルファスシリコンのＰＩＮ／ＮＩＰフォトダイオードをＬＴＰＳプロセスに統合するものである。その結果、例えばＲＧＢの効率がそれぞれ80％、70％及び40％といった高効率の光学センサーが得られる。これにより、画素に用いられるＮＩＰデバイスを非常に小型にすることが可能になる。しかしながら、これは同時に、デバイス形状を規定するときに生じるエッジの不均一性が重要であり、この不均一性が表示装置全域でのバラつきを生じさせることになることを意味する。また、小型デバイスはＬＥＤ画素開口の狭い領域のみをサンプリングすることになり、それは開口全体を代表するものにならず、補正の質を低下させることがある。
【００１３】
双方の手法に共通する更なる問題は、従来、光検出デバイスがＬＥＤの開口の下に位置することによるステップ・カバレッジ問題のために光センサーが画素開口の不均一性を誘起することである。この場合も、特異な経時変化に関する補正の質を低下させることがある。フォトダイオードは約0.2μmから1.5μmの垂直段差を作り出す場合があり、これを平坦化することは困難である。従って、底面発光構造でさえ、画素層の下方にフォトダイオードを配置することは問題を引き起こす原因となり得る。
【特許文献１】欧州特許出願公開第０７１７４４６号明細書
【特許文献２】国際公開第０１／２０５９１号パンフレット
【特許文献３】欧州特許第１０９６４６６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、光検出素子が集積化されたアクティブマトリックス型表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の一態様に従った、表示画素の配列を有するアクティブマトリックス型表示装置は、各画素が：
電極間に挟まれた発光材料の領域を有する電流駆動型の発光表示素子；
前記表示素子の輝度を検出する光依存性デバイス；及び
前記表示素子を流れる電流を駆動する駆動トランジスタ回路であり、該駆動トランジスタが前記光依存性デバイスの出力に応じて制御される駆動トランジスタ回路；
を有し、
前記光依存性デバイスが前記発光材料の領域に対して横方向に配置されている。
【００１６】
光依存性デバイスを発光層の側面に配置することにより、装置は発光材料層においてステップ・カバレッジ問題を引き起こさない。さらに、光依存性デバイスを画素開口領域の側面に位置付けることにより、画素開口に影響を及ぼすことなく装置を画素配置に集積化することが可能になる。さらに、光依存性デバイスは、表示素子領域の大きい部分からの光入力を受光するように、発光材料の領域の全長に沿って平行に延在することが可能である。
【００１７】
前記光依存性デバイスは好ましくは、例えば、ＰＩＮ又はＮＩＰダイオードの積層体と、頂部及び底部のコンタクト端子とを有する、フォトダイオードを有する。
【００１８】
このような構造への横方向の光を受光することにより、光は直接的に真性層に侵入し、頂部（又は底部）のドープされた層での損失が回避されるため、光依存性デバイスの効率が向上され得る。
【００１９】
前記ダイオードの前記頂部コンタクト端子は、好ましくは、前記積層体の頂部を覆うように延在するとともに該積層体の片側で下方へと延在し、且つ前記フォトダイオードの該片側で画素への遮光体として機能する。こうして、ダイオード構成は片側からの横方向の光を受光し、他方側からの横方向の光に対する遮光を実現する。
【００２０】
前記表示素子の前記電極は実質的に透明な頂部電極、及び実質的に不透明な反射性の底部電極を有してもよい。これにより上面放出型構成が定められる。本発明により、このような装置での画素開口率の低下を必要とせずに、画素内での光検出が行われることが可能になる。
【００２１】
前記底部電極は、表示機能のためだけでなく前記表示素子からの光を前記光依存性デバイスへと反射するためにも用いられ得る。例えば、前記底部電極は法線に対して第１の角度より大きい角度で放射された光を前記光依存性デバイスへと反射することが可能である。第１の角度より小さい角度で放射された光は表示光であり、第１の角度より大きい角度の光は本質的に横方向照射である。
【００２２】
さらに、反射層が前記光依存性デバイス上方に、反射性の前記底部電極からの反射光を前記光依存性デバイスへと反射するために設けられ得る。故に、表示素子から光依存性デバイスへと光を横方向に導く二重反射が提供される。
【００２３】
当該装置は複数の印刷ダムをさらに有してもよく、そのとき、前記発光材料は印刷可能材料を有する。この場合、前記反射層は前記印刷ダムの底面に形成され得る。そして、光検出デバイスは印刷ダムの真下に形成される。
【００２４】
前記印刷ダムは絶縁性ボディ、及び該絶縁性ボディ上の導電性金属層を有してもよい。そして、前記導電性金属層は実質的に透明な前記頂部電極を接続する、より低抵抗の分路をもたらすことが可能であるとともに、前記反射層を形作ることも可能である。
【００２５】
他の実施形態では、前記電極は実質的に透明な頂部電極、及び実質的に透明な底部電極を有してもよく、当該デバイスは前記底部電極の真下に更なる反射層をさらに有する。これにより、表示材料層と反射性の底部電極との間に空間が設けられ、それにより、より多くの横方向に導かれた光を光依存性デバイスによって捕捉することが可能になる。この場合も、底部の反射層からの光を前記光依存性デバイスへと反射するため、前記光依存性デバイス上方に頂部の反射層が設けられてもよい。この頂部の反射層は前記発光表示素子の前記底部電極の階層に形成され得る。
【００２６】
前記光依存性デバイスは、前記発光材料の領域と平行に延在することができ、該発光材料の領域の片側の実質的に全長に沿って延在し得る。前記光依存性デバイスはまた、前記発光材料の領域の上側部分及び下側部分の周囲に延在してもよい。これにより、表示素子からの横方向の光に対して露出された光依存性デバイス領域が最大化される。
【実施例】
【００２７】
本発明の実施例について添付図面を参照しながら詳細に説明する。全図面を通して、同一の又は同様の部分を示す構成要素には同一の参照符号を用いることとする。
【００２８】
図１は既知のアクティブマトリックス型エレクトロルミネッセント（ＥＬ）表示装置を示している。この表示装置は、規則的に間隔を設けられた画素から成る行及び列のマトリックス配列を備えるパネルを有する。画素は、区画1で表記されており、交差する行（選択）及び列（データ）のアドレス導体4及び6の組間の交差箇所に位置する関連スイッチング手段とともにＥＬ表示素子2を有する。単純化のために少数の画素のみが図示されているが、実際には数百といった行及び列を成す画素が存在する場合がある。画素1は周辺駆動回路によって行アドレス導体及び列アドレス導体の組を介してアクセスされる。周辺駆動回路は、それぞれの導体の組の端部に接続された行走査駆動回路8及び列データ駆動回路9を有する。ＥＬ表示素子2は有機発光ダイオードを有する。有機発光ダイオードはここではダイオード素子（ＬＥＤ）として表されており、１層以上の有機ＥＬ材料の活性層を挟み込んだ１対の電極を有する。配列の表示素子は、付随するアクティブマトリックス回路とともに絶縁性の支持体の片側に支持されている。表示素子のカソード又はアノードの何れかは透明導電体で形成されている。支持体は例えばガラス等の透明材料から成り、表示素子2の基板側の電極は、ＥＬ層で発生された光がこれらの電極及び支持体を介して伝送されて支持体の他方側の観察者の目に見えるように、例えばＩＴＯ等の透明導電体で構成される。
【００２９】
図２は、電圧アドレス式動作を提供する最も基本的な画素及び駆動回路配置の簡略化された概略形態を示している。各画素1はＥＬ表示素子2及び関連駆動回路を有する。駆動回路は、行導体4上の行アドレスパルスによってターンオンされるアドレストランジスタ16を有する。アドレストランジスタがターンオンされると、列導体6上の電圧が画素の残りの部分に伝わることが可能になる。具体的には、アドレストランジスタ16は、駆動トランジスタ22と蓄積キャパシタ24とを有する電流源20に列導体電圧を供給する。列の電圧が駆動トランジスタ22のゲートに印加され、行アドレスパルスの終了後も蓄積キャパシタ24によってゲートはこの電圧に保持される。
【００３０】
この回路の駆動トランジスタ22は、蓄積キャパシタ24がゲート−ソース間電圧を一定に保持するように、ｐ型ＴＦＴとして実装されている。その結果、一定のソース−ドレイン電流がトランジスタを流れることになり、従って、画素に所望の電流源動作をもたらす。
【００３１】
上述の基本的な画素回路においては、ポリシリコンに基づく回路ではトランジスタのチャネル内のポリシリコン・グレインの統計分布により閾値電圧のバラつきが存在する。しかしながら、ポリシリコン・トランジスタは電流及び電圧ストレスの下でかなり安定であるため、閾値電圧は実質的に不変となる。
【００３２】
アモルファスシリコン・トランジスタの閾値電圧のバラつきは少なくとも基板上の短い距離の中では小さい。しかし、閾値電圧は電圧ストレスに非常に敏感である。駆動トランジスタに必要な、閾値を上回る高電圧を印加すると閾値電圧に大きな変化を生じさせるが、その変化は表示されるべき画像に含まれる情報に依存する。故に、常にオンのアモルファスシリコン・トランジスタはそうではないトランジスタと比較して、閾値電圧に大きな違いが生じることになる。この特異な経時変化はアモルファスシリコン・トランジスタで駆動されるＬＥＤ表示装置では深刻な問題である。
【００３３】
トランジスタ特性のバラつきに加え、ＬＥＤ自体における特異な経時変化も存在する。これは電流ストレスが加えられた後の発光材料の効率低下によるものである。大抵の場合、ＬＥＤを流れる電流及び電荷が多いほど効率が低くなる。
【００３４】
図３及び４は、経時変化補償を提供する光学フィードバックを備えた画素の配置例を示している。
【００３５】
図３の画素回路では、フォトダイオード27がキャパシタ24（Cdata）に保存されたゲート電圧を放電することにより輝度が低下する。駆動トランジスタ22（Tdrive）のゲート電圧が閾値電圧に到達すると表示素子2はもはや放射しなくなり、蓄積キャパシタ24が放電を停止する。フォトダイオード27から電荷がリークされる速度は表示素子の出力の関数であり、そのため、フォトダイオードが光検出フィードバックデバイスとして機能する。駆動トランジスタ22が一旦オフに切り替えられると、表示素子のアノード電圧が低下し放電トランジスタ29（Tdischarge）をターンオンさせる。その結果、蓄積キャパシタ24の残留電荷が急速に失われ、発光がオフに切り替えられる。
【００３６】
ゲート−ソース間電圧を保持するキャパシタが放電されるため、表示素子への駆動電流が徐々に減少する。こうして、輝度が次第に消滅する。これは、より低い平均光強度を生じさせる。
【００３７】
図４は本出願人により既に提案された回路を示しており、この回路は一定の光出力を有し、光出力に応じた或る時点でオフに切り替わるものである。
【００３８】
駆動トランジスタ22のゲート−ソース間電圧は、この場合も、蓄積キャパシタ24（Cstore）に保持される。しかしながら、この回路では、このキャパシタ24は充電トランジスタ34によって充電ライン32からの固定電圧まで充電される。従って、表示素子が発光するとき、駆動トランジスタ22は画素へのデータ入力に無関係な一定のレベルで駆動される。デューティサイクルを変化させること、具体的には、駆動トランジスタがターンオフされる時間を変化させることによって輝度が制御される。
【００３９】
駆動トランジスタ22は蓄積キャパシタ24を放電する放電トランジスタ36によってターンオフされる。放電トランジスタ36がターンオンされると、蓄積キャパシタ24が急速に放電され、駆動トランジスタがターンオフする。ゲート電圧が十分な電圧に到達すると放電トランジスタ36がターンオンする。フォトダイオード27が表示素子2によって照射され、この場合も、表示素子2の光出力に応じた光電流を発生する。この光電流が放電キャパシタ40（Cdata）を充電し、ある時点でキャパシタ40にかかる電圧が放電トランジスタ36の閾値電圧に到達して、それをオンに切り替える。この時点はキャパシタ40に元々蓄積されていた電荷と光電流とに依存し、従って、表示素子の光出力に依存する。放電キャパシタは初期的にはデータ電圧を保存しており、故に、初期データ及び光学フィードバックの双方が回路のデューティサイクルに影響を及ぼす。
【００４０】
光学フィードバックを備える画素回路には多数の代替実施例が存在する。図３及び４はｐ型の実施を示しており、また、例えばアモルファスシリコン・トランジスタではｎ型も実施される。
【００４１】
次に、図５を参照して本発明について一般的に説明する。
【００４２】
図５に示されるように、各画素50は画素電極54に対して横方向に配置された光依存性デバイス52を有する。好ましくはＰＩＮ若しくはＮＩＰダイオード又はショットキーダイオードであるデバイス52の設計は、関心画素50aからの横方向の照射を許容するが、隣接画素50bに対する遮光体として働くようにするものである。
【００４３】
フォトダイオード52は画素開口の外側に構築される。ある実施形態では、横方向照射はＮＩＰ／ＰＩＮデバイスがその頂部窓を金属で覆われることを可能にし、故に、周辺光がセンサーまで通過することが抑制される。
【００４４】
このようにして用いられるＮＩＰ／ＰＩＮフォトダイオードの効率は全波長域にわたって良好となる。なぜなら、光がデバイスの側面から入射することが可能であるので、デバイスのＮ及びＰ層における吸収損失はもはや生じないためである。光の強さはデバイスが直接的に開口の下にある場合より低くなるため、図５に示されるように大型のフォトダイオードが好ましい。これにより、非常に小型のデバイスの不均一性の影響が除去される。
【００４５】
他の実施形態では、横方向に置かれたフォトダイオードは反射路を用いて、依然として、上側からの光を受光することができる。
【００４６】
本発明の配置は、アノードを介して光を放射する（底面放出型）デバイスよりむしろカソードを介して光を放射する（上面放出型）デバイスに特に適している。その理由は上面及び底面放出型の従来の画素配置についての以下の議論から明らかになる。
【００４７】
図６は、アクティブマトリックスを含む既知の基本的な底面放出構造を示している。
【００４８】
このデバイスは基板60を有し、その上に駆動トランジスタの半導体ボディ62が堆積されている。ゲート酸化物誘電体層64が半導体ボディを覆い、頂部ゲート電極66がゲート誘電体層64上に設けられる。
【００４９】
第１の絶縁層68（典型的に、二酸化シリコン又は窒化シリコン）が、ゲート電極（これは典型的に行導体をも形成する）とソース及びドレイン電極との間に間隔を設けている。これらのソース及びドレイン電極は、絶縁層68上の金属層70によって定められ、図示されるようにビアを介して半導体ボディと接続している。
【００５０】
第２の絶縁層72（これもまた典型的に二酸化シリコン又は窒化シリコン）が、ソース及びドレイン電極（これらは典型的に列導体をも形成する）とＬＥＤのアノードとの間に間隔を設けている。ＬＥＤのアノード74は第２の絶縁層72上に設けられる。
【００５１】
図６に示されるような底面放出型表示装置の場合、この底面アノードは少なくとも部分的に透明であることが必要であり、一般にＩＴＯが使用される。
【００５２】
ＥＬ材料76がアノード上のウェルに形成されるが、ＥＬ材料76は好ましくは印刷法によって堆積される。３原色のために分離されたサブピクセル群が形成され、印刷ダム78が別々のＥＬ材料の高精度な印刷を支援する。
【００５３】
印刷ダム78は分離された画素群を印刷することを可能にする。このダム層は一般的に絶縁性ポリマーから成り、数μmの高さを有する。共通カソード80が表示装置上に設けられるが、これは反射性であり、全ての画素に対して共通な電位（図２ではグラウンド）にある。
【００５４】
図７は、アクティブマトリックスを含む既知の基本的な上面放出構造を示している。この構造は本質的に図６と同じであるが、アノード74aが反射性であり、カソード80aが透過性である。カソードはこの場合もＩＴＯから形成されてもよいが、ＩＴＯとポリマーとの間に電子注入に対する障壁を制御する薄い金属、幾つかの金属の組み合わせ（例えば、Bg/Ag）、又はシリコン被覆を有してもよい。例えば、これは薄い5nmのバリウム層／20nmのシルバー層とすることができる。保護及び封止の層82が表示装置を覆っている。
【００５５】
上面放出型表示装置においては、透明カソードが必要である。また一方で、カソードは高い導電性を有さねばならない。現状では高導電性透明金属は直ちに利用することができない。故に、上面放出型表示装置のカソードは、画素の放射部分の頂部に（半）透明層を有し、より低抵抗の導電性（不透明）金属79で分路されている。この高導電性金属79を図示されるようにダム78の頂部に配置することにより、画素の開口率が低減されることはない。
【００５６】
材料の電気特性に従って、アノード金属は仕事関数の高い金属とされ得る。そして、ＬＥＤ積層体に高い仕事関数を実現するためにＩＴＯ層を反射性金属の頂部に設けることが知られている。このようにして、アノード電極はＥＬ材料の物理特性、例えばポリマーの濡れ性（wetting）、に関する要求をも同時に満足することが可能である。
【００５７】
図８は、従来手法における、アモルファスシリコンＰＩＮ／ＮＩＰフォトダイオード84の底面放出型構造への集積化を示している。アモルファスシリコンは光吸収に関して高い量子効率を有するので、この種の光センサーは好ましいものである。
【００５８】
ダイオード積層体の底部電極86を形成するために使用されるゲート金属が光センサーを外部光87に対して遮光するので、この種の光センサーは底面放出型に理想的なものである。図８に概略的に示されているダイオード積層体の解放された頂部開口が、矢印88で図示されるようにＬＥＤからの光の入射を可能にする。
【００５９】
アノード層の下にセンサーを配置することは、アノードが反射性且つ不透明な金属である上面放出型には明らかに不適切である。さらに、ダイオードはＥＬ材料層にてステップ・カバレッジ問題を引き起こし、画素特性の不均一性を生じさせる虞がある。
【００６０】
図９は、上面放出型構造にて使用される本発明の第１実施例をより詳細に示している。図９の構成要素が図６及び７のそれらに対応する場合、同一の参照符号を用いるとともに説明を繰り返さないこととする。
【００６１】
フォトダイオード90は表示装置のＥＬ材料領域側に配置され、例えば約1.5μmの高さのＮＩＰ／ＰＩＮ積層体を有する。フォトダイオードは、矢印92で図示されるように、ＬＥＤ開口の側面からの放射光で照射される。ダイオード積層体は頂部電極93と底部電極94との間に挟まれており、図示の構造において底部電極はソース／ドレイン金属層70で形成され、頂部電極93はアノード金属層74aで形成されている。頂部電極がダイオード積層体の頂部を覆っているため、このデバイスは横方向からのみ照射される。頂部電極93はまた、ダイオード積層体を上方からと同様に一方の側面からの照射に対しても遮光している。
【００６２】
フォトダイオードは印刷ダム78の下方に構築され、故に上面放出の開口には影響を及ぼさない。ＬＥＤからの光はダイオードの側壁に入射しなければならず、このために、ダイオードは大きな高さを有さなければならない。アモルファスシリコン・ダイオードの好適な高さは1.5μmであるが、例えば200nmから1μmと低めでもよい。
【００６３】
図９は、ソース／ドレイン上の絶縁層72、及びアノード金属層の厚さを例示している。これらの高さはダイオード積層体に対するＬＥＤ層76の縦方向の調整を可能にするものである。ＬＥＤは上方に放射するので、ＥＬ層の面より上方のフォトダイオード部分が増大するほど、ダイオードはますます多くの光を収集することになる。そのため、アノード金属の薄化はダイオードがより多くの光を収集することを可能にする。
【００６４】
厚いアモルファスシリコン・フォトダイオードは余計な平坦化問題を生じさせない。なぜなら、このダイオードはＬＥＤ開口の下方にはないからである。層72が画素開口の下方のＴＦＴを平坦化している。
【００６５】
ダイオードは、できるだけ多くの光を収集するように、開口の寸法と可能な限り同一の長さで形成されることが好ましい。壁部の幅は単に赤の光子を吸収するために必要なだけであるので、その幅を数μmに制限することが可能である。このことは、高解像度の画素設計においてダムの幅を狭くしやすくなるので有利である。
【００６６】
フォトダイオードを外部光から遮光することは、上述のように、アノード金属を用いて形成されたダイオード頂部コンタクトによって実現される。非常に浅い角度で表示装置に入射する光であっても（使用材料が高屈折率、例えばn＞1.8、を有するので）表示装置の法線に向かって強く屈折し、頂部コンタクトのアノード金属がこの光を遮断することになる。ダイオードは同時に、ダイオード上の頂部コンタクトを形成しているアノード金属が図９に示されるように遮光体として機能することを確保することにより、隣接画素からの光に対しても遮光されることが望ましい。
【００６７】
上述の実施例では、フォトダイオードは横方向にのみ照射される。しかしながら、縦方向の照射を与えたり、縦方向と横方向の照射を許容したりすることも可能である。
【００６８】
図９の手法はダイオード端面への光を収集するのみであり、従って、フォトダイオードの縦方向位置は正確に設定、制御されなければならない。
【００６９】
図１０は、表示素子材料76とフォトダイオード90との間に反射路が定められた変形例を（より概略的に）示している。これにより、フォトダイオードは端面よりむしろ領域上への光を収集することが可能になるとともに、層構造内でのフォトダイオードの縦方向の配置についての柔軟性が向上される。図１０は変更に関連する層のみを示しており、デバイスを部分的に表したものである。
【００７０】
図１０では、下方に向けられた光を反射するために、反射性のアノードではなく列金属70が用いられている。ＬＥＤのアノードは透明であり、図示されるように、ビアを介して列金属層70に接続している。この場合、フォトダイオード90はＬＥＤ層76の直視線の外に配置され、また、図９での列金属の階層ではなくゲート金属62の階層に配置されている。収集される直接光は正確な縦方向位置への敏感性により不均一性を生じさせることがあるが、図１０の実施例はこの敏感性を抑制している。
【００７１】
頂部表面を介してフォトダイオードに入射するように光を反射するため、画素の下方の反射体を理想的にはＩＴＯアノード74の下方に可能な限り深くするとともに、図１０に示されるようにＩＴＯアノード74を超えて横方向に延在させて、収集角を拡大することが望ましい。
【００７２】
図１０に示されるように、列金属70は下方に向けられた光に対する第１の反射をもたらす。法線に対して或る最小値より大きい角度で放射された光は反射されて上方への要素を備えながら基本的に横方向に導かれる（矢印100）。フォトダイオード90の上方に、フォトダイオードへのこの光要素に第２の反射をもたらす反射層102が設けられている。この目的のため、印刷ダムのポリマーをマスクとして利用して、印刷ダム78の底面に反射体102を残すように反射層をエッチングすることが可能である。
【００７３】
この反射体は光をフォトダイオードの頂部へと導くが、同時に周辺光に対する遮光体として機能する。
【００７４】
図１１は図１０の変形例を示しており、ＩＴＯアノード74の階層に頂部ミラー110が付加されている。この場合も、第１の反射は列金属層70によってもたらされる。図１１はまた、ゲート金属層62上に形成されたフォトダイオード90をより明瞭に示すとともに、ＴＦＴの半導体層66及びゲート誘電体層64を示している。
【００７５】
ビアを用いてＩＴＯアノード74を列金属層に接続する処理段階は、図１１に示されるように、より高効率の傾斜ミラー110を形成するためにも利用可能である。ＬＥＤの下方の他の階層（例えば、ゲート金属62及び半導体層66など）は、光の角度を制御する必要に応じて、フォトダイオードに対する画素の高さを調整するために用いられ得る。ＬＥＤ層及び頂部層、並びに印刷ダムは図１１には示されていない。
【００７６】
図１２は更なる変形例を示しており、光の収集効率を向上させるために２つのミラー間の高低差がさらに増大されている。より高い階層にミラー102を形作るために、この場合もダムのポリマーが利用されるが、底部のミラーを形作るために列金属ではなくゲート金属層62が用いられる。頂部ミラーの金属はまた、傾斜形状をもたらすようにダム78の下でもエッチングされ、これにより如何なる画素間リークも低減可能である。半導体層66は底部反射体を形成するゲート金属部分の下から除去されて、分離性を高めてもよいし、図示されるように配置されたまま残されてもよい。この半導体層は大きな表面粗さを有し、その粗さはゲート金属層まで伝搬し、浅い角度への光の散乱を強めることがある。
【００７７】
図１２の実施例は、ゲート金属が反射体として用いられ、最大限のＩＴＯ層74を反射体の分離に与えている。頂部反射体が可能な限り高くにある構造とすることも、広範囲の角度にわたる光を収集することを可能にする。
【００７８】
カラー表示装置の画素は別々の色のサブピクセル群にグループ分けされる。図１３は、完全のため、三つ揃いの３つのアクティブマトリックス型ＬＥＤ画素50（R、G、B）、ダム78、及びダムの真下の画素の一方側にある光センサー90を示している。
【００７９】
図１４は、画素とダムとが結合された断面を示している。ダイオードの良好な動作のため、リーク電流を低減することが重要である。これは、分離スペーサ130をダイオードの両側に設置することによって側壁での電流リークを低減することで実現され得る。図１４はまた、光のクロストークを低減する更なる方法を示しており、ダム頂部上のカソード分路金属79が非対称にされている。金属79は、ダムの右側で隣接画素による放射光に対して光センサーを遮光しており、これは上述の（例えば、コンタクト132で示されるような）頂部電極の使用と組み合わせて用いられ得る。フォトダイオードの受光領域は、ＬＥＤ層に面する側壁の領域で与えられる。ダイオード積層体の高さは1.5μm以下にされる場合があるので、この領域は非常に小さい。上述のように、ダイオードの高さは好ましくは比較的小さいが、図１３に示されるように、幅は画素の長さと同じ大きさにすることが可能である。
【００８０】
ダイオード積層体の露出された側壁の長さは、図１５に示されるように更に増大され得る。この図の場合には、画素アクティブ領域の周囲の内、１端面（図１５の左端面）を除いた大部分がフォトダイオードを照射するために用いられている。この１端面には隣接画素のフォトダイオードが配置されている。
【００８１】
この構成はフォトダイオードによって検出される光量をさらに増大させる。
【００８２】
上記の実施例は全て、フォトダイオードの光センサーを使用するものであったが、図１６に示されるように、アモルファスシリコン・フォトＴＦＴも同様に使用可能である。これは、ソース電極152及びドレイン電極154の頂部上のアモルファスシリコン層150で構成されている。ソースとドレインとの間のチャネルで吸収された光子は、ソース電極及びドレイン電極で検出可能な光電流を発生させる。光電流はアモルファスシリコン層頂部のゲート電極の適用によっても影響され得る。
【００８３】
金属ダムは、この場合には、アモルファスシリコン・フォトＴＦＴのゲートと、カソード間の分路との双方として用いられ得る。基板に対して微小な角度で放射された光は、この場合も、金属79の内側によってフォトＴＦＴに向けて反射され、光電流を増大させる。図１５の実施例は、分路金属79で覆われた絶縁透明材料から形成されたダムを用いるものである。
【００８４】
低温ポリシリコン・フォトＴＦＴも同様に光検出デバイスとして使用可能であり、その結果の配置は図１６と同様である。
【００８５】
本発明に係る表示装置は、モバイル用途（携帯電話、ＰＤＡ、デジタルカメラ）、（ラップトップ）モニター、及びテレビにおけるフラットパネル・ディスプレーのような特定用途を見出すものとなろう。本発明はまた、例えば、窓ガラス搭載型又は頭部装着型表示装置などで使用される半発光型（trans-emissive）表示装置において、周辺光に敏感に影響されることを回避する解決策を提供するものである。半発光型表示装置の場合には、反対側からのデイライトは、例えば電源ラインによって遮光され得る。
【００８６】
本発明に係る表示装置の製造プロセスは従来的かつ当業者にとってありきたりのものであるので、それについては本出願書類には記載されていない。非晶質（アモルファス）シリコン、多結晶（ポリ）シリコン、微結晶（microcrystalline）シリコン又はその他の半導体トランジスタ技術が用いられ得る。本発明は、各画素のフィードバック素子として光検出デバイスが用いられる如何なる画素回路にも適用可能である。
【００８７】
以上で説明されたように、本発明は上面放出型デバイス構造に特別な効果をもたらすものである。しかしながら、本発明は底面放出型デバイス構造においても光収集効率を向上し、ステップ・カバレッジ問題を排除するために用いられ得る。
【００８８】
この開示によって、他の変形が当業者に明らかになるところである。
【図面の簡単な説明】
【００８９】
【図１】アクティブマトリックス型ＥＬ表示装置の実施形態を示す簡略化された概略図である。
【図２】画素回路の既知の形態を例示する図である。
【図３】既知の第１の光学フィードバック画素設計を示す図である。
【図４】既知の第２の光学フィードバック画素設計を示す図である。
【図５】本発明に係る表示装置の画素を示す概略図である。
【図６】底面放出型表示画素の既知の構造を示す図である。
【図７】上面放出型表示画素の既知の構造を示す図である。
【図８】光検出素子を組み込んだ底面放出型表示画素の既知の構造を示す図である。
【図９】本発明に従った光検出素子を組み込んだ上面放出型表示画素構造の第1実施例を示す図である。
【図１０】本発明に従った光検出素子を組み込んだ上面放出型表示画素構造の第２実施例を示す図である。
【図１１】本発明に従った光検出素子を組み込んだ上面放出型表示画素構造の第３実施例を示す図である。
【図１２】本発明に従った光検出素子を組み込んだ上面放出型表示画素構造の第４実施例を示す図である。
【図１３】本発明が三つ揃いになった表示サブピクセルに適用されている一方式を示す図である。
【図１４】図１３からの断面図である。
【図１５】本発明が三つ揃いになった表示サブピクセルに適用されている第２方式を示す図である。
【図１６】感光性トランジスタを用いた、本発明に従った光検出素子を組み込んだ上面放出型表示画素構造の第５実施例を示す図である。
【技術分野】
【０００１】
本発明はエレクトロルミネッセント表示装置に関し、特に、発光エレクトロルミネッセント表示素子及び薄膜トランジスタを有する画素配列を備えたアクティブマトリックス型表示装置に関する。より具体的には、他を排除するものではないが、本発明は、その画素が、表示素子による放射光に応答し表示素子の通電制御に使用される光検出素子を含むところのアクティブマトリックス型エレクトロルミネッセント表示装置に関する。
【背景技術】
【０００２】
エレクトロルミネッセント（electroluminescent；ＥＬ）発光表示素子を用いたマトリックス型表示装置が広く知られている。表示素子は一般に、ポリマー材料（ＰＬＥＤ）を含む有機薄膜ＥＬ素子（ＯＬＥＤ）、あるいは発光ダイオード（ＬＥＤ）を有する。以下では、ＬＥＤという用語はこれらの可能性ある素子の全てに及ぶことを意図して用いられる。これらの部材は、典型的に、１対の電極間に挟まれた１層以上の半導電性共役ポリマーを有する。電極対の一方は透明であり、他方は正孔又は電子をポリマー層に注入するのに適した材料から成る。
【０００３】
上記表示装置内の表示素子は電流駆動型であり、従来からのアナログ駆動機構が関与して表示素子に可制御電流を供給している。一般的に、電流源のトランジスタが画素構成の一部として設けられ、この電流源トランジスタに供給されるゲート電圧がＥＬ表示素子の通電電流を決定している。アドレス期間後には蓄積キャパシタがゲート電圧を保持する。このような画素回路の一例は特許文献１に記載されている。
【０００４】
故に、各画素はＥＬ表示素子及び付随する駆動回路を有する。駆動回路は行導体上の行アドレスパルスによってターンオンされるアドレストランジスタを有する。アドレストランジスタがターンオンされると、列導体上のデータ電圧が画素の残りの部分に伝わることが可能になる。具体的には、アドレストランジスタは、駆動トランジスタと駆動トランジスタのゲートに接続された蓄積キャパシタとを有する電流源に列導体電圧を供給する。列のデータ電圧が駆動トランジスタのゲートに印加され、行アドレスパルスの終了後も蓄積キャパシタによってゲートはこの電圧に保持される。この回路の駆動トランジスタは、蓄積キャパシタがゲート−ソース間電圧を一定に保持するように、ｐチャネルＴＦＴ（薄膜トランジスタ）として実装される。その結果、一定のソース−ドレイン電流がトランジスタを流れることになり、従って、画素に所望の電流源動作をもたらす。ＥＬ表示素子の輝度は、その通電電流にほぼ比例する。
【０００５】
上述の基本的な画素回路では、ＬＥＤ材料の特異な経時変化すなわち劣化が、所定の駆動電流での画素の輝度レベルの低下をもたらし、ディスプレー全域での画質にバラつきを生じさせる虞がある。頻繁に使用されてきた表示素子は、まれに使用されてきた表示素子と比べて一層薄暗くなることになる。また、表示の不均一性問題は、駆動トランジスタの特性、特に、閾値電圧レベルの変動性によっても発生する虞がある。
【０００６】
ＬＥＤ材料の経時変化、及びトランジスタ特性の変動を補償し得るように改善された電圧アドレス式の画素回路が提案されている。これらは、表示素子の光出力に応答する光検出素子を含んでおり、その光検出素子は画素の初期アドレス後の駆動期間中に表示素子の総合的な光出力を制御するために、光出力に応じて蓄積キャパシタの蓄積電荷をリークさせるように働く。この種の画素構成の例は特許文献２及び３に詳細に記載されている。その中の実施の一例では、画素内のフォトダイオードが蓄積キャパシタに保存されたゲート電圧を放電し、駆動トランジスタのゲート電圧が閾値電圧に到達するとＥＬ表示素子が放射を中止するとともに、その時点で蓄積キャパシタが放電を停止する。フォトダイオードから電荷がリークされる速度は表示素子の出力の関数であり、そのため、フォトダイオードが光検出フィードバックデバイスとして機能する。
【０００７】
この構成では、表示素子からの光出力はＥＬ表示素子の効率とは無関係であり、それにより経時変化補償が与えられる。ある期間にわたって不均一性が生じにくい高品質な表示装置を実現する上で、このような技術は効果的であることが示されてきた。しかしながら、この方法は、単位フレーム時間内で画素から十分な平均輝度を得るために瞬間的に高いピーク輝度を必要とし、これは結果的にＬＥＤ材料をより速く経時変化しやすくさせるため、表示装置の動作には有利ではない。
【０００８】
これに代わる一手法では、表示素子が動作されるデューティサイクルを変化させるために光学フィードバックシステムが用いられる。表示素子はある一定の輝度で駆動され、駆動トランジスタを速やかにターンオフさせるトランジスタスイッチをトリガーするために光学フィードバックが用いられる。これは、瞬間的な高い輝度レベルを不要とするが、さらなる複雑さを画素に与えることになる。
【０００９】
光学フィードバックシステムの使用は、ＬＥＤ表示素子の特異な経時変化を解決する効果的な手法と思われる。
【００１０】
これらの保証機構の１つの問題は、上面発光構造での実装が容易ではないことにある。上面発光での問題は、アクティブマトリックスの光センサーに光が入射できないことである。なぜなら、アノードが画素電極の殆どを覆っており、さらにアノードは一般的に高反射性且つ非透過性であるためである。
【００１１】
他の問題は光学フィードバック素子の効率と実装に関連する。２つの種類の光学センサーが考えられてきた。１つの手法は、ＩＴＯのＬＥＤアノードでゲート制御される光検出素子として低温ポリシリコン（ＬＴＰＳ）ＴＦＴが用いられ得ることによるものである。あるいは、追加の透明ＩＴＯの階層が、フォトＴＦＴのゲートをＬＥＤアノードに代わって設けるようにこの技術に追加され得る。問題は光子から電子への変換効率が緑及び赤の帯域で非常に低い（例えば、それぞれ２％及び１％）ことである。故に、開口率を満たす大型デバイスが必要となる。これらの大型デバイスは同時に、例えば大きな暗電流及び大きな寄生容量等のその他の問題を提示するものである。
【００１２】
第２の手法はアモルファスシリコンのＰＩＮ／ＮＩＰフォトダイオードをＬＴＰＳプロセスに統合するものである。その結果、例えばＲＧＢの効率がそれぞれ80％、70％及び40％といった高効率の光学センサーが得られる。これにより、画素に用いられるＮＩＰデバイスを非常に小型にすることが可能になる。しかしながら、これは同時に、デバイス形状を規定するときに生じるエッジの不均一性が重要であり、この不均一性が表示装置全域でのバラつきを生じさせることになることを意味する。また、小型デバイスはＬＥＤ画素開口の狭い領域のみをサンプリングすることになり、それは開口全体を代表するものにならず、補正の質を低下させることがある。
【００１３】
双方の手法に共通する更なる問題は、従来、光検出デバイスがＬＥＤの開口の下に位置することによるステップ・カバレッジ問題のために光センサーが画素開口の不均一性を誘起することである。この場合も、特異な経時変化に関する補正の質を低下させることがある。フォトダイオードは約0.2μmから1.5μmの垂直段差を作り出す場合があり、これを平坦化することは困難である。従って、底面発光構造でさえ、画素層の下方にフォトダイオードを配置することは問題を引き起こす原因となり得る。
【特許文献１】欧州特許出願公開第０７１７４４６号明細書
【特許文献２】国際公開第０１／２０５９１号パンフレット
【特許文献３】欧州特許第１０９６４６６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、光検出素子が集積化されたアクティブマトリックス型表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の一態様に従った、表示画素の配列を有するアクティブマトリックス型表示装置は、各画素が：
電極間に挟まれた発光材料の領域を有する電流駆動型の発光表示素子；
前記表示素子の輝度を検出する光依存性デバイス；及び
前記表示素子を流れる電流を駆動する駆動トランジスタ回路であり、該駆動トランジスタが前記光依存性デバイスの出力に応じて制御される駆動トランジスタ回路；
を有し、
前記光依存性デバイスが前記発光材料の領域に対して横方向に配置されている。
【００１６】
光依存性デバイスを発光層の側面に配置することにより、装置は発光材料層においてステップ・カバレッジ問題を引き起こさない。さらに、光依存性デバイスを画素開口領域の側面に位置付けることにより、画素開口に影響を及ぼすことなく装置を画素配置に集積化することが可能になる。さらに、光依存性デバイスは、表示素子領域の大きい部分からの光入力を受光するように、発光材料の領域の全長に沿って平行に延在することが可能である。
【００１７】
前記光依存性デバイスは好ましくは、例えば、ＰＩＮ又はＮＩＰダイオードの積層体と、頂部及び底部のコンタクト端子とを有する、フォトダイオードを有する。
【００１８】
このような構造への横方向の光を受光することにより、光は直接的に真性層に侵入し、頂部（又は底部）のドープされた層での損失が回避されるため、光依存性デバイスの効率が向上され得る。
【００１９】
前記ダイオードの前記頂部コンタクト端子は、好ましくは、前記積層体の頂部を覆うように延在するとともに該積層体の片側で下方へと延在し、且つ前記フォトダイオードの該片側で画素への遮光体として機能する。こうして、ダイオード構成は片側からの横方向の光を受光し、他方側からの横方向の光に対する遮光を実現する。
【００２０】
前記表示素子の前記電極は実質的に透明な頂部電極、及び実質的に不透明な反射性の底部電極を有してもよい。これにより上面放出型構成が定められる。本発明により、このような装置での画素開口率の低下を必要とせずに、画素内での光検出が行われることが可能になる。
【００２１】
前記底部電極は、表示機能のためだけでなく前記表示素子からの光を前記光依存性デバイスへと反射するためにも用いられ得る。例えば、前記底部電極は法線に対して第１の角度より大きい角度で放射された光を前記光依存性デバイスへと反射することが可能である。第１の角度より小さい角度で放射された光は表示光であり、第１の角度より大きい角度の光は本質的に横方向照射である。
【００２２】
さらに、反射層が前記光依存性デバイス上方に、反射性の前記底部電極からの反射光を前記光依存性デバイスへと反射するために設けられ得る。故に、表示素子から光依存性デバイスへと光を横方向に導く二重反射が提供される。
【００２３】
当該装置は複数の印刷ダムをさらに有してもよく、そのとき、前記発光材料は印刷可能材料を有する。この場合、前記反射層は前記印刷ダムの底面に形成され得る。そして、光検出デバイスは印刷ダムの真下に形成される。
【００２４】
前記印刷ダムは絶縁性ボディ、及び該絶縁性ボディ上の導電性金属層を有してもよい。そして、前記導電性金属層は実質的に透明な前記頂部電極を接続する、より低抵抗の分路をもたらすことが可能であるとともに、前記反射層を形作ることも可能である。
【００２５】
他の実施形態では、前記電極は実質的に透明な頂部電極、及び実質的に透明な底部電極を有してもよく、当該デバイスは前記底部電極の真下に更なる反射層をさらに有する。これにより、表示材料層と反射性の底部電極との間に空間が設けられ、それにより、より多くの横方向に導かれた光を光依存性デバイスによって捕捉することが可能になる。この場合も、底部の反射層からの光を前記光依存性デバイスへと反射するため、前記光依存性デバイス上方に頂部の反射層が設けられてもよい。この頂部の反射層は前記発光表示素子の前記底部電極の階層に形成され得る。
【００２６】
前記光依存性デバイスは、前記発光材料の領域と平行に延在することができ、該発光材料の領域の片側の実質的に全長に沿って延在し得る。前記光依存性デバイスはまた、前記発光材料の領域の上側部分及び下側部分の周囲に延在してもよい。これにより、表示素子からの横方向の光に対して露出された光依存性デバイス領域が最大化される。
【実施例】
【００２７】
本発明の実施例について添付図面を参照しながら詳細に説明する。全図面を通して、同一の又は同様の部分を示す構成要素には同一の参照符号を用いることとする。
【００２８】
図１は既知のアクティブマトリックス型エレクトロルミネッセント（ＥＬ）表示装置を示している。この表示装置は、規則的に間隔を設けられた画素から成る行及び列のマトリックス配列を備えるパネルを有する。画素は、区画1で表記されており、交差する行（選択）及び列（データ）のアドレス導体4及び6の組間の交差箇所に位置する関連スイッチング手段とともにＥＬ表示素子2を有する。単純化のために少数の画素のみが図示されているが、実際には数百といった行及び列を成す画素が存在する場合がある。画素1は周辺駆動回路によって行アドレス導体及び列アドレス導体の組を介してアクセスされる。周辺駆動回路は、それぞれの導体の組の端部に接続された行走査駆動回路8及び列データ駆動回路9を有する。ＥＬ表示素子2は有機発光ダイオードを有する。有機発光ダイオードはここではダイオード素子（ＬＥＤ）として表されており、１層以上の有機ＥＬ材料の活性層を挟み込んだ１対の電極を有する。配列の表示素子は、付随するアクティブマトリックス回路とともに絶縁性の支持体の片側に支持されている。表示素子のカソード又はアノードの何れかは透明導電体で形成されている。支持体は例えばガラス等の透明材料から成り、表示素子2の基板側の電極は、ＥＬ層で発生された光がこれらの電極及び支持体を介して伝送されて支持体の他方側の観察者の目に見えるように、例えばＩＴＯ等の透明導電体で構成される。
【００２９】
図２は、電圧アドレス式動作を提供する最も基本的な画素及び駆動回路配置の簡略化された概略形態を示している。各画素1はＥＬ表示素子2及び関連駆動回路を有する。駆動回路は、行導体4上の行アドレスパルスによってターンオンされるアドレストランジスタ16を有する。アドレストランジスタがターンオンされると、列導体6上の電圧が画素の残りの部分に伝わることが可能になる。具体的には、アドレストランジスタ16は、駆動トランジスタ22と蓄積キャパシタ24とを有する電流源20に列導体電圧を供給する。列の電圧が駆動トランジスタ22のゲートに印加され、行アドレスパルスの終了後も蓄積キャパシタ24によってゲートはこの電圧に保持される。
【００３０】
この回路の駆動トランジスタ22は、蓄積キャパシタ24がゲート−ソース間電圧を一定に保持するように、ｐ型ＴＦＴとして実装されている。その結果、一定のソース−ドレイン電流がトランジスタを流れることになり、従って、画素に所望の電流源動作をもたらす。
【００３１】
上述の基本的な画素回路においては、ポリシリコンに基づく回路ではトランジスタのチャネル内のポリシリコン・グレインの統計分布により閾値電圧のバラつきが存在する。しかしながら、ポリシリコン・トランジスタは電流及び電圧ストレスの下でかなり安定であるため、閾値電圧は実質的に不変となる。
【００３２】
アモルファスシリコン・トランジスタの閾値電圧のバラつきは少なくとも基板上の短い距離の中では小さい。しかし、閾値電圧は電圧ストレスに非常に敏感である。駆動トランジスタに必要な、閾値を上回る高電圧を印加すると閾値電圧に大きな変化を生じさせるが、その変化は表示されるべき画像に含まれる情報に依存する。故に、常にオンのアモルファスシリコン・トランジスタはそうではないトランジスタと比較して、閾値電圧に大きな違いが生じることになる。この特異な経時変化はアモルファスシリコン・トランジスタで駆動されるＬＥＤ表示装置では深刻な問題である。
【００３３】
トランジスタ特性のバラつきに加え、ＬＥＤ自体における特異な経時変化も存在する。これは電流ストレスが加えられた後の発光材料の効率低下によるものである。大抵の場合、ＬＥＤを流れる電流及び電荷が多いほど効率が低くなる。
【００３４】
図３及び４は、経時変化補償を提供する光学フィードバックを備えた画素の配置例を示している。
【００３５】
図３の画素回路では、フォトダイオード27がキャパシタ24（Cdata）に保存されたゲート電圧を放電することにより輝度が低下する。駆動トランジスタ22（Tdrive）のゲート電圧が閾値電圧に到達すると表示素子2はもはや放射しなくなり、蓄積キャパシタ24が放電を停止する。フォトダイオード27から電荷がリークされる速度は表示素子の出力の関数であり、そのため、フォトダイオードが光検出フィードバックデバイスとして機能する。駆動トランジスタ22が一旦オフに切り替えられると、表示素子のアノード電圧が低下し放電トランジスタ29（Tdischarge）をターンオンさせる。その結果、蓄積キャパシタ24の残留電荷が急速に失われ、発光がオフに切り替えられる。
【００３６】
ゲート−ソース間電圧を保持するキャパシタが放電されるため、表示素子への駆動電流が徐々に減少する。こうして、輝度が次第に消滅する。これは、より低い平均光強度を生じさせる。
【００３７】
図４は本出願人により既に提案された回路を示しており、この回路は一定の光出力を有し、光出力に応じた或る時点でオフに切り替わるものである。
【００３８】
駆動トランジスタ22のゲート−ソース間電圧は、この場合も、蓄積キャパシタ24（Cstore）に保持される。しかしながら、この回路では、このキャパシタ24は充電トランジスタ34によって充電ライン32からの固定電圧まで充電される。従って、表示素子が発光するとき、駆動トランジスタ22は画素へのデータ入力に無関係な一定のレベルで駆動される。デューティサイクルを変化させること、具体的には、駆動トランジスタがターンオフされる時間を変化させることによって輝度が制御される。
【００３９】
駆動トランジスタ22は蓄積キャパシタ24を放電する放電トランジスタ36によってターンオフされる。放電トランジスタ36がターンオンされると、蓄積キャパシタ24が急速に放電され、駆動トランジスタがターンオフする。ゲート電圧が十分な電圧に到達すると放電トランジスタ36がターンオンする。フォトダイオード27が表示素子2によって照射され、この場合も、表示素子2の光出力に応じた光電流を発生する。この光電流が放電キャパシタ40（Cdata）を充電し、ある時点でキャパシタ40にかかる電圧が放電トランジスタ36の閾値電圧に到達して、それをオンに切り替える。この時点はキャパシタ40に元々蓄積されていた電荷と光電流とに依存し、従って、表示素子の光出力に依存する。放電キャパシタは初期的にはデータ電圧を保存しており、故に、初期データ及び光学フィードバックの双方が回路のデューティサイクルに影響を及ぼす。
【００４０】
光学フィードバックを備える画素回路には多数の代替実施例が存在する。図３及び４はｐ型の実施を示しており、また、例えばアモルファスシリコン・トランジスタではｎ型も実施される。
【００４１】
次に、図５を参照して本発明について一般的に説明する。
【００４２】
図５に示されるように、各画素50は画素電極54に対して横方向に配置された光依存性デバイス52を有する。好ましくはＰＩＮ若しくはＮＩＰダイオード又はショットキーダイオードであるデバイス52の設計は、関心画素50aからの横方向の照射を許容するが、隣接画素50bに対する遮光体として働くようにするものである。
【００４３】
フォトダイオード52は画素開口の外側に構築される。ある実施形態では、横方向照射はＮＩＰ／ＰＩＮデバイスがその頂部窓を金属で覆われることを可能にし、故に、周辺光がセンサーまで通過することが抑制される。
【００４４】
このようにして用いられるＮＩＰ／ＰＩＮフォトダイオードの効率は全波長域にわたって良好となる。なぜなら、光がデバイスの側面から入射することが可能であるので、デバイスのＮ及びＰ層における吸収損失はもはや生じないためである。光の強さはデバイスが直接的に開口の下にある場合より低くなるため、図５に示されるように大型のフォトダイオードが好ましい。これにより、非常に小型のデバイスの不均一性の影響が除去される。
【００４５】
他の実施形態では、横方向に置かれたフォトダイオードは反射路を用いて、依然として、上側からの光を受光することができる。
【００４６】
本発明の配置は、アノードを介して光を放射する（底面放出型）デバイスよりむしろカソードを介して光を放射する（上面放出型）デバイスに特に適している。その理由は上面及び底面放出型の従来の画素配置についての以下の議論から明らかになる。
【００４７】
図６は、アクティブマトリックスを含む既知の基本的な底面放出構造を示している。
【００４８】
このデバイスは基板60を有し、その上に駆動トランジスタの半導体ボディ62が堆積されている。ゲート酸化物誘電体層64が半導体ボディを覆い、頂部ゲート電極66がゲート誘電体層64上に設けられる。
【００４９】
第１の絶縁層68（典型的に、二酸化シリコン又は窒化シリコン）が、ゲート電極（これは典型的に行導体をも形成する）とソース及びドレイン電極との間に間隔を設けている。これらのソース及びドレイン電極は、絶縁層68上の金属層70によって定められ、図示されるようにビアを介して半導体ボディと接続している。
【００５０】
第２の絶縁層72（これもまた典型的に二酸化シリコン又は窒化シリコン）が、ソース及びドレイン電極（これらは典型的に列導体をも形成する）とＬＥＤのアノードとの間に間隔を設けている。ＬＥＤのアノード74は第２の絶縁層72上に設けられる。
【００５１】
図６に示されるような底面放出型表示装置の場合、この底面アノードは少なくとも部分的に透明であることが必要であり、一般にＩＴＯが使用される。
【００５２】
ＥＬ材料76がアノード上のウェルに形成されるが、ＥＬ材料76は好ましくは印刷法によって堆積される。３原色のために分離されたサブピクセル群が形成され、印刷ダム78が別々のＥＬ材料の高精度な印刷を支援する。
【００５３】
印刷ダム78は分離された画素群を印刷することを可能にする。このダム層は一般的に絶縁性ポリマーから成り、数μmの高さを有する。共通カソード80が表示装置上に設けられるが、これは反射性であり、全ての画素に対して共通な電位（図２ではグラウンド）にある。
【００５４】
図７は、アクティブマトリックスを含む既知の基本的な上面放出構造を示している。この構造は本質的に図６と同じであるが、アノード74aが反射性であり、カソード80aが透過性である。カソードはこの場合もＩＴＯから形成されてもよいが、ＩＴＯとポリマーとの間に電子注入に対する障壁を制御する薄い金属、幾つかの金属の組み合わせ（例えば、Bg/Ag）、又はシリコン被覆を有してもよい。例えば、これは薄い5nmのバリウム層／20nmのシルバー層とすることができる。保護及び封止の層82が表示装置を覆っている。
【００５５】
上面放出型表示装置においては、透明カソードが必要である。また一方で、カソードは高い導電性を有さねばならない。現状では高導電性透明金属は直ちに利用することができない。故に、上面放出型表示装置のカソードは、画素の放射部分の頂部に（半）透明層を有し、より低抵抗の導電性（不透明）金属79で分路されている。この高導電性金属79を図示されるようにダム78の頂部に配置することにより、画素の開口率が低減されることはない。
【００５６】
材料の電気特性に従って、アノード金属は仕事関数の高い金属とされ得る。そして、ＬＥＤ積層体に高い仕事関数を実現するためにＩＴＯ層を反射性金属の頂部に設けることが知られている。このようにして、アノード電極はＥＬ材料の物理特性、例えばポリマーの濡れ性（wetting）、に関する要求をも同時に満足することが可能である。
【００５７】
図８は、従来手法における、アモルファスシリコンＰＩＮ／ＮＩＰフォトダイオード84の底面放出型構造への集積化を示している。アモルファスシリコンは光吸収に関して高い量子効率を有するので、この種の光センサーは好ましいものである。
【００５８】
ダイオード積層体の底部電極86を形成するために使用されるゲート金属が光センサーを外部光87に対して遮光するので、この種の光センサーは底面放出型に理想的なものである。図８に概略的に示されているダイオード積層体の解放された頂部開口が、矢印88で図示されるようにＬＥＤからの光の入射を可能にする。
【００５９】
アノード層の下にセンサーを配置することは、アノードが反射性且つ不透明な金属である上面放出型には明らかに不適切である。さらに、ダイオードはＥＬ材料層にてステップ・カバレッジ問題を引き起こし、画素特性の不均一性を生じさせる虞がある。
【００６０】
図９は、上面放出型構造にて使用される本発明の第１実施例をより詳細に示している。図９の構成要素が図６及び７のそれらに対応する場合、同一の参照符号を用いるとともに説明を繰り返さないこととする。
【００６１】
フォトダイオード90は表示装置のＥＬ材料領域側に配置され、例えば約1.5μmの高さのＮＩＰ／ＰＩＮ積層体を有する。フォトダイオードは、矢印92で図示されるように、ＬＥＤ開口の側面からの放射光で照射される。ダイオード積層体は頂部電極93と底部電極94との間に挟まれており、図示の構造において底部電極はソース／ドレイン金属層70で形成され、頂部電極93はアノード金属層74aで形成されている。頂部電極がダイオード積層体の頂部を覆っているため、このデバイスは横方向からのみ照射される。頂部電極93はまた、ダイオード積層体を上方からと同様に一方の側面からの照射に対しても遮光している。
【００６２】
フォトダイオードは印刷ダム78の下方に構築され、故に上面放出の開口には影響を及ぼさない。ＬＥＤからの光はダイオードの側壁に入射しなければならず、このために、ダイオードは大きな高さを有さなければならない。アモルファスシリコン・ダイオードの好適な高さは1.5μmであるが、例えば200nmから1μmと低めでもよい。
【００６３】
図９は、ソース／ドレイン上の絶縁層72、及びアノード金属層の厚さを例示している。これらの高さはダイオード積層体に対するＬＥＤ層76の縦方向の調整を可能にするものである。ＬＥＤは上方に放射するので、ＥＬ層の面より上方のフォトダイオード部分が増大するほど、ダイオードはますます多くの光を収集することになる。そのため、アノード金属の薄化はダイオードがより多くの光を収集することを可能にする。
【００６４】
厚いアモルファスシリコン・フォトダイオードは余計な平坦化問題を生じさせない。なぜなら、このダイオードはＬＥＤ開口の下方にはないからである。層72が画素開口の下方のＴＦＴを平坦化している。
【００６５】
ダイオードは、できるだけ多くの光を収集するように、開口の寸法と可能な限り同一の長さで形成されることが好ましい。壁部の幅は単に赤の光子を吸収するために必要なだけであるので、その幅を数μmに制限することが可能である。このことは、高解像度の画素設計においてダムの幅を狭くしやすくなるので有利である。
【００６６】
フォトダイオードを外部光から遮光することは、上述のように、アノード金属を用いて形成されたダイオード頂部コンタクトによって実現される。非常に浅い角度で表示装置に入射する光であっても（使用材料が高屈折率、例えばn＞1.8、を有するので）表示装置の法線に向かって強く屈折し、頂部コンタクトのアノード金属がこの光を遮断することになる。ダイオードは同時に、ダイオード上の頂部コンタクトを形成しているアノード金属が図９に示されるように遮光体として機能することを確保することにより、隣接画素からの光に対しても遮光されることが望ましい。
【００６７】
上述の実施例では、フォトダイオードは横方向にのみ照射される。しかしながら、縦方向の照射を与えたり、縦方向と横方向の照射を許容したりすることも可能である。
【００６８】
図９の手法はダイオード端面への光を収集するのみであり、従って、フォトダイオードの縦方向位置は正確に設定、制御されなければならない。
【００６９】
図１０は、表示素子材料76とフォトダイオード90との間に反射路が定められた変形例を（より概略的に）示している。これにより、フォトダイオードは端面よりむしろ領域上への光を収集することが可能になるとともに、層構造内でのフォトダイオードの縦方向の配置についての柔軟性が向上される。図１０は変更に関連する層のみを示しており、デバイスを部分的に表したものである。
【００７０】
図１０では、下方に向けられた光を反射するために、反射性のアノードではなく列金属70が用いられている。ＬＥＤのアノードは透明であり、図示されるように、ビアを介して列金属層70に接続している。この場合、フォトダイオード90はＬＥＤ層76の直視線の外に配置され、また、図９での列金属の階層ではなくゲート金属62の階層に配置されている。収集される直接光は正確な縦方向位置への敏感性により不均一性を生じさせることがあるが、図１０の実施例はこの敏感性を抑制している。
【００７１】
頂部表面を介してフォトダイオードに入射するように光を反射するため、画素の下方の反射体を理想的にはＩＴＯアノード74の下方に可能な限り深くするとともに、図１０に示されるようにＩＴＯアノード74を超えて横方向に延在させて、収集角を拡大することが望ましい。
【００７２】
図１０に示されるように、列金属70は下方に向けられた光に対する第１の反射をもたらす。法線に対して或る最小値より大きい角度で放射された光は反射されて上方への要素を備えながら基本的に横方向に導かれる（矢印100）。フォトダイオード90の上方に、フォトダイオードへのこの光要素に第２の反射をもたらす反射層102が設けられている。この目的のため、印刷ダムのポリマーをマスクとして利用して、印刷ダム78の底面に反射体102を残すように反射層をエッチングすることが可能である。
【００７３】
この反射体は光をフォトダイオードの頂部へと導くが、同時に周辺光に対する遮光体として機能する。
【００７４】
図１１は図１０の変形例を示しており、ＩＴＯアノード74の階層に頂部ミラー110が付加されている。この場合も、第１の反射は列金属層70によってもたらされる。図１１はまた、ゲート金属層62上に形成されたフォトダイオード90をより明瞭に示すとともに、ＴＦＴの半導体層66及びゲート誘電体層64を示している。
【００７５】
ビアを用いてＩＴＯアノード74を列金属層に接続する処理段階は、図１１に示されるように、より高効率の傾斜ミラー110を形成するためにも利用可能である。ＬＥＤの下方の他の階層（例えば、ゲート金属62及び半導体層66など）は、光の角度を制御する必要に応じて、フォトダイオードに対する画素の高さを調整するために用いられ得る。ＬＥＤ層及び頂部層、並びに印刷ダムは図１１には示されていない。
【００７６】
図１２は更なる変形例を示しており、光の収集効率を向上させるために２つのミラー間の高低差がさらに増大されている。より高い階層にミラー102を形作るために、この場合もダムのポリマーが利用されるが、底部のミラーを形作るために列金属ではなくゲート金属層62が用いられる。頂部ミラーの金属はまた、傾斜形状をもたらすようにダム78の下でもエッチングされ、これにより如何なる画素間リークも低減可能である。半導体層66は底部反射体を形成するゲート金属部分の下から除去されて、分離性を高めてもよいし、図示されるように配置されたまま残されてもよい。この半導体層は大きな表面粗さを有し、その粗さはゲート金属層まで伝搬し、浅い角度への光の散乱を強めることがある。
【００７７】
図１２の実施例は、ゲート金属が反射体として用いられ、最大限のＩＴＯ層74を反射体の分離に与えている。頂部反射体が可能な限り高くにある構造とすることも、広範囲の角度にわたる光を収集することを可能にする。
【００７８】
カラー表示装置の画素は別々の色のサブピクセル群にグループ分けされる。図１３は、完全のため、三つ揃いの３つのアクティブマトリックス型ＬＥＤ画素50（R、G、B）、ダム78、及びダムの真下の画素の一方側にある光センサー90を示している。
【００７９】
図１４は、画素とダムとが結合された断面を示している。ダイオードの良好な動作のため、リーク電流を低減することが重要である。これは、分離スペーサ130をダイオードの両側に設置することによって側壁での電流リークを低減することで実現され得る。図１４はまた、光のクロストークを低減する更なる方法を示しており、ダム頂部上のカソード分路金属79が非対称にされている。金属79は、ダムの右側で隣接画素による放射光に対して光センサーを遮光しており、これは上述の（例えば、コンタクト132で示されるような）頂部電極の使用と組み合わせて用いられ得る。フォトダイオードの受光領域は、ＬＥＤ層に面する側壁の領域で与えられる。ダイオード積層体の高さは1.5μm以下にされる場合があるので、この領域は非常に小さい。上述のように、ダイオードの高さは好ましくは比較的小さいが、図１３に示されるように、幅は画素の長さと同じ大きさにすることが可能である。
【００８０】
ダイオード積層体の露出された側壁の長さは、図１５に示されるように更に増大され得る。この図の場合には、画素アクティブ領域の周囲の内、１端面（図１５の左端面）を除いた大部分がフォトダイオードを照射するために用いられている。この１端面には隣接画素のフォトダイオードが配置されている。
【００８１】
この構成はフォトダイオードによって検出される光量をさらに増大させる。
【００８２】
上記の実施例は全て、フォトダイオードの光センサーを使用するものであったが、図１６に示されるように、アモルファスシリコン・フォトＴＦＴも同様に使用可能である。これは、ソース電極152及びドレイン電極154の頂部上のアモルファスシリコン層150で構成されている。ソースとドレインとの間のチャネルで吸収された光子は、ソース電極及びドレイン電極で検出可能な光電流を発生させる。光電流はアモルファスシリコン層頂部のゲート電極の適用によっても影響され得る。
【００８３】
金属ダムは、この場合には、アモルファスシリコン・フォトＴＦＴのゲートと、カソード間の分路との双方として用いられ得る。基板に対して微小な角度で放射された光は、この場合も、金属79の内側によってフォトＴＦＴに向けて反射され、光電流を増大させる。図１５の実施例は、分路金属79で覆われた絶縁透明材料から形成されたダムを用いるものである。
【００８４】
低温ポリシリコン・フォトＴＦＴも同様に光検出デバイスとして使用可能であり、その結果の配置は図１６と同様である。
【００８５】
本発明に係る表示装置は、モバイル用途（携帯電話、ＰＤＡ、デジタルカメラ）、（ラップトップ）モニター、及びテレビにおけるフラットパネル・ディスプレーのような特定用途を見出すものとなろう。本発明はまた、例えば、窓ガラス搭載型又は頭部装着型表示装置などで使用される半発光型（trans-emissive）表示装置において、周辺光に敏感に影響されることを回避する解決策を提供するものである。半発光型表示装置の場合には、反対側からのデイライトは、例えば電源ラインによって遮光され得る。
【００８６】
本発明に係る表示装置の製造プロセスは従来的かつ当業者にとってありきたりのものであるので、それについては本出願書類には記載されていない。非晶質（アモルファス）シリコン、多結晶（ポリ）シリコン、微結晶（microcrystalline）シリコン又はその他の半導体トランジスタ技術が用いられ得る。本発明は、各画素のフィードバック素子として光検出デバイスが用いられる如何なる画素回路にも適用可能である。
【００８７】
以上で説明されたように、本発明は上面放出型デバイス構造に特別な効果をもたらすものである。しかしながら、本発明は底面放出型デバイス構造においても光収集効率を向上し、ステップ・カバレッジ問題を排除するために用いられ得る。
【００８８】
この開示によって、他の変形が当業者に明らかになるところである。
【図面の簡単な説明】
【００８９】
【図１】アクティブマトリックス型ＥＬ表示装置の実施形態を示す簡略化された概略図である。
【図２】画素回路の既知の形態を例示する図である。
【図３】既知の第１の光学フィードバック画素設計を示す図である。
【図４】既知の第２の光学フィードバック画素設計を示す図である。
【図５】本発明に係る表示装置の画素を示す概略図である。
【図６】底面放出型表示画素の既知の構造を示す図である。
【図７】上面放出型表示画素の既知の構造を示す図である。
【図８】光検出素子を組み込んだ底面放出型表示画素の既知の構造を示す図である。
【図９】本発明に従った光検出素子を組み込んだ上面放出型表示画素構造の第1実施例を示す図である。
【図１０】本発明に従った光検出素子を組み込んだ上面放出型表示画素構造の第２実施例を示す図である。
【図１１】本発明に従った光検出素子を組み込んだ上面放出型表示画素構造の第３実施例を示す図である。
【図１２】本発明に従った光検出素子を組み込んだ上面放出型表示画素構造の第４実施例を示す図である。
【図１３】本発明が三つ揃いになった表示サブピクセルに適用されている一方式を示す図である。
【図１４】図１３からの断面図である。
【図１５】本発明が三つ揃いになった表示サブピクセルに適用されている第２方式を示す図である。
【図１６】感光性トランジスタを用いた、本発明に従った光検出素子を組み込んだ上面放出型表示画素構造の第５実施例を示す図である。
【特許請求の範囲】
【請求項１】
表示画素の配列を有するアクティブマトリックス型表示装置であって、各画素が：
電極間に挟まれた発光材料の領域を有する電流駆動型の発光表示素子；
前記表示素子の輝度を検出する光依存性デバイス；及び
前記表示素子を流れる電流を駆動する駆動トランジスタ回路であり、該駆動トランジスタが前記光依存性デバイスの出力に応じて制御される駆動トランジスタ回路；
を有し、
前記光依存性デバイスが前記発光材料の領域に対して横方向に配置されていることを特徴とする装置。
【請求項２】
請求項１に記載の装置であって、前記光依存性デバイスがフォトダイオードを有することを特徴とする装置。
【請求項３】
請求項２に記載の装置であって、前記フォトダイオードが、ＰＩＮ若しくはＮＩＰダイオード積層体又はショットキーダイオードと、頂部及び底部のコンタクト端子とを有することを特徴とする装置。
【請求項４】
請求項３に記載の装置であって、前記頂部コンタクト端子が、前記積層体の頂部を覆うように延在するとともに該積層体の片側で下方へと延在し、且つ前記フォトダイオードの該片側で画素への遮光体として機能することを特徴とする装置。
【請求項５】
請求項１乃至４の何れかに記載の装置であって、前記電極が実質的に透明な頂部電極、及び実質的に不透明な反射性の底部電極を有することを特徴とする装置。
【請求項６】
請求項５に記載の装置であって、前記底部電極が前記表示素子からの光を前記光依存性デバイスへと反射するためのものであることを特徴とする装置。
【請求項７】
請求項６に記載の装置であって、前記底部電極が法線に対して第１の角度より大きい角度で放射された光を前記光依存性デバイスへと反射するためのものであることを特徴とする装置。
【請求項８】
請求項６又は７に記載の装置であって、前記光依存性デバイス上方の反射層であり、前記底部電極からの光を前記光依存性デバイスへと反射するための反射層をさらに有することを特徴とする装置。
【請求項９】
請求項８に記載の装置であって、当該装置が複数の印刷ダムを有し、且つ前記発光材料が印刷可能材料を有することを特徴とする装置。
【請求項１０】
請求項９に記載の装置であって、前記反射層が前記印刷ダムの底面に形成されていることを特徴とする装置。
【請求項１１】
請求項９に記載の装置であって、前記印刷ダムが絶縁性ボディ、及び該絶縁性ボディ上の導電性金属層を有することを特徴とする装置。
【請求項１２】
請求項１１に記載の装置であって、前記導電性金属層が実質的に透明な前記頂部電極を接続する、より低抵抗の分路をもたらすことを特徴とする装置。
【請求項１３】
請求項１１又は１２に記載の装置であって、前記導電性金属層が前記反射層を形作ることを特徴とする装置。
【請求項１４】
請求項９乃至１３の何れかに記載の装置であって、前記光検出デバイスが前記印刷ダムの真下に形成されていることを特徴とする装置。
【請求項１５】
請求項１乃至４の何れかに記載の装置であって、前記電極が実質的に透明な頂部電極、及び実質的に透明な底部電極を有することを特徴とする装置。
【請求項１６】
請求項１５に記載の装置であって、前記底部電極の真下に更なる反射層をさらに有することを特徴とする装置。
【請求項１７】
請求項１６に記載の装置であって、前記光依存性デバイス上方の反射層であり、前記反射層からの光を前記光依存性デバイスへと反射するための反射層をさらに有することを特徴とする装置。
【請求項１８】
請求項１７に記載の装置であって、前記反射層が前記発光表示素子の前記底部電極の階層に形成されていることを特徴とする装置。
【請求項１９】
請求項１７に記載の装置であって、当該装置が複数の印刷ダムを有し、且つ前記発光材料が印刷可能材料を有することを特徴とする装置。
【請求項２０】
請求項１９に記載の装置であって、前記反射層が前記印刷ダムの底面に形成されていることを特徴とする装置。
【請求項２１】
請求項１乃至２０の何れかに記載の装置であって、前記光依存性デバイスが、前記発光材料の領域と平行に延在するとともに該発光材料の領域の片側の実質的に全長に沿って延在していることを特徴とする装置。
【請求項２２】
請求項２１に記載の装置であって、前記光依存性デバイスが、前記発光材料の領域の上側部分及び下側部分の周囲に延在していることを特徴とする装置。
【請求項２３】
請求項１乃至２２の何れかに記載の装置であって、前記発光表示素子がエレクトロルミネッセント表示素子を有することを特徴とする装置。
【請求項１】
表示画素の配列を有するアクティブマトリックス型表示装置であって、各画素が：
電極間に挟まれた発光材料の領域を有する電流駆動型の発光表示素子；
前記表示素子の輝度を検出する光依存性デバイス；及び
前記表示素子を流れる電流を駆動する駆動トランジスタ回路であり、該駆動トランジスタが前記光依存性デバイスの出力に応じて制御される駆動トランジスタ回路；
を有し、
前記光依存性デバイスが前記発光材料の領域に対して横方向に配置されていることを特徴とする装置。
【請求項２】
請求項１に記載の装置であって、前記光依存性デバイスがフォトダイオードを有することを特徴とする装置。
【請求項３】
請求項２に記載の装置であって、前記フォトダイオードが、ＰＩＮ若しくはＮＩＰダイオード積層体又はショットキーダイオードと、頂部及び底部のコンタクト端子とを有することを特徴とする装置。
【請求項４】
請求項３に記載の装置であって、前記頂部コンタクト端子が、前記積層体の頂部を覆うように延在するとともに該積層体の片側で下方へと延在し、且つ前記フォトダイオードの該片側で画素への遮光体として機能することを特徴とする装置。
【請求項５】
請求項１乃至４の何れかに記載の装置であって、前記電極が実質的に透明な頂部電極、及び実質的に不透明な反射性の底部電極を有することを特徴とする装置。
【請求項６】
請求項５に記載の装置であって、前記底部電極が前記表示素子からの光を前記光依存性デバイスへと反射するためのものであることを特徴とする装置。
【請求項７】
請求項６に記載の装置であって、前記底部電極が法線に対して第１の角度より大きい角度で放射された光を前記光依存性デバイスへと反射するためのものであることを特徴とする装置。
【請求項８】
請求項６又は７に記載の装置であって、前記光依存性デバイス上方の反射層であり、前記底部電極からの光を前記光依存性デバイスへと反射するための反射層をさらに有することを特徴とする装置。
【請求項９】
請求項８に記載の装置であって、当該装置が複数の印刷ダムを有し、且つ前記発光材料が印刷可能材料を有することを特徴とする装置。
【請求項１０】
請求項９に記載の装置であって、前記反射層が前記印刷ダムの底面に形成されていることを特徴とする装置。
【請求項１１】
請求項９に記載の装置であって、前記印刷ダムが絶縁性ボディ、及び該絶縁性ボディ上の導電性金属層を有することを特徴とする装置。
【請求項１２】
請求項１１に記載の装置であって、前記導電性金属層が実質的に透明な前記頂部電極を接続する、より低抵抗の分路をもたらすことを特徴とする装置。
【請求項１３】
請求項１１又は１２に記載の装置であって、前記導電性金属層が前記反射層を形作ることを特徴とする装置。
【請求項１４】
請求項９乃至１３の何れかに記載の装置であって、前記光検出デバイスが前記印刷ダムの真下に形成されていることを特徴とする装置。
【請求項１５】
請求項１乃至４の何れかに記載の装置であって、前記電極が実質的に透明な頂部電極、及び実質的に透明な底部電極を有することを特徴とする装置。
【請求項１６】
請求項１５に記載の装置であって、前記底部電極の真下に更なる反射層をさらに有することを特徴とする装置。
【請求項１７】
請求項１６に記載の装置であって、前記光依存性デバイス上方の反射層であり、前記反射層からの光を前記光依存性デバイスへと反射するための反射層をさらに有することを特徴とする装置。
【請求項１８】
請求項１７に記載の装置であって、前記反射層が前記発光表示素子の前記底部電極の階層に形成されていることを特徴とする装置。
【請求項１９】
請求項１７に記載の装置であって、当該装置が複数の印刷ダムを有し、且つ前記発光材料が印刷可能材料を有することを特徴とする装置。
【請求項２０】
請求項１９に記載の装置であって、前記反射層が前記印刷ダムの底面に形成されていることを特徴とする装置。
【請求項２１】
請求項１乃至２０の何れかに記載の装置であって、前記光依存性デバイスが、前記発光材料の領域と平行に延在するとともに該発光材料の領域の片側の実質的に全長に沿って延在していることを特徴とする装置。
【請求項２２】
請求項２１に記載の装置であって、前記光依存性デバイスが、前記発光材料の領域の上側部分及び下側部分の周囲に延在していることを特徴とする装置。
【請求項２３】
請求項１乃至２２の何れかに記載の装置であって、前記発光表示素子がエレクトロルミネッセント表示素子を有することを特徴とする装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公表番号】特表２００７−５２９７７５（Ｐ２００７−５２９７７５Ａ）
【公表日】平成１９年１０月２５日（２００７．１０．２５）
【国際特許分類】
【出願番号】特願２００７−５０３４５６（Ｐ２００７−５０３４５６）
【出願日】平成１７年３月２日（２００５．３．２）
【国際出願番号】ＰＣＴ／ＩＢ２００５／０５０７６８
【国際公開番号】ＷＯ２００５／０９１２６２
【国際公開日】平成１７年９月２９日（２００５．９．２９）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成１９年１０月２５日（２００７．１０．２５）
【国際特許分類】
【出願日】平成１７年３月２日（２００５．３．２）
【国際出願番号】ＰＣＴ／ＩＢ２００５／０５０７６８
【国際公開番号】ＷＯ２００５／０９１２６２
【国際公開日】平成１７年９月２９日（２００５．９．２９）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]