クロック信号発生方法及びクロック信号発生回路
【課題】クロック信号発生方法及びクロック信号発生回路を提供する。
【解決手段】クロック信号発生回路は、それぞれ第1及び第2入力信号により第1及び第2クロック信号を提供する二つの出力端を備える。電荷蓄積素子は、第1クロック信号がハイレベルである時間区間内に第1出力端から電荷蓄積素子までの電荷移動を実行し、第2クロック信号が低レベルである場合、電荷蓄積素子から第2出力端までの電荷移動を実行させるのに用いられる。クロック周期のもう一つの期間において、電荷蓄積素子は、第2クロック信号がハイレベルである期間内に第2出力端から電荷蓄積素子までの電荷移動を実行し、第1クロック信号が低レベルである場合、電荷蓄積素子から第1出力端までの電荷移動を実行させるのに用いられる。
【解決手段】クロック信号発生回路は、それぞれ第1及び第2入力信号により第1及び第2クロック信号を提供する二つの出力端を備える。電荷蓄積素子は、第1クロック信号がハイレベルである時間区間内に第1出力端から電荷蓄積素子までの電荷移動を実行し、第2クロック信号が低レベルである場合、電荷蓄積素子から第2出力端までの電荷移動を実行させるのに用いられる。クロック周期のもう一つの期間において、電荷蓄積素子は、第2クロック信号がハイレベルである期間内に第2出力端から電荷蓄積素子までの電荷移動を実行し、第1クロック信号が低レベルである場合、電荷蓄積素子から第1出力端までの電荷移動を実行させるのに用いられる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はクロック信号発生回路に関し、特に、液晶表示パネルに用いられるクロック信号発生回路に関する。
【背景技術】
【0002】
図1は、従来の液晶パネル1を示す略図である。液晶パネル1は2次元の画素アレイ10を含む。画素アレイ10は、複数の行および複数の列と、1列の画素ユニットを選択または駆動するための複数のゲートラインと、1行の画素ユニットにデータを提供するための複数のデータラインと、を有する。従って、液晶パネル1は、ゲートライン信号を各ゲートラインに提供するゲート駆動回路300、及びデータ信号を各データラインに提供するデータ駆動回路200を更に含む。
【0003】
ゲート駆動回路300は、複数の直列に接続されるシフトレジスターSR1(shift register)を含み、各シフトレジスターの出力信号をゲートラインに対応されるゲートライン信号とするとともに、次の段階のシフトレジスターのスタート信号ともする。図2に示すように、第1段階のシフトレジスターSR1のスタート信号はST信号により提供されて、その他の各段階のスタート信号は前の段階のシフトレジスターにより提供される。図2に示すように、奇数段階のシフトレジスターのクロック信号入力端CKは、クロック信号CKを受信し、偶数段階のシフトレジスターのクロック信号入力端CKは、クロック信号XCKを受信する。図3に示すように、クロック信号XCKは、クロック信号CKと逆相であり、そのデューティサイクル(duty cycle)はすべて50%である。
【0004】
ゲート駆動回路基板技術(gate on array:GOA)を利用して製造されたゲート駆動回路において、クロック信号の電圧(Vgh=23V、且つ、Vgl=−10V)は、低電圧波形が電圧レベルシフターによって上昇されたものである。シフトレジスターは、ガラス基板上に製造され、電圧レベルシフターのチップは、プリント配線板(printed wire board:PWB)或いはプリント基板(printed circuit board:PCB)に実装される。フレキシブルプリント回路(Flexible Printed Circuit)は、ガラス基板及びプリント配線板またはプリント基板を接続させるのに用いられる。クロック信号間のピーク値の電圧差、及びクロック信号を受信するシフトレジスターの数が大きいので、寄生容量の消費電力が大きくなり且つ浪費が生じる。
【0005】
寄生容量の消費電力を低下させる方法は、クロック信号の電圧レベルを変換する際、生じた電圧の急増または急落を電荷共有方式によって低減させることである。図4aに示すように、電圧レベルシフターは、クロック信号CK−in及びその逆相クロック信号XCK_in(図4b参照)及び約3.3Vの制御電圧VCSを受信するための入力端を有する。電圧レベルシフターは、出力クロック信号CK及びXCKを提供するための二つの電圧増幅器A1、A2を含む。スイッチ素子S1は、増幅器A1と出力CKとの間に位置し、スイッチ素子S2は、増幅器A2と出力XCKとの間に位置し、三つ目のスイッチ素子S3及び抵抗Rは、CKとXCKとの間に直列に接続される。スイッチ素子S1、S2及びS3の動作時間は下記の通りである。
【0006】
時間区間1及び3において、スイッチ素子S1及びS2は接続状態にあり、スイッチ素子S3は切断状態にある。従って、CK及びXCKの電圧レベルはそれぞれ増幅器A1及びA2の出力である。
【0007】
時間区間2及び4において、スイッチ素子S1及びS2は切断状態にあり、スイッチ素子S3は接続状態にあって、これによりCK及びXCKの間に電荷共有を行わせる。しかしながら、消費電力が電荷共有によって低下される際、ゲートラインのスイッチには遅延が発生する。
【発明の概要】
【発明が解決しようとする課題】
【0008】
従って、本発明はクロック信号発生回路を提供して、当該技術分野における上記欠陥を解決する。
【課題を解決するための手段】
【0009】
本発明はクロック信号発生回路を提供する。クロック信号発生回路は、それぞれ第1及び第2入力信号に応じて第1及び第2クロック信号を提供する二つの出力端を備える。電荷蓄積素子は、第1クロック信号がハイレベルである期間内に、第1出力端から電荷蓄積素子までの電荷移動を実行し、また、第2クロック信号が低レベルの場合、電荷蓄積素子から第2出力端までの電荷移動を実行するのに用いられる。クロック周期の他の時間区間において、電荷蓄積素子は、第2クロック信号がハイレベルである期間内に第2出力端から電荷蓄積素子までの電荷移動を実行し、また、第1クロック信号が低レベルの場合、電荷蓄積素子から第1出力端までの電荷移動を実行するのに用いられる。
【0010】
従って、本発明の一つ目の目的は、クロック信号発生方法を提供することであって、第1入力信号に基づいて第1信号経路で第1クロック信号を発生し、また、第2入力信号に基づいて第2信号経路で第2クロック信号を発生する。各第1及び第2入力信号は、それぞれ第1信号状態(High)及び第2信号状態(Low)を含み、第1及び第2クロック信号は、それぞれ第1クロックレベル及び第2クロックレベルを含み、クロック信号発生方法は下記のステップを含む。第1入力信号が第1信号状態にあり、且つ、第2入力信号が第2信号状態にある場合、第1信号経路から電荷蓄積素子までの第1電荷移動を実行することにより、第1クロック信号を第1クロックレベルから第1中間レベルに変換させる工程と;第1入力レベルが第2信号状態を維持する場合、第1クロック信号を第2クロックレベルで動作させる工程と;第1入力信号が第2信号状態にあり、且つ、第2入力信号が第1信号状態にある場合、第2クロック信号を第2クロックレベルから第2中間レベルに変換させ、且つ、第1クロック信号を第2クロックレベルで動作させ、第2クロック信号を第1クロックレベルにて動作させ、及び第2信号経路から電荷蓄積素子までの第2電荷移動を実行することにより、第2クロック信号を第1クロックレベルから第3中間レベルに変換させる工程と;第2クロック信号が第1信号状態を維持する場合、第2クロック信号を第2クロック状態で動作させるステップと;第1入力信号が第2信号状態にあり、且つ、第2入力信号が第1信号状態にある場合、第1クロック信号を第2クロックレベルから第4中間レベルに変換させる工程と;第1入力信号が第1信号状態にあり、且つ、第2入力信号が第2信号状態にある場合、第1クロック信号を第4中間レベルから第1クロックレベルに変換させる工程と、を含む。
【0011】
本発明の二つ目の目的は、クロック信号発生回路を提供して、第1入力信号(XCK_in)、第2入力信号(CK_in)及び制御信号(VCS)を受信し、第1入力信号に基づいて第1信号経路(P2)で第1クロック信号(XCK)を発生させ、第2入力信号に基づいて第2信号経路(P1)で第2クロック信号(CK)を発生させる。各第1及び第2入力信号は、それぞれ第1信号状態(H)及び第2信号状態(L)を含み、各第1及び第2クロック信号は、それぞれ第1クロックレベル(Vgh=20V)及び第2クロックレベル(Vgl=−10V)を含む。クロック信号発生回路は、第1クロック信号を提供するための第1出力端と、第2クロック信号を提供するための第2出力端と、第1入力信号が第1信号状態にある場合、第1信号経路に第1クロックレベルに相当する電圧レベルを提供し、且つ、第1入力信号が第2信号状態にある、第1信号経路に第2クロックレベルに相当する電圧レベルを提供するための第1電圧レベルシフターと、第2入力信号が第1信号状態にある場合、第2信号経路に第1クロックレベルに相当する電圧レベルを提供し、また、第2入力信号が第2信号状態にある場合、第2信号経路に第2クロックレベルに相当する電圧レベルを提供するための第2電圧レベルシフターと、第1信号経路に位置し、第1入力信号及び制御信号により接続状態または切断状態に動作する第1スイッチ素子(S2)と、第2信号経路に位置し、第2入力信号及び制御信号により接続状態または切断状態に動作する第2スイッチ素子(S1)と、第1スイッチ素子と第1出力端との間にある第1接続点を介して、電荷蓄積素子を第1信号経路に電気的接続させ、第1入力信号及び制御信号により接続状態或いは切断状態に動作する第3スイッチ素子(S4)と、第2スイッチ素子と第2出力端との間にある第2接続点を介して、電荷蓄積素子を第2信号経路に電気的接続させ、第2入力信号及び制御信号により接続状態或いは切断状態に動作する第4スイッチ素子(S3)と、を備える。
【0012】
本発明の三つ目の目的は、クロック信号発生回路を提供することであり、前記クロック信号発生回路は、第1信号経路において第1クロック信号を提供する第1出力端と、第2信号経路において第2クロック信号を提供する第2出力端と、第1及び第2信号経路に接続される電荷蓄積素子と、制御モジュールと、を備える。前記各第1及び第2出力端は、第1信号状態及び第2信号状態で動作可能であり、前記制御モジュールは、第1出力端が第1信号状態にあり、且つ、第2出力端が第2信号状態にある場合、第1信号経路から電荷蓄積素子までの第1電荷移動を実行させ、第1及び第2出力端ともが第2信号状態で動作する場合、電荷蓄積素子から第2信号経路までの第2電荷移動を実行させ、第1出力端が第2信号状態にあり、且つ、第2出力端が第1信号状態にある場合、第2信号経路から電荷蓄積素子までの第3電荷移動を実行させ、第1及び第2出力端ともが第2信号状態で動作する場合、電荷蓄積素子から第2信号経路までの第4電荷移動を実行させる。
【0013】
本発明の上述した内容と他の目的、特徴、利点および実施例をより一層明確に判るため、下記の図面について詳細に説明する。図5aから図11までの記述を通して、本発明をより明確に理解することができる。
【図面の簡単な説明】
【0014】
【図1】従来の液晶表示パネルを示す略図である。
【図2】直列に接続されるシフトレジスターを有するゲート駆動回路を示す略図である。
【図3】ゲートライン信号とクロック信号との関係を示すタイミング図である。
【図4a】公知の電荷共有裝置を示す略図である。
【図4b】公知の電荷共有裝置のクロック入力及び発生したクロック信号を示す略図である。
【図5a】本発明の一つの実施例による電荷共有回路を示す略図である。
【図5b】本発明の一つの実施例による電荷共有回路のクロック入力及び発生したクロック信号を示す略図である。
【図5c】本発明の一つの実施例による電荷共有過程のタイムテーブルを示す図である。
【図6a】図5aの実施例による電荷共有回路の部分的回路を示す図である。
【図6b】図6aの実施例による回路の等価回路を示す図である。
【図6c】図6aの実施例による回路のもう一つの等価回路を示す図である。
【図6d】図6cの一実施例による回路の電荷共有過程のタイムテーブルを示す図である。
【図7a】本発明のもう一つの実施例による電荷共有回路を示す略図である。
【図7b】図7aの一実施例による電荷共有回路のクロック入力及び発生したクロック信号を示す略図である。
【図7c】図7aの一実施例による電荷共有過程のタイムテーブルを示す図である。
【図7d】図7aの一実施例による回路の等価回路を示す図である。
【図8】本発明のもう一つの実施例による電荷共有回路のクロック入力及び発生したクロック信号を示す略図である。
【図9】本発明のその他の実施例による電荷共有回路のクロック入力及び発生したクロック信号を示す略図である。
【図10】本発明の一つの実施例によるシフトレジスターの異なる配列方式を示す略図である。
【図11】本発明の一つの実施例において、四つの入力クロック信号を用いてゲートライン信号を発生する時の位相関係を示す図である。
【発明を実施するための形態】
【0015】
図5aは、本発明の一つの実施例による電荷共有回路50を示す略図である。電荷共有回路50は、第1入力信号XCK_in、第2入力信号CK_in及び制御信号VCSを受信するのに用いられる。電荷共有回路50は、第1電圧レベルリフターA1とも呼べる第1増幅器A1と、第2電圧レベルリフターA2とも呼べる第2増幅器A2とを含み、前記第1増幅器A1の入力端は、第1入力信号CK_inに結合され、第1入力信号CK_inに基づいて第1信号経路P1で第1出力信号CKを第1出力端Out1に提供し、前記第2増幅器A2の入力端は第2入力信号XCK_inに結合され、第2入力信号XCK_inに基づいて第2信号経路P2において第2出力信号XCKを第2出力端Out2に提供する。第1スイッチ素子S1は第1信号経路P1に位置し、第2スイッチ素子S2は第2信号経路に位置する。第3スイッチ素子S3及び第4スイッチ素子S4は、第1出力端out1と第2出力端Out2との間に直列に接続される。図5aに示すように、第1スイッチ素子S1は二つの切換端を有し、第1切換端は第1電圧レベルリフターA1に接続され、第2切換端は第1出力端Out1に接続される。同樣に、第2スイッチ素子S2も二つの切換端を有し、第1切換端は第2電圧レベルリフターA2に接続され、第2切換端は第2出力端Out2に接続される。電荷蓄積素子STGを有する電荷共有経路Dは、第3スイッチ素子S3及び第4スイッチ素子S4との間の接地端及び接続点Qに接続される。図5aに示すように、電荷蓄積素子STGは、直列に接続された抵抗R及びコンデンサCを含む。
【0016】
各第1スイッチ素子S1、第2スイッチ素子S2、第3スイッチ素子S3及び第4スイッチ素子S4は、第1状態及び第2状態で動作することができる。第1状態で動作する時、スイッチ素子は信号を第1切換端から第2切換端に転送させる。第2状態時で動作する時、スイッチ素子の第1切換端及び第2切換端は切断される。従って、第1スイッチ素子が第1状態で動作する時、第1出力端Out1と第1電圧レベルリフターA1は電気的に接続され、第1スイッチ素子が第2状態で動作する時、第1出力端Out1と第1電圧レベルリフターA1は切断される。同様に、第2スイッチ素子が第1状態で動作する時、第2出力端Out2と第2電圧レベルリフターA2は電気的に接続され、第2スイッチ素子が第2状態で動作する時、第2出力端Out2と第2電圧レベルリフターA2は切断される。第3スイッチ素子が第1状態で動作する場合、第1出力端Out1と電荷共有経路Dは電気的に接続され、第3スイッチ素子が第2状態で動作する場合、第1出力端Out1と電荷共有経路Dは切断される。第4スイッチ素子が第1状態で動作する場合、第2出力端Out2と電荷共有経路Dは電気的に接続され、第4スイッチ素子が第2状態で動作する場合、第2出力端Out2と電荷共有経路Dは切断される。
【0017】
第1スイッチ素子S1、第2スイッチ素子S2、第3スイッチ素子S3及び第4スイッチ素子S4の運行は、第1出力端Out1及び第2出力端Out2の電圧に、第1電圧Vghと第2電圧Vglとの間にある中間電圧レベルを持たせることができる。異なる実施例において、第1出力端Out1からの中間電圧レベルと第2出力端Out2からの中間電圧レベルは、それぞれ異なるクロック周期において発生される。
【0018】
図5bに示すように、クロック周期は八つの時間区間1〜8で表される。第1入力クロック信号CK_inは、時間区間4及び6において第1状態(高い状態)にあり、時間区間1〜3、7及び8において第2状態(低い状態)にある。第2入力クロック信号XCK_inは、時間区間1、2及び8において第1状態にあり、時間区間3及び7において第2状態にある。第1及び第2入力信号のデューティサイクルは50%より小さい。制御電圧VCSは、時間区間1及び5において第1状態にあり、時間区間2〜4、6、7及び8において第2状態にある(図5c参照)。第1出力信号CKの中間電圧レベルは、時間区間4及び6における電荷共有の結果である。尚、第2出力信号XCKの中間電圧レベルは、時間区間2及び8における電荷共有の結果である。
【0019】
図5cに示すタイムテーブルのように、時間区間1において、S1は接続状態にあり、且つS3は切断状態にあるため、CK_inが低い状態にあり、CKが低い状態(Vgl)にある。同樣に、S2は接続状態にあり、S4は切断状態にあるため、XCK_inが高い状態にあり、XCKも高い状態(Vgh)にある。
【0020】
時間区間2において、S1が接続状態にあり、S3が切断状態にあるため、CK_inは低い状態にあり、CKは低い状態(Vgl)にある。しかし、S2が切断状態で、S4が接続状態にあるため、第2出力端Out2の電圧レベルは、XCKから蓄積素子STGまでの電荷共有により低下される。
【0021】
時間区間3において、S1が接続状態にあり、S3が切断状態にあるため、CK_inは低い状態にあり、CKも低い状態(Vgl)にある。同樣に、S2が接続状態にあり、S4が切断状態にあるため、XCK_inは低い状態にあり、XCKも低い状態(Vgl)にある。
【0022】
時間区間4において、S1が切断状態で、且つS3が接続状態にある。そのため、蓄積素子STGの電荷が第1出力端Out1に共有されて、CKの電圧レベルが中間電圧レベルに引き上げられる。S2が接続状態にあるため、XCK_in及びXCKは低い状態にある。
【0023】
時間区間5において、S3が切断状態で、且つS1が接続状態にあり、CK_inが高い状態にあるため、CKは高い状態にある。S2が接続状態にあるため、XCK_in及びXCKは低い状態にある。S2が接続状態にあり、S4が切断状態にあるため、XCK_in及びXCKは低い状態にある。
【0024】
時間区間6において、電荷はCKから蓄積素子STGに共有される。
【0025】
時間区間7において、S1が接続状態にあり、S3が切断状態にあるため、CK_in及びCKは低い状態(Vgl)にある。S2が接続状態にあり、S4が切断状態にあるため、XCK_in及びXCKは低い状態にある。
【0026】
時間区間8において、電荷は蓄積素子STGからXCKに共有される。
【0027】
図6b及び図6cに示すように、制御電圧VCSは論理回路に印加される。図6b及び図6cは図6aの等価回路を示す。図6aは、図5aの電荷共有回路における第1信号経路P1を示す。図6cにおいて、論理回路から出力される電圧レベルA及びBは下記の論理演算式により決められる。
A=nCK_in OR(CK_in AND nVCS);
B=nCK_in;
n=否定(negated);
【0028】
電圧レベルA及びBは、第1出力端Out1の電圧レベルを決める。例えば、CK_inが低い状態にあり、VCSが高い状態にある場合、nCK_inは高い状態にあり、nVCSは低い状態にある。論理演算式(CK_in AND nVCS)の結果が低い状態であるので、Aは高い状態にあり、且つBも高い状態にある。そこで、図6dのタイムテーブルにおける時間区間1に示すように、PMOSが非導通状態にあり、NMOSが導通状態にあり、且つOut1が低い状態(Vgl=−10V)にある。
【0029】
時間区間2、3、7及び8において、CK_in及びVCSは低い状態にあって、nCK_in及びnVCSはすべて高い状態にある。論理演算式(CK_in AND nVCS)の結果が低い状態にあるので、Aは高い状態にあり、且つBも高い状態にある。時間区間1と同じように、Out1は低い状態にある。
【0030】
時間区間4及び6において、CK_inは高い状態、VCSは低い状態にあり、nCK_inは低い状態、nVCSは高い状態にある。(CK_in AND nVCS)の結果が高い状態であるので、Aは高い状態にあり、Bは低い状態にある。そこで、PMOS及びNMOSはすべて非導通状態にあって、S1が切断状態(図5a及び図6aを同時に参照)にある場合と相当し、電荷共有は第1出力端Out1及び蓄積素子STGの間において発生する(図5a参照)。
【0031】
時間区間5において、CK_in及びVCSはすべて高い状態にあり、nCK_in及びnVCSはすべて低い状態にある。(CK_in AND nVCS)の結果が低い状態であるので、Aは高い状態にあり、且つBは低い状態にある。そこで、PMOSは導通状態にあり、NMOSは非導通状態にある。Out1は高い状態にあり、またはVghつまり20Vと等しい。
【0032】
図6cの実施例において、レベルシフターは入力電圧を(0,3.3V)から(−10,20V)に変換するのに用いられる。
【0033】
論理回路は様々な用途に応用することができる。例えば、論理回路は、図6bに示すように、伝送ゲートを制御するのに用いられることができる。伝送ゲートは、図5aにおける電荷共有回路50の第1スイッチ素子S1と等価である。電圧レベルシフターA1(図5a及び図6aを同時に参照)は、図6bに示すレベルシフター/インバーター回路及びもう一つのインバーター(PMOS及びNMOSを含む)を含む。
【0034】
図7aは本発明のもう一つの実施例を示す図である。スイッチ素子S3及びS4を除くその他の二つのスイッチ素子S5及びS6も、電荷共有回路50’における第1出力端Out1及び第2出力端Out2の電圧レベルを変更させるのに用いられる。スイッチ素子S3及びS4は、電荷共有経路Dを介して、蓄積素子STGと第1出力端Out1との間、及び蓄積素子STGと第2出力端Out2との間における電荷共有を実施するのに用いられる。図7aに示すように、抵抗R2を備える電荷放出経路Eは、S5及びS6の間の接地端及び接続点に接続される。さらに、電荷共有回路50’は、第1入力信号CK_in、第2入力信号XCK_in、第1制御信号VCS1及び第2制御信号VCS2を受信するのに用いられる。
【0035】
図7bは、入力信号CK_in、XCK_in、制御電圧VCS1、VCS2及び出力クロック信号CK、XCKの関係を示す図である。図7cは対応するタイムテーブルを示す図である。
【0036】
時間区間1、4、7及び10において、S3、S4、S5及びS6は切断状態にあり、S1及びS2は接続状態にある。出力端Out1及びOut2の出力レベルは、それぞれ電圧レベルシフターA1及びA2からの電圧と同じである。
【0037】
時間区間2において、S2、S3及びS6は切断状態にあり、S4は接続状態にある。出力端Out2の出力レベルは、Out2から蓄積素子STGまでの電荷共有により低下される。
【0038】
時間区間3において、S2、S4及びS5は切断状態にあり、S6は接続状態にある。出力端Out2の出力レベルは、抵抗R2を通じて接地端までの電荷放出により0Vまで低下される。
【0039】
時間区間5において、S1、S3及びS6は切断状態にあり、S5は接続状態にある。出力端Out1の出力レベルは、抵抗R2を通じて接地端までの負電荷放出により0Vまで引き上げられる。
【0040】
時間区間6において、S1、S4及びS5は切断状態にあり、S3は接続状態にあるため、時間区間2において蓄積素子STGに蓄積されている電荷を出力端Out1までに共有させる。
【0041】
時間区間8、9、11及び12において、出力結果が少し異なる以外,時間区間2、3、5及び6の運行過程と類似している。
【0042】
注意すべきことは、図5bに示す期間3及び7は、極めて短い期間であっても良く、ひいては図8に示すように0であっても良い。同樣に、図7bに示す期間4及び10は極めて短い期間であっても良く、ひいては図9に示すように0であっても良い。従って、入力クロックのデューティサイクルは50%に近接、または等しいことが可能である。
【0043】
つまり、本発明は一つのクロック信号発生方法を提供し、該方法は、第1入力信号(XCK_in)により、第1信号経路(P2)において第1クロック信号(XCK)を発生させ、また、第2入力信号(CK_in)により第2信号経路(P1)において第2クロック信号(CK)を発生させることができ、各第1及び第2入力信号は、それぞれ第1信号状態(H)及び第2信号状態(L)を含み、各第1及び第2クロック信号はそれぞれ第1クロックレベル(Vgh=20V)及び第2クロックレベル(Vgl=−10V)を含む。
【0044】
クロック信号発生方法は、第1入力信号が第1信号状態(H)にあり、第2入力信号が第2信号状態(L)にある場合、第1信号経路から電荷蓄積素子までの第1電荷移動を実行することにより、第1クロック信号を第1クロックレベルから第1中間レベルまでに変換させるステップ(時間区間2;図5b、図8、図9及び図7bを参照)と、
第1入力レベルが第2信号状態(L)を維持する場合、第1クロック信号を第2クロックレベルにて動作させるステップ(図5b、図8における時間区間3;図7b及び図9における時間区間4)と、
第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態(H)にある場合、
第2クロック信号を第2クロックレベルから第2中間レベルまでに変換させ(図5b、図8における時間区間4、図7b及び図9図における時間区間5)、
第1クロック信号を第2クロックレベルにて動作させるとともに第2クロック信号を第1クロックレベルにて動作させ(図5b、図8における時間区間5、図7b及び図9における時間区間7)、
第2信号経路から電荷蓄積素子までの第2電荷移動を実行することにより、第2クロック信号を第1クロックレベルから第3中間レベルまでに変換させる(図5b、図8における時間区間6、図7b及び図9図における時間区間8)ステップと、
第2クロック信号が第1信号状態(H)を維持する場合、第2クロック信号を第2クロック状態(L)にて動作させる(図5b、図8における時間区間7、図7b及び図9における時間区間10)ステップと、
第1入力信号が第2信号状態(L)にあり、第2入力信号が第1信号状態(H)にある場合、第1クロック信号を第2クロックレベルから第4中間レベルに変換させる(図5b、図8における時間区間8、図7b及び図9における時間区間12)ステップ、および、
第1入力信号が第1信号状態にあり、第2入力信号が第2信号状態にある場合、第1クロック信号を第4中間レベルから第1クロックレベルに変換させるステップと、を含む。
【0045】
本発明の一つの実施例において、第1クロック信号を第2クロックレベルにて動作させるステップは、第2クロック信号を第2クロックレベルから第2中間レベルに変換させるステップの前に実行され、及び、第1入力信号が第2信号状態にある場合、第2クロック信号を第2クロックレベルにて動作させるステップは、第1クロック信号を第2クロックレベルから第4中間レベルに変換させるステップの前に実行される。
【0046】
本発明のもう一つの実施例において、前記第1クロック信号を第2クロックレベルにて動作させるステップは、第2クロック信号を第2クロックレベルから第2中間レベルに変換させるステップと同時(concurrent)に実行され、及び、第1信号が第2信号状態にある場合、第2クロック信号を第2クロック状態(L)にて動作させるステップは、第1クロック信号を第2クロックレベルから第4中間レベルに変換させるステップと同時(concurrent)に実行される。
【0047】
本発明の一つの実施例において、第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態(H)にある場合、電荷蓄積素子から第2信号経路までの第3電荷移動を実行することにより、第2クロック信号を第2クロックレベルから第2中間レベルに変換させる。また、第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態時(H)にある場合、電荷蓄積素子から第1信号経路までの第4電荷移動を実行することにより、第1クロック信号を第2クロックレベルから第4中間レベルに変換させる。
【0048】
本発明の一つの実施例において、第1クロック信号を第2クロックレベルにて動作させるステップは、第2クロック信号を第2クロックレベルから第2中間レベルに変換させるステップと同時に実行され、また、第1信号が第2信号状態(L)にある場合、第2クロック信号を第2クロック状態(L)にて動作させるステップは、第1クロック信号を第2クロックレベルから第4中間レベルに変換させるステップの前に実行される。
【0049】
本発明のもう一つの実施例において、第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態(H)にある場合、電荷蓄積素子から第2信号経路までの第3電荷移動を実行して、前記第2クロック信号を前記第2クロックレベルから第2中間レベルに変換させる。また、第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態(H)にある場合、電荷蓄積素子から第1信号経路までの第4電荷移動を実行して、これにより第1クロック信号を第2クロックレベルから第4中間レベルに変換させる。
【0050】
本発明の一つの実施例において、第1中間レベルは、実質的に第3中間レベルと同様であり、第2中間レベルは、実質的に第4中間レベルと同様である。
【0051】
本発明のもう一つの実施例において、第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態(H)にある場合、電荷蓄積素子から第2信号経路までの第3電荷移動を実行して、これにより前記第2クロック信号を前記第2クロックレベルから第2中間レベルに変換させる。また、第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態(H)にある場合、電荷蓄積素子から第1信号経路までの第4電荷移動を実行して、これにより第1クロック信号を第2クロックレベルから第4中間レベルに変換させる。
【0052】
本発明の一つの実施例において、第1中間レベルは、実質的に第3中間レベルと同様であり、第2中間レベルは、実質的に第4中間レベルと同様である。
【0053】
本発明のもう一つの実施例において、第1中間レベルは、実質的に第2中間レベルと同様である。
【0054】
本発明の一つの実施例において、第1信号経路から電荷蓄積素子までの第1電荷移動を実行するステップの後に、及び、第1入力レベルが第2信号状態(L)を維持する場合、第1クロック信号を第2クロックレベルにて動作させるステップの前に、第1入力信号が第1信号状態、且つ、第2入力信号が前記第2信号状態を維持する場合(図7b及び図9における時間区間3)、更に、第1クロック信号を第1中間レベルから第1中間レベルと第2クロックレベルとの間にある第5中間レベルに変換させるステップを含む。また、第2クロック信号を第2クロックレベルから第2中間レベルに変換させるステップの後に、及び、第1クロック信号を第2クロックレベルにて、且つ第2クロック信号を第1クロックレベルにて動作させるステップの前に、第1入力レベルが第2信号状態(L)にあり、第2入力レベルが前記第1信号状態(H)にある場合(図7b及び図9における時間区間6)、更に、第2クロック信号を第2中間レベルから第2中間レベルと第1クロックレベルとの間にある第6中間レベルに変換させるステップを含む。また、第2信号経路から電荷蓄積素子までの第2電荷移動を実行して、これにより第2クロック信号を第1クロックレベルから第3中間レベルに変換させるとともに、第2クロック信号を第2クロック状態(L)にて動作させるステップの後、更に、第2クロック信号を第3中間レベルから第3中間レベルと第2クロックレベルとの間にある第7中間レベル(図7b及び図9における時間区間9)に変換させるステップを含む。また、第1クロック信号を第2クロックレベルから第4中間レベルに変換させるステップの後に、及び、第1クロック信号を第4中間レベルから第1クロックレベルに変換させるステップの前に、更に、第1クロック信号を第4中間レベルから第4中間レベルと第1クロックレベル(H)との間にある第8中間レベル(図7b及び図9における時間区間11)に変換させるステップを含む。
【0055】
本発明の一つの実施例において、第1入力信号が第2信号状態(L)にあり、第2入力信号が第1信号状態(H)にある場合、電荷蓄積素子から第2信号経路までの第3電荷移動を実行して、これにより第2クロック信号を第2クロックレベルから第2中間レベルと第1クロックレベル(H)との間にある第6中間レベルに変換させ、及び、第1入力信号が第1信号状態(H)にあり、第2入力信号が第2信号状態(L)にある場合、電荷蓄積素子から第1信号経路までの第4電荷移動を実行して、これにより第1クロック信号を第4クロックレベルから第4中間レベルと第1クロックレベル(H)との間にある第8中間レベルに変換させる。
【0056】
本発明のもう一つの実施例において、第1入力信号が第1信号状態を維持する場合、蓄積素子に蓄積されている電荷を接地端へ放出し、これにより第1クロック信号を第1中間レベルから第5中間レベル(接地電位)に変換させ、また、第2入力信号が第1信号状態を維持する場合、蓄積素子に蓄積されている電荷を接地端へ放出し、これにより第2クロック信号を第3中間レベルから第7中間レベル(接地電位)に変換させる。
【0057】
本発明の一つの実施例において、第2入力信号が第1信号状態(H)維持する場合、抵抗を介して第2信号経路を接地端に接続させ、これにより第2クロック信号を第2クロックレベルから第2中間レベル(接地電位)に変換させる。また、第1入力信号が第1信号状態を維持する場合、抵抗を介して第1信号経路を接地端に接続させ、これにより第1クロック信号を第2クロックレベルから第4中間レベルまでに変換させる。
【0058】
本発明は、また、クロック信号発生回路を提供する。クロック信号発生回路は、第1信号経路において第1クロック信号を提供する第1出力端と、第2信号経路において第2クロック信号を提供する第2出力端と、第1及び第2信号経路に接続される電荷蓄積素子と、制御モジュールとを備える。そのうち、各前記第1及び第2出力端は第1信号状態及び第2信号状態で動作可能であって、制御モジュールは、第1出力端が第1信号状態にあり、且つ、第2出力端が第2信号状態にある場合、第1信号経路から電荷蓄積素子までの第1電荷移動を実行し、第1及び第2出力端ともが第2信号状態にて動作する場合、電荷蓄積素子から第2信号経路までの第2電荷移動を実行し、第1出力端が第2信号状態にあり、且つ、第2出力端が第1信号状態にある場合、第2信号経路から電荷蓄積素子までの第3電荷移動を実行し、第1及び第2出力端ともが第2信号状態にて動作する場合、電荷蓄積素子から第2信号経路までの第4電荷移動を実行するのに用いられる。
【0059】
本発明の一つの実施例において、第1出力端は、第1電荷移動と第2電荷移動との間にある第2信号状態にて動作する。
【0060】
本発明の一つの実施例において、第2出力端は第3電荷移動と第4電荷移動との間にある第2信号状態にて動作する。
【0061】
本発明の一つの実施例において、各第1及び第2クロック信号は、第1電圧レベル及び比較的低い第2電圧レベルを有し、そのうち、第1クロック信号が第1電圧レベルにある場合、第1出力端が第1信号状態にて動作し、第1信号クロック信号が第2電圧レベルにある場合、第1出力端が第2信号状態にて動作し、且つ、第1電荷移動及び第4電荷移動を実行する時、第1クロック信号は第1と第2電圧レベルの間にある。また、第2クロック信号が第1電圧レベルにある場合、第2出力端は第1信号状態にて動作し、第2信号クロック信号が第2電圧レベルにある場合、第2出力端は第2状態にて動作し、且つ、第2電荷移動及び第3電荷移動を実行する時、第1クロック信号は第1と第2電圧レベルの間にある。
【0062】
本発明の一つの実施例によれば、第2及び第3電荷移動の間にある場合、第2クロック信号が第1電圧レベルにあり、第1クロック信号が第2電圧レベルにある。
【0063】
本発明に係るクロック信号発生回路は、第1入力信号(XCK_in)、第2入力信号(CK_in)及び制御信号(VCS)を受信するのに用いられ、第1入力信号に基づき、第1信号経路(P2)において第1クロック信号(XCK)を発生し、また、第2入力信号に基づき、第2信号経路(P1)において第2クロック信号(CK)を発生し、なお、各第1及び第2入力信号がそれぞれ第1信号状態(H)及び第2信号状態(L)を含み、各第1及び第2クロック信号はそれぞれ第1クロックレベル(Vgh=20V)及び第2クロックレベル(Vgl=−10V)を含む。クロック信号発生回路は、第1クロック信号を提供するための第1出力端と、第2クロック信号を提供するための第2出力端と、第1入力レベルが第1信号状態(H)にある場合、第1信号経路に第1クロックレベルに相当する電圧レベルを提供するとともに、前記第1入力レベルが前記第2信号状態(L)にある場合、第1信号経路に第2クロックレベルに相当する電圧レベルを提供するための第1電圧レベルシフターと、第2入力信号が第1信号状態(H)にある場合、第2信号経路に第1クロックレベルに相当する電圧レベルを提供するとともに、第2入力信号が第2信号状態(L)にある場合、第2信号経路に第2クロックレベルに相当する電圧レベル提供するための第2電圧レベルシフターと、第1信号経路に位置し、第1入力信号及び制御信号により接続状態或いは切断状態で動作する第1スイッチ素子(S2)と、第2信号経路に位置し、第2入力信号及び制御信号により接続状態或いは切断状態で動作する第2スイッチ素子(S1)と、第1スイッチ素子と第1出力端との間にある第1接続点により、電荷蓄積素子を第1信号経路に電気的に接続させ、第1入力信号及び制御信号により接続状態或いは切断状態にて動作する第3スイッチ素子(S4)と、第2スイッチ素子と第2出力端との間にある第2接続点により、電荷蓄積素子を第2信号経路に電気的に接続させ、第2入力信号及び制御信号により接続状態或いは切断状態にて動作する第4スイッチ素子(S3)を備える。
【0064】
本発明によれば、制御信号は第1制御レベル(H)及び第2制御レベル(L)を含み、クロック信号発生回路は、更に、第1、第2、第3及び第4スイッチ素子を制御するための論理回路を備え、これによって、第1スイッチ素子(S2)は、第2入力信号が第1信号状態(H)にあり、且つ制御信号が第1制御レベル(H)にある場合、或いは第1入力信号が第1信号状態(H)にあり、且つ制御信号が第2制御レベル(L)にある場合、接続状態にて動作し、また、第1スイッチ素子(S2)は、第2入力信号が第1信号状態(H)にあり、且つ制御信号が第2制御レベル(L)にある場合、切断状態にて動作する。さらに、第2スイッチ素子(S1)は、第1入力信号が第2信号状態(L)にある場合、或いは第1入力信号が第1信号状態(H)にあり、且つ制御信号が第1制御レベル(H)にある場合、接続状態にて動作し、また、第2スイッチ素子(S1)は、第1入力信号が第1信号状態(H)にあり、且つ制御信号が第2制御レベル(L)にある場合、切断状態にて動作する。第3スイッチ素子(S4)は、第1スイッチ素子が切断状態にある場合、接続状態にて動作し、且つ、第1スイッチ素子が接続状態にある場合、切断状態にて動作する。第4スイッチ素子(S3)は、第2スイッチ素子が切断状態にある場合、接続状態にて動作し、且つ第2スイッチ素子が接続状態にある場合、切断状態にて動作する。
【0065】
本発明によれば、クロック信号発生回路は、更に、第1信号経路(P2)及び電圧レベル変換経路に電気的に接続されて、第1信号経路の電圧レベルを第1クロックレベル(H)と第2クロックレベル(L)との間にある異なる電圧レベルに変換させる第5スイッチ素子(S6)と、第2信号経路(P1)及び電圧レベル変換経路に電気的に接続されて、第2信号経路を異なる電圧レベルに変換させる第6スイッチ素子(S5)とを備える。
【0066】
本発明のもう一つの実施例において、クロック信号発生回路は、更に、第1アドバンスト・コントロールレベル(H)及び第2アドバンスト・コントロールレベル(L)を含むアドバンスト・コントロール信号を受信し、クロック信号発生回路は、更に、第1信号経路(P2)と電圧レベル変換経路を電気的に接続させて、第1信号経路の電圧レベルを第1クロックレベル(H)と第2クロックレベル(L)との間にある異なる電圧レベルに変換させる第5スイッチ素子と、第2信号経路(P1)と電圧レベル変換経路を電気的に接続させて、第2信号経路を異なる電圧レベルに変換させる第6スイッチ素子とを含み、そのうち、論理回路は、更に、第5及び第6スイッチ素子を制御するのに用いられ、これにより、第5スイッチ素子(S6)は、第1入力信号が第1信号状態(H)にあり、アドバンスト・コントロール信号が第2アドバンスト・コントロールレベル(L)にある場合、接続状態にて動作され、且つ、第5スイッチ素子は、第1入力信号が第2信号状態(L)にあり、或いは第1入力信号が第1信号状態(H)にあり、且つアドバンスト・コントロール信号が第2アドバンスト・コントロールレベル(L)にある場合、切断状態にて動作され、また、第6スイッチ素子(S5)は、第2入力信号が第1信号状態(H)にあり、且つアドバンスト・コントロール信号が第2アドバンスト・コントロールレベル(L)にある場合、接続状態にて動作され、且つ、第6スイッチ素子は、第2入力信号が第2信号状態(L)にあり、或いは第2入力信号が第1信号状態(H)にあり、且つアドバンスト・コントロール信号が第2アドバンスト・コントロールレベル(L)にある場合、切断状態にて動作される。
【0067】
本発明のもう一つの実施例において、論理回路は、更に、第1入力信号が第1信号状態(H)にあり、第2入力信号が第2信号状態(L)にある場合、第1信号経路から電荷蓄積素子までの第1電荷移動を実行し、これにより第1クロック信号を第1クロックレベルから第1中間レベルまでに変換し、第1入力レベルが依然として第2信号状態(L)にある場合、第1クロック信号を第2クロックレベルにて動作させ、第1入力信号が第2信号状態(L)にあり、且つ、第2入力信号が第1信号状態(H)にある場合、第2クロック信号を第2クロックレベルから第2中間レベルまでに変換し、第1クロック信号を第2クロックレベルにて動作させるとともに第2クロックレベルを第1クロックレベルにて動作させ、第2信号経路から電荷蓄積素子までの第2電荷移動を実行することにより、第2クロック信号を第1クロックレベルから第3中間レベルまでに変換し、また、第2クロック信号が依然として第1信号状態(H)にある場合、第2クロック信号を第2クロック状態(L)にて動作させ、第1入力信号が第2信号状態(L)にあり、且つ、第2入力信号が第1信号状態(H)にある場合、第1クロック信号を第2クロックレベルから第4中間レベルに変換させ、また、第1入力信号が第1信号状態にあり、且つ、第2入力信号が第2信号状態にある場合、第1クロック信号を第4中間レベルから第1クロックレベルに変換させる。
【0068】
注意すべきことは、図5a、図5b、図5c、図7a、図7b、図7c、図7d、図8及び図9に示す実施例において、二つのクロック信号(CK及びXCK)だけをシフトレジスター(図2を参照)に提供してゲートライン信号を発生させる。公知の技術によれば、電荷共有は、図4aに示すように、二つのクロック信号の間で発生されている。しかし、本発明の各実施例では、二つのクロック信号の間には、直接的な電荷共有がなく、電荷共有素子を介して行われている。電荷共有は、入力クロック信号が高い状態にある時、重なる時間がない場合に行う。図5b、図7b、図8及び図9に示すように、入力クロック信号(CK_in及びXCK_in)の一方が高い状態にある場合、もう一方は必ず低い状態にある。
【0069】
その他の実施例において、シフトレジスターは、二つ以上のクロック信号を利用することによりゲートライン信号を発生することも可能である。例えば、図10に示すように、四つのクロック信号CLK1、CLK2、CLK3及びCLK4を用いてゲートライン信号を発生することができる。第3回路素子、例えば、電荷蓄積素子から電荷共有を実施させるために、入力クロック信号は、任意の入力クロック信号の高い状態がその他の入力クロック信号の高い状態と重なる時間がないように設計される。図11に示すように、入力クロック信号CK1_inが高い状態にあれば、入力クロック信号CK3_inは必ず低い状態にある。入力クロック信号CK3_inが高い状態にあれば、入力クロック信号CK1_inは必ず低い状態にある。同様に、入力クロック信号CK2_inが高い状態にあれば、入力クロック信号CK4_inは必ず低い状態にあり、入力クロック信号CK4_inが高い状態にあれば、入力クロック信号CK2_inは必ず低い状態にある。従って、クロック信号CLK1、CLK3の間において,電荷共有は、図5a、図6b、図6c、図7c及び図7dに示す回路により実現できる。同時に、電荷共有は、クロック信号CLK2、CLK4の間においても実現することができる。また、三つのクロック信号の実施形態で、電荷共有はクロック信号CLK1、CLK3の間或いはクロック信号CLK3、CLK1の間において実現できる。
【0070】
本発明に係るクロック信号発生回路及び方法は、シフトレジスターが二つ、三つ、四つまたはそれ以上のクロック信号を有する場合に応用され、ゲートライン信号を発生することができる。
【0071】
以上、本発明の好適な実施例をあげ説明したが、本発明はこれらの実施例に限定されるものではない。当業者であれば、本発明の精神及び範囲を逸脱しない限り、多少の変動や潤色を加えることができる。従って、本発明の保護範囲は、特許請求の範囲の記載を基準とする。
【符号の説明】
【0072】
1:液晶パネル 10:画素アレイ
200:データ駆動回路 300:ゲート駆動回路
50:電荷共有回路 50’:電荷共有回路
【技術分野】
【0001】
本発明はクロック信号発生回路に関し、特に、液晶表示パネルに用いられるクロック信号発生回路に関する。
【背景技術】
【0002】
図1は、従来の液晶パネル1を示す略図である。液晶パネル1は2次元の画素アレイ10を含む。画素アレイ10は、複数の行および複数の列と、1列の画素ユニットを選択または駆動するための複数のゲートラインと、1行の画素ユニットにデータを提供するための複数のデータラインと、を有する。従って、液晶パネル1は、ゲートライン信号を各ゲートラインに提供するゲート駆動回路300、及びデータ信号を各データラインに提供するデータ駆動回路200を更に含む。
【0003】
ゲート駆動回路300は、複数の直列に接続されるシフトレジスターSR1(shift register)を含み、各シフトレジスターの出力信号をゲートラインに対応されるゲートライン信号とするとともに、次の段階のシフトレジスターのスタート信号ともする。図2に示すように、第1段階のシフトレジスターSR1のスタート信号はST信号により提供されて、その他の各段階のスタート信号は前の段階のシフトレジスターにより提供される。図2に示すように、奇数段階のシフトレジスターのクロック信号入力端CKは、クロック信号CKを受信し、偶数段階のシフトレジスターのクロック信号入力端CKは、クロック信号XCKを受信する。図3に示すように、クロック信号XCKは、クロック信号CKと逆相であり、そのデューティサイクル(duty cycle)はすべて50%である。
【0004】
ゲート駆動回路基板技術(gate on array:GOA)を利用して製造されたゲート駆動回路において、クロック信号の電圧(Vgh=23V、且つ、Vgl=−10V)は、低電圧波形が電圧レベルシフターによって上昇されたものである。シフトレジスターは、ガラス基板上に製造され、電圧レベルシフターのチップは、プリント配線板(printed wire board:PWB)或いはプリント基板(printed circuit board:PCB)に実装される。フレキシブルプリント回路(Flexible Printed Circuit)は、ガラス基板及びプリント配線板またはプリント基板を接続させるのに用いられる。クロック信号間のピーク値の電圧差、及びクロック信号を受信するシフトレジスターの数が大きいので、寄生容量の消費電力が大きくなり且つ浪費が生じる。
【0005】
寄生容量の消費電力を低下させる方法は、クロック信号の電圧レベルを変換する際、生じた電圧の急増または急落を電荷共有方式によって低減させることである。図4aに示すように、電圧レベルシフターは、クロック信号CK−in及びその逆相クロック信号XCK_in(図4b参照)及び約3.3Vの制御電圧VCSを受信するための入力端を有する。電圧レベルシフターは、出力クロック信号CK及びXCKを提供するための二つの電圧増幅器A1、A2を含む。スイッチ素子S1は、増幅器A1と出力CKとの間に位置し、スイッチ素子S2は、増幅器A2と出力XCKとの間に位置し、三つ目のスイッチ素子S3及び抵抗Rは、CKとXCKとの間に直列に接続される。スイッチ素子S1、S2及びS3の動作時間は下記の通りである。
【0006】
時間区間1及び3において、スイッチ素子S1及びS2は接続状態にあり、スイッチ素子S3は切断状態にある。従って、CK及びXCKの電圧レベルはそれぞれ増幅器A1及びA2の出力である。
【0007】
時間区間2及び4において、スイッチ素子S1及びS2は切断状態にあり、スイッチ素子S3は接続状態にあって、これによりCK及びXCKの間に電荷共有を行わせる。しかしながら、消費電力が電荷共有によって低下される際、ゲートラインのスイッチには遅延が発生する。
【発明の概要】
【発明が解決しようとする課題】
【0008】
従って、本発明はクロック信号発生回路を提供して、当該技術分野における上記欠陥を解決する。
【課題を解決するための手段】
【0009】
本発明はクロック信号発生回路を提供する。クロック信号発生回路は、それぞれ第1及び第2入力信号に応じて第1及び第2クロック信号を提供する二つの出力端を備える。電荷蓄積素子は、第1クロック信号がハイレベルである期間内に、第1出力端から電荷蓄積素子までの電荷移動を実行し、また、第2クロック信号が低レベルの場合、電荷蓄積素子から第2出力端までの電荷移動を実行するのに用いられる。クロック周期の他の時間区間において、電荷蓄積素子は、第2クロック信号がハイレベルである期間内に第2出力端から電荷蓄積素子までの電荷移動を実行し、また、第1クロック信号が低レベルの場合、電荷蓄積素子から第1出力端までの電荷移動を実行するのに用いられる。
【0010】
従って、本発明の一つ目の目的は、クロック信号発生方法を提供することであって、第1入力信号に基づいて第1信号経路で第1クロック信号を発生し、また、第2入力信号に基づいて第2信号経路で第2クロック信号を発生する。各第1及び第2入力信号は、それぞれ第1信号状態(High)及び第2信号状態(Low)を含み、第1及び第2クロック信号は、それぞれ第1クロックレベル及び第2クロックレベルを含み、クロック信号発生方法は下記のステップを含む。第1入力信号が第1信号状態にあり、且つ、第2入力信号が第2信号状態にある場合、第1信号経路から電荷蓄積素子までの第1電荷移動を実行することにより、第1クロック信号を第1クロックレベルから第1中間レベルに変換させる工程と;第1入力レベルが第2信号状態を維持する場合、第1クロック信号を第2クロックレベルで動作させる工程と;第1入力信号が第2信号状態にあり、且つ、第2入力信号が第1信号状態にある場合、第2クロック信号を第2クロックレベルから第2中間レベルに変換させ、且つ、第1クロック信号を第2クロックレベルで動作させ、第2クロック信号を第1クロックレベルにて動作させ、及び第2信号経路から電荷蓄積素子までの第2電荷移動を実行することにより、第2クロック信号を第1クロックレベルから第3中間レベルに変換させる工程と;第2クロック信号が第1信号状態を維持する場合、第2クロック信号を第2クロック状態で動作させるステップと;第1入力信号が第2信号状態にあり、且つ、第2入力信号が第1信号状態にある場合、第1クロック信号を第2クロックレベルから第4中間レベルに変換させる工程と;第1入力信号が第1信号状態にあり、且つ、第2入力信号が第2信号状態にある場合、第1クロック信号を第4中間レベルから第1クロックレベルに変換させる工程と、を含む。
【0011】
本発明の二つ目の目的は、クロック信号発生回路を提供して、第1入力信号(XCK_in)、第2入力信号(CK_in)及び制御信号(VCS)を受信し、第1入力信号に基づいて第1信号経路(P2)で第1クロック信号(XCK)を発生させ、第2入力信号に基づいて第2信号経路(P1)で第2クロック信号(CK)を発生させる。各第1及び第2入力信号は、それぞれ第1信号状態(H)及び第2信号状態(L)を含み、各第1及び第2クロック信号は、それぞれ第1クロックレベル(Vgh=20V)及び第2クロックレベル(Vgl=−10V)を含む。クロック信号発生回路は、第1クロック信号を提供するための第1出力端と、第2クロック信号を提供するための第2出力端と、第1入力信号が第1信号状態にある場合、第1信号経路に第1クロックレベルに相当する電圧レベルを提供し、且つ、第1入力信号が第2信号状態にある、第1信号経路に第2クロックレベルに相当する電圧レベルを提供するための第1電圧レベルシフターと、第2入力信号が第1信号状態にある場合、第2信号経路に第1クロックレベルに相当する電圧レベルを提供し、また、第2入力信号が第2信号状態にある場合、第2信号経路に第2クロックレベルに相当する電圧レベルを提供するための第2電圧レベルシフターと、第1信号経路に位置し、第1入力信号及び制御信号により接続状態または切断状態に動作する第1スイッチ素子(S2)と、第2信号経路に位置し、第2入力信号及び制御信号により接続状態または切断状態に動作する第2スイッチ素子(S1)と、第1スイッチ素子と第1出力端との間にある第1接続点を介して、電荷蓄積素子を第1信号経路に電気的接続させ、第1入力信号及び制御信号により接続状態或いは切断状態に動作する第3スイッチ素子(S4)と、第2スイッチ素子と第2出力端との間にある第2接続点を介して、電荷蓄積素子を第2信号経路に電気的接続させ、第2入力信号及び制御信号により接続状態或いは切断状態に動作する第4スイッチ素子(S3)と、を備える。
【0012】
本発明の三つ目の目的は、クロック信号発生回路を提供することであり、前記クロック信号発生回路は、第1信号経路において第1クロック信号を提供する第1出力端と、第2信号経路において第2クロック信号を提供する第2出力端と、第1及び第2信号経路に接続される電荷蓄積素子と、制御モジュールと、を備える。前記各第1及び第2出力端は、第1信号状態及び第2信号状態で動作可能であり、前記制御モジュールは、第1出力端が第1信号状態にあり、且つ、第2出力端が第2信号状態にある場合、第1信号経路から電荷蓄積素子までの第1電荷移動を実行させ、第1及び第2出力端ともが第2信号状態で動作する場合、電荷蓄積素子から第2信号経路までの第2電荷移動を実行させ、第1出力端が第2信号状態にあり、且つ、第2出力端が第1信号状態にある場合、第2信号経路から電荷蓄積素子までの第3電荷移動を実行させ、第1及び第2出力端ともが第2信号状態で動作する場合、電荷蓄積素子から第2信号経路までの第4電荷移動を実行させる。
【0013】
本発明の上述した内容と他の目的、特徴、利点および実施例をより一層明確に判るため、下記の図面について詳細に説明する。図5aから図11までの記述を通して、本発明をより明確に理解することができる。
【図面の簡単な説明】
【0014】
【図1】従来の液晶表示パネルを示す略図である。
【図2】直列に接続されるシフトレジスターを有するゲート駆動回路を示す略図である。
【図3】ゲートライン信号とクロック信号との関係を示すタイミング図である。
【図4a】公知の電荷共有裝置を示す略図である。
【図4b】公知の電荷共有裝置のクロック入力及び発生したクロック信号を示す略図である。
【図5a】本発明の一つの実施例による電荷共有回路を示す略図である。
【図5b】本発明の一つの実施例による電荷共有回路のクロック入力及び発生したクロック信号を示す略図である。
【図5c】本発明の一つの実施例による電荷共有過程のタイムテーブルを示す図である。
【図6a】図5aの実施例による電荷共有回路の部分的回路を示す図である。
【図6b】図6aの実施例による回路の等価回路を示す図である。
【図6c】図6aの実施例による回路のもう一つの等価回路を示す図である。
【図6d】図6cの一実施例による回路の電荷共有過程のタイムテーブルを示す図である。
【図7a】本発明のもう一つの実施例による電荷共有回路を示す略図である。
【図7b】図7aの一実施例による電荷共有回路のクロック入力及び発生したクロック信号を示す略図である。
【図7c】図7aの一実施例による電荷共有過程のタイムテーブルを示す図である。
【図7d】図7aの一実施例による回路の等価回路を示す図である。
【図8】本発明のもう一つの実施例による電荷共有回路のクロック入力及び発生したクロック信号を示す略図である。
【図9】本発明のその他の実施例による電荷共有回路のクロック入力及び発生したクロック信号を示す略図である。
【図10】本発明の一つの実施例によるシフトレジスターの異なる配列方式を示す略図である。
【図11】本発明の一つの実施例において、四つの入力クロック信号を用いてゲートライン信号を発生する時の位相関係を示す図である。
【発明を実施するための形態】
【0015】
図5aは、本発明の一つの実施例による電荷共有回路50を示す略図である。電荷共有回路50は、第1入力信号XCK_in、第2入力信号CK_in及び制御信号VCSを受信するのに用いられる。電荷共有回路50は、第1電圧レベルリフターA1とも呼べる第1増幅器A1と、第2電圧レベルリフターA2とも呼べる第2増幅器A2とを含み、前記第1増幅器A1の入力端は、第1入力信号CK_inに結合され、第1入力信号CK_inに基づいて第1信号経路P1で第1出力信号CKを第1出力端Out1に提供し、前記第2増幅器A2の入力端は第2入力信号XCK_inに結合され、第2入力信号XCK_inに基づいて第2信号経路P2において第2出力信号XCKを第2出力端Out2に提供する。第1スイッチ素子S1は第1信号経路P1に位置し、第2スイッチ素子S2は第2信号経路に位置する。第3スイッチ素子S3及び第4スイッチ素子S4は、第1出力端out1と第2出力端Out2との間に直列に接続される。図5aに示すように、第1スイッチ素子S1は二つの切換端を有し、第1切換端は第1電圧レベルリフターA1に接続され、第2切換端は第1出力端Out1に接続される。同樣に、第2スイッチ素子S2も二つの切換端を有し、第1切換端は第2電圧レベルリフターA2に接続され、第2切換端は第2出力端Out2に接続される。電荷蓄積素子STGを有する電荷共有経路Dは、第3スイッチ素子S3及び第4スイッチ素子S4との間の接地端及び接続点Qに接続される。図5aに示すように、電荷蓄積素子STGは、直列に接続された抵抗R及びコンデンサCを含む。
【0016】
各第1スイッチ素子S1、第2スイッチ素子S2、第3スイッチ素子S3及び第4スイッチ素子S4は、第1状態及び第2状態で動作することができる。第1状態で動作する時、スイッチ素子は信号を第1切換端から第2切換端に転送させる。第2状態時で動作する時、スイッチ素子の第1切換端及び第2切換端は切断される。従って、第1スイッチ素子が第1状態で動作する時、第1出力端Out1と第1電圧レベルリフターA1は電気的に接続され、第1スイッチ素子が第2状態で動作する時、第1出力端Out1と第1電圧レベルリフターA1は切断される。同様に、第2スイッチ素子が第1状態で動作する時、第2出力端Out2と第2電圧レベルリフターA2は電気的に接続され、第2スイッチ素子が第2状態で動作する時、第2出力端Out2と第2電圧レベルリフターA2は切断される。第3スイッチ素子が第1状態で動作する場合、第1出力端Out1と電荷共有経路Dは電気的に接続され、第3スイッチ素子が第2状態で動作する場合、第1出力端Out1と電荷共有経路Dは切断される。第4スイッチ素子が第1状態で動作する場合、第2出力端Out2と電荷共有経路Dは電気的に接続され、第4スイッチ素子が第2状態で動作する場合、第2出力端Out2と電荷共有経路Dは切断される。
【0017】
第1スイッチ素子S1、第2スイッチ素子S2、第3スイッチ素子S3及び第4スイッチ素子S4の運行は、第1出力端Out1及び第2出力端Out2の電圧に、第1電圧Vghと第2電圧Vglとの間にある中間電圧レベルを持たせることができる。異なる実施例において、第1出力端Out1からの中間電圧レベルと第2出力端Out2からの中間電圧レベルは、それぞれ異なるクロック周期において発生される。
【0018】
図5bに示すように、クロック周期は八つの時間区間1〜8で表される。第1入力クロック信号CK_inは、時間区間4及び6において第1状態(高い状態)にあり、時間区間1〜3、7及び8において第2状態(低い状態)にある。第2入力クロック信号XCK_inは、時間区間1、2及び8において第1状態にあり、時間区間3及び7において第2状態にある。第1及び第2入力信号のデューティサイクルは50%より小さい。制御電圧VCSは、時間区間1及び5において第1状態にあり、時間区間2〜4、6、7及び8において第2状態にある(図5c参照)。第1出力信号CKの中間電圧レベルは、時間区間4及び6における電荷共有の結果である。尚、第2出力信号XCKの中間電圧レベルは、時間区間2及び8における電荷共有の結果である。
【0019】
図5cに示すタイムテーブルのように、時間区間1において、S1は接続状態にあり、且つS3は切断状態にあるため、CK_inが低い状態にあり、CKが低い状態(Vgl)にある。同樣に、S2は接続状態にあり、S4は切断状態にあるため、XCK_inが高い状態にあり、XCKも高い状態(Vgh)にある。
【0020】
時間区間2において、S1が接続状態にあり、S3が切断状態にあるため、CK_inは低い状態にあり、CKは低い状態(Vgl)にある。しかし、S2が切断状態で、S4が接続状態にあるため、第2出力端Out2の電圧レベルは、XCKから蓄積素子STGまでの電荷共有により低下される。
【0021】
時間区間3において、S1が接続状態にあり、S3が切断状態にあるため、CK_inは低い状態にあり、CKも低い状態(Vgl)にある。同樣に、S2が接続状態にあり、S4が切断状態にあるため、XCK_inは低い状態にあり、XCKも低い状態(Vgl)にある。
【0022】
時間区間4において、S1が切断状態で、且つS3が接続状態にある。そのため、蓄積素子STGの電荷が第1出力端Out1に共有されて、CKの電圧レベルが中間電圧レベルに引き上げられる。S2が接続状態にあるため、XCK_in及びXCKは低い状態にある。
【0023】
時間区間5において、S3が切断状態で、且つS1が接続状態にあり、CK_inが高い状態にあるため、CKは高い状態にある。S2が接続状態にあるため、XCK_in及びXCKは低い状態にある。S2が接続状態にあり、S4が切断状態にあるため、XCK_in及びXCKは低い状態にある。
【0024】
時間区間6において、電荷はCKから蓄積素子STGに共有される。
【0025】
時間区間7において、S1が接続状態にあり、S3が切断状態にあるため、CK_in及びCKは低い状態(Vgl)にある。S2が接続状態にあり、S4が切断状態にあるため、XCK_in及びXCKは低い状態にある。
【0026】
時間区間8において、電荷は蓄積素子STGからXCKに共有される。
【0027】
図6b及び図6cに示すように、制御電圧VCSは論理回路に印加される。図6b及び図6cは図6aの等価回路を示す。図6aは、図5aの電荷共有回路における第1信号経路P1を示す。図6cにおいて、論理回路から出力される電圧レベルA及びBは下記の論理演算式により決められる。
A=nCK_in OR(CK_in AND nVCS);
B=nCK_in;
n=否定(negated);
【0028】
電圧レベルA及びBは、第1出力端Out1の電圧レベルを決める。例えば、CK_inが低い状態にあり、VCSが高い状態にある場合、nCK_inは高い状態にあり、nVCSは低い状態にある。論理演算式(CK_in AND nVCS)の結果が低い状態であるので、Aは高い状態にあり、且つBも高い状態にある。そこで、図6dのタイムテーブルにおける時間区間1に示すように、PMOSが非導通状態にあり、NMOSが導通状態にあり、且つOut1が低い状態(Vgl=−10V)にある。
【0029】
時間区間2、3、7及び8において、CK_in及びVCSは低い状態にあって、nCK_in及びnVCSはすべて高い状態にある。論理演算式(CK_in AND nVCS)の結果が低い状態にあるので、Aは高い状態にあり、且つBも高い状態にある。時間区間1と同じように、Out1は低い状態にある。
【0030】
時間区間4及び6において、CK_inは高い状態、VCSは低い状態にあり、nCK_inは低い状態、nVCSは高い状態にある。(CK_in AND nVCS)の結果が高い状態であるので、Aは高い状態にあり、Bは低い状態にある。そこで、PMOS及びNMOSはすべて非導通状態にあって、S1が切断状態(図5a及び図6aを同時に参照)にある場合と相当し、電荷共有は第1出力端Out1及び蓄積素子STGの間において発生する(図5a参照)。
【0031】
時間区間5において、CK_in及びVCSはすべて高い状態にあり、nCK_in及びnVCSはすべて低い状態にある。(CK_in AND nVCS)の結果が低い状態であるので、Aは高い状態にあり、且つBは低い状態にある。そこで、PMOSは導通状態にあり、NMOSは非導通状態にある。Out1は高い状態にあり、またはVghつまり20Vと等しい。
【0032】
図6cの実施例において、レベルシフターは入力電圧を(0,3.3V)から(−10,20V)に変換するのに用いられる。
【0033】
論理回路は様々な用途に応用することができる。例えば、論理回路は、図6bに示すように、伝送ゲートを制御するのに用いられることができる。伝送ゲートは、図5aにおける電荷共有回路50の第1スイッチ素子S1と等価である。電圧レベルシフターA1(図5a及び図6aを同時に参照)は、図6bに示すレベルシフター/インバーター回路及びもう一つのインバーター(PMOS及びNMOSを含む)を含む。
【0034】
図7aは本発明のもう一つの実施例を示す図である。スイッチ素子S3及びS4を除くその他の二つのスイッチ素子S5及びS6も、電荷共有回路50’における第1出力端Out1及び第2出力端Out2の電圧レベルを変更させるのに用いられる。スイッチ素子S3及びS4は、電荷共有経路Dを介して、蓄積素子STGと第1出力端Out1との間、及び蓄積素子STGと第2出力端Out2との間における電荷共有を実施するのに用いられる。図7aに示すように、抵抗R2を備える電荷放出経路Eは、S5及びS6の間の接地端及び接続点に接続される。さらに、電荷共有回路50’は、第1入力信号CK_in、第2入力信号XCK_in、第1制御信号VCS1及び第2制御信号VCS2を受信するのに用いられる。
【0035】
図7bは、入力信号CK_in、XCK_in、制御電圧VCS1、VCS2及び出力クロック信号CK、XCKの関係を示す図である。図7cは対応するタイムテーブルを示す図である。
【0036】
時間区間1、4、7及び10において、S3、S4、S5及びS6は切断状態にあり、S1及びS2は接続状態にある。出力端Out1及びOut2の出力レベルは、それぞれ電圧レベルシフターA1及びA2からの電圧と同じである。
【0037】
時間区間2において、S2、S3及びS6は切断状態にあり、S4は接続状態にある。出力端Out2の出力レベルは、Out2から蓄積素子STGまでの電荷共有により低下される。
【0038】
時間区間3において、S2、S4及びS5は切断状態にあり、S6は接続状態にある。出力端Out2の出力レベルは、抵抗R2を通じて接地端までの電荷放出により0Vまで低下される。
【0039】
時間区間5において、S1、S3及びS6は切断状態にあり、S5は接続状態にある。出力端Out1の出力レベルは、抵抗R2を通じて接地端までの負電荷放出により0Vまで引き上げられる。
【0040】
時間区間6において、S1、S4及びS5は切断状態にあり、S3は接続状態にあるため、時間区間2において蓄積素子STGに蓄積されている電荷を出力端Out1までに共有させる。
【0041】
時間区間8、9、11及び12において、出力結果が少し異なる以外,時間区間2、3、5及び6の運行過程と類似している。
【0042】
注意すべきことは、図5bに示す期間3及び7は、極めて短い期間であっても良く、ひいては図8に示すように0であっても良い。同樣に、図7bに示す期間4及び10は極めて短い期間であっても良く、ひいては図9に示すように0であっても良い。従って、入力クロックのデューティサイクルは50%に近接、または等しいことが可能である。
【0043】
つまり、本発明は一つのクロック信号発生方法を提供し、該方法は、第1入力信号(XCK_in)により、第1信号経路(P2)において第1クロック信号(XCK)を発生させ、また、第2入力信号(CK_in)により第2信号経路(P1)において第2クロック信号(CK)を発生させることができ、各第1及び第2入力信号は、それぞれ第1信号状態(H)及び第2信号状態(L)を含み、各第1及び第2クロック信号はそれぞれ第1クロックレベル(Vgh=20V)及び第2クロックレベル(Vgl=−10V)を含む。
【0044】
クロック信号発生方法は、第1入力信号が第1信号状態(H)にあり、第2入力信号が第2信号状態(L)にある場合、第1信号経路から電荷蓄積素子までの第1電荷移動を実行することにより、第1クロック信号を第1クロックレベルから第1中間レベルまでに変換させるステップ(時間区間2;図5b、図8、図9及び図7bを参照)と、
第1入力レベルが第2信号状態(L)を維持する場合、第1クロック信号を第2クロックレベルにて動作させるステップ(図5b、図8における時間区間3;図7b及び図9における時間区間4)と、
第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態(H)にある場合、
第2クロック信号を第2クロックレベルから第2中間レベルまでに変換させ(図5b、図8における時間区間4、図7b及び図9図における時間区間5)、
第1クロック信号を第2クロックレベルにて動作させるとともに第2クロック信号を第1クロックレベルにて動作させ(図5b、図8における時間区間5、図7b及び図9における時間区間7)、
第2信号経路から電荷蓄積素子までの第2電荷移動を実行することにより、第2クロック信号を第1クロックレベルから第3中間レベルまでに変換させる(図5b、図8における時間区間6、図7b及び図9図における時間区間8)ステップと、
第2クロック信号が第1信号状態(H)を維持する場合、第2クロック信号を第2クロック状態(L)にて動作させる(図5b、図8における時間区間7、図7b及び図9における時間区間10)ステップと、
第1入力信号が第2信号状態(L)にあり、第2入力信号が第1信号状態(H)にある場合、第1クロック信号を第2クロックレベルから第4中間レベルに変換させる(図5b、図8における時間区間8、図7b及び図9における時間区間12)ステップ、および、
第1入力信号が第1信号状態にあり、第2入力信号が第2信号状態にある場合、第1クロック信号を第4中間レベルから第1クロックレベルに変換させるステップと、を含む。
【0045】
本発明の一つの実施例において、第1クロック信号を第2クロックレベルにて動作させるステップは、第2クロック信号を第2クロックレベルから第2中間レベルに変換させるステップの前に実行され、及び、第1入力信号が第2信号状態にある場合、第2クロック信号を第2クロックレベルにて動作させるステップは、第1クロック信号を第2クロックレベルから第4中間レベルに変換させるステップの前に実行される。
【0046】
本発明のもう一つの実施例において、前記第1クロック信号を第2クロックレベルにて動作させるステップは、第2クロック信号を第2クロックレベルから第2中間レベルに変換させるステップと同時(concurrent)に実行され、及び、第1信号が第2信号状態にある場合、第2クロック信号を第2クロック状態(L)にて動作させるステップは、第1クロック信号を第2クロックレベルから第4中間レベルに変換させるステップと同時(concurrent)に実行される。
【0047】
本発明の一つの実施例において、第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態(H)にある場合、電荷蓄積素子から第2信号経路までの第3電荷移動を実行することにより、第2クロック信号を第2クロックレベルから第2中間レベルに変換させる。また、第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態時(H)にある場合、電荷蓄積素子から第1信号経路までの第4電荷移動を実行することにより、第1クロック信号を第2クロックレベルから第4中間レベルに変換させる。
【0048】
本発明の一つの実施例において、第1クロック信号を第2クロックレベルにて動作させるステップは、第2クロック信号を第2クロックレベルから第2中間レベルに変換させるステップと同時に実行され、また、第1信号が第2信号状態(L)にある場合、第2クロック信号を第2クロック状態(L)にて動作させるステップは、第1クロック信号を第2クロックレベルから第4中間レベルに変換させるステップの前に実行される。
【0049】
本発明のもう一つの実施例において、第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態(H)にある場合、電荷蓄積素子から第2信号経路までの第3電荷移動を実行して、前記第2クロック信号を前記第2クロックレベルから第2中間レベルに変換させる。また、第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態(H)にある場合、電荷蓄積素子から第1信号経路までの第4電荷移動を実行して、これにより第1クロック信号を第2クロックレベルから第4中間レベルに変換させる。
【0050】
本発明の一つの実施例において、第1中間レベルは、実質的に第3中間レベルと同様であり、第2中間レベルは、実質的に第4中間レベルと同様である。
【0051】
本発明のもう一つの実施例において、第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態(H)にある場合、電荷蓄積素子から第2信号経路までの第3電荷移動を実行して、これにより前記第2クロック信号を前記第2クロックレベルから第2中間レベルに変換させる。また、第1入力信号が第2信号状態(L)にあり、且つ第2入力信号が第1信号状態(H)にある場合、電荷蓄積素子から第1信号経路までの第4電荷移動を実行して、これにより第1クロック信号を第2クロックレベルから第4中間レベルに変換させる。
【0052】
本発明の一つの実施例において、第1中間レベルは、実質的に第3中間レベルと同様であり、第2中間レベルは、実質的に第4中間レベルと同様である。
【0053】
本発明のもう一つの実施例において、第1中間レベルは、実質的に第2中間レベルと同様である。
【0054】
本発明の一つの実施例において、第1信号経路から電荷蓄積素子までの第1電荷移動を実行するステップの後に、及び、第1入力レベルが第2信号状態(L)を維持する場合、第1クロック信号を第2クロックレベルにて動作させるステップの前に、第1入力信号が第1信号状態、且つ、第2入力信号が前記第2信号状態を維持する場合(図7b及び図9における時間区間3)、更に、第1クロック信号を第1中間レベルから第1中間レベルと第2クロックレベルとの間にある第5中間レベルに変換させるステップを含む。また、第2クロック信号を第2クロックレベルから第2中間レベルに変換させるステップの後に、及び、第1クロック信号を第2クロックレベルにて、且つ第2クロック信号を第1クロックレベルにて動作させるステップの前に、第1入力レベルが第2信号状態(L)にあり、第2入力レベルが前記第1信号状態(H)にある場合(図7b及び図9における時間区間6)、更に、第2クロック信号を第2中間レベルから第2中間レベルと第1クロックレベルとの間にある第6中間レベルに変換させるステップを含む。また、第2信号経路から電荷蓄積素子までの第2電荷移動を実行して、これにより第2クロック信号を第1クロックレベルから第3中間レベルに変換させるとともに、第2クロック信号を第2クロック状態(L)にて動作させるステップの後、更に、第2クロック信号を第3中間レベルから第3中間レベルと第2クロックレベルとの間にある第7中間レベル(図7b及び図9における時間区間9)に変換させるステップを含む。また、第1クロック信号を第2クロックレベルから第4中間レベルに変換させるステップの後に、及び、第1クロック信号を第4中間レベルから第1クロックレベルに変換させるステップの前に、更に、第1クロック信号を第4中間レベルから第4中間レベルと第1クロックレベル(H)との間にある第8中間レベル(図7b及び図9における時間区間11)に変換させるステップを含む。
【0055】
本発明の一つの実施例において、第1入力信号が第2信号状態(L)にあり、第2入力信号が第1信号状態(H)にある場合、電荷蓄積素子から第2信号経路までの第3電荷移動を実行して、これにより第2クロック信号を第2クロックレベルから第2中間レベルと第1クロックレベル(H)との間にある第6中間レベルに変換させ、及び、第1入力信号が第1信号状態(H)にあり、第2入力信号が第2信号状態(L)にある場合、電荷蓄積素子から第1信号経路までの第4電荷移動を実行して、これにより第1クロック信号を第4クロックレベルから第4中間レベルと第1クロックレベル(H)との間にある第8中間レベルに変換させる。
【0056】
本発明のもう一つの実施例において、第1入力信号が第1信号状態を維持する場合、蓄積素子に蓄積されている電荷を接地端へ放出し、これにより第1クロック信号を第1中間レベルから第5中間レベル(接地電位)に変換させ、また、第2入力信号が第1信号状態を維持する場合、蓄積素子に蓄積されている電荷を接地端へ放出し、これにより第2クロック信号を第3中間レベルから第7中間レベル(接地電位)に変換させる。
【0057】
本発明の一つの実施例において、第2入力信号が第1信号状態(H)維持する場合、抵抗を介して第2信号経路を接地端に接続させ、これにより第2クロック信号を第2クロックレベルから第2中間レベル(接地電位)に変換させる。また、第1入力信号が第1信号状態を維持する場合、抵抗を介して第1信号経路を接地端に接続させ、これにより第1クロック信号を第2クロックレベルから第4中間レベルまでに変換させる。
【0058】
本発明は、また、クロック信号発生回路を提供する。クロック信号発生回路は、第1信号経路において第1クロック信号を提供する第1出力端と、第2信号経路において第2クロック信号を提供する第2出力端と、第1及び第2信号経路に接続される電荷蓄積素子と、制御モジュールとを備える。そのうち、各前記第1及び第2出力端は第1信号状態及び第2信号状態で動作可能であって、制御モジュールは、第1出力端が第1信号状態にあり、且つ、第2出力端が第2信号状態にある場合、第1信号経路から電荷蓄積素子までの第1電荷移動を実行し、第1及び第2出力端ともが第2信号状態にて動作する場合、電荷蓄積素子から第2信号経路までの第2電荷移動を実行し、第1出力端が第2信号状態にあり、且つ、第2出力端が第1信号状態にある場合、第2信号経路から電荷蓄積素子までの第3電荷移動を実行し、第1及び第2出力端ともが第2信号状態にて動作する場合、電荷蓄積素子から第2信号経路までの第4電荷移動を実行するのに用いられる。
【0059】
本発明の一つの実施例において、第1出力端は、第1電荷移動と第2電荷移動との間にある第2信号状態にて動作する。
【0060】
本発明の一つの実施例において、第2出力端は第3電荷移動と第4電荷移動との間にある第2信号状態にて動作する。
【0061】
本発明の一つの実施例において、各第1及び第2クロック信号は、第1電圧レベル及び比較的低い第2電圧レベルを有し、そのうち、第1クロック信号が第1電圧レベルにある場合、第1出力端が第1信号状態にて動作し、第1信号クロック信号が第2電圧レベルにある場合、第1出力端が第2信号状態にて動作し、且つ、第1電荷移動及び第4電荷移動を実行する時、第1クロック信号は第1と第2電圧レベルの間にある。また、第2クロック信号が第1電圧レベルにある場合、第2出力端は第1信号状態にて動作し、第2信号クロック信号が第2電圧レベルにある場合、第2出力端は第2状態にて動作し、且つ、第2電荷移動及び第3電荷移動を実行する時、第1クロック信号は第1と第2電圧レベルの間にある。
【0062】
本発明の一つの実施例によれば、第2及び第3電荷移動の間にある場合、第2クロック信号が第1電圧レベルにあり、第1クロック信号が第2電圧レベルにある。
【0063】
本発明に係るクロック信号発生回路は、第1入力信号(XCK_in)、第2入力信号(CK_in)及び制御信号(VCS)を受信するのに用いられ、第1入力信号に基づき、第1信号経路(P2)において第1クロック信号(XCK)を発生し、また、第2入力信号に基づき、第2信号経路(P1)において第2クロック信号(CK)を発生し、なお、各第1及び第2入力信号がそれぞれ第1信号状態(H)及び第2信号状態(L)を含み、各第1及び第2クロック信号はそれぞれ第1クロックレベル(Vgh=20V)及び第2クロックレベル(Vgl=−10V)を含む。クロック信号発生回路は、第1クロック信号を提供するための第1出力端と、第2クロック信号を提供するための第2出力端と、第1入力レベルが第1信号状態(H)にある場合、第1信号経路に第1クロックレベルに相当する電圧レベルを提供するとともに、前記第1入力レベルが前記第2信号状態(L)にある場合、第1信号経路に第2クロックレベルに相当する電圧レベルを提供するための第1電圧レベルシフターと、第2入力信号が第1信号状態(H)にある場合、第2信号経路に第1クロックレベルに相当する電圧レベルを提供するとともに、第2入力信号が第2信号状態(L)にある場合、第2信号経路に第2クロックレベルに相当する電圧レベル提供するための第2電圧レベルシフターと、第1信号経路に位置し、第1入力信号及び制御信号により接続状態或いは切断状態で動作する第1スイッチ素子(S2)と、第2信号経路に位置し、第2入力信号及び制御信号により接続状態或いは切断状態で動作する第2スイッチ素子(S1)と、第1スイッチ素子と第1出力端との間にある第1接続点により、電荷蓄積素子を第1信号経路に電気的に接続させ、第1入力信号及び制御信号により接続状態或いは切断状態にて動作する第3スイッチ素子(S4)と、第2スイッチ素子と第2出力端との間にある第2接続点により、電荷蓄積素子を第2信号経路に電気的に接続させ、第2入力信号及び制御信号により接続状態或いは切断状態にて動作する第4スイッチ素子(S3)を備える。
【0064】
本発明によれば、制御信号は第1制御レベル(H)及び第2制御レベル(L)を含み、クロック信号発生回路は、更に、第1、第2、第3及び第4スイッチ素子を制御するための論理回路を備え、これによって、第1スイッチ素子(S2)は、第2入力信号が第1信号状態(H)にあり、且つ制御信号が第1制御レベル(H)にある場合、或いは第1入力信号が第1信号状態(H)にあり、且つ制御信号が第2制御レベル(L)にある場合、接続状態にて動作し、また、第1スイッチ素子(S2)は、第2入力信号が第1信号状態(H)にあり、且つ制御信号が第2制御レベル(L)にある場合、切断状態にて動作する。さらに、第2スイッチ素子(S1)は、第1入力信号が第2信号状態(L)にある場合、或いは第1入力信号が第1信号状態(H)にあり、且つ制御信号が第1制御レベル(H)にある場合、接続状態にて動作し、また、第2スイッチ素子(S1)は、第1入力信号が第1信号状態(H)にあり、且つ制御信号が第2制御レベル(L)にある場合、切断状態にて動作する。第3スイッチ素子(S4)は、第1スイッチ素子が切断状態にある場合、接続状態にて動作し、且つ、第1スイッチ素子が接続状態にある場合、切断状態にて動作する。第4スイッチ素子(S3)は、第2スイッチ素子が切断状態にある場合、接続状態にて動作し、且つ第2スイッチ素子が接続状態にある場合、切断状態にて動作する。
【0065】
本発明によれば、クロック信号発生回路は、更に、第1信号経路(P2)及び電圧レベル変換経路に電気的に接続されて、第1信号経路の電圧レベルを第1クロックレベル(H)と第2クロックレベル(L)との間にある異なる電圧レベルに変換させる第5スイッチ素子(S6)と、第2信号経路(P1)及び電圧レベル変換経路に電気的に接続されて、第2信号経路を異なる電圧レベルに変換させる第6スイッチ素子(S5)とを備える。
【0066】
本発明のもう一つの実施例において、クロック信号発生回路は、更に、第1アドバンスト・コントロールレベル(H)及び第2アドバンスト・コントロールレベル(L)を含むアドバンスト・コントロール信号を受信し、クロック信号発生回路は、更に、第1信号経路(P2)と電圧レベル変換経路を電気的に接続させて、第1信号経路の電圧レベルを第1クロックレベル(H)と第2クロックレベル(L)との間にある異なる電圧レベルに変換させる第5スイッチ素子と、第2信号経路(P1)と電圧レベル変換経路を電気的に接続させて、第2信号経路を異なる電圧レベルに変換させる第6スイッチ素子とを含み、そのうち、論理回路は、更に、第5及び第6スイッチ素子を制御するのに用いられ、これにより、第5スイッチ素子(S6)は、第1入力信号が第1信号状態(H)にあり、アドバンスト・コントロール信号が第2アドバンスト・コントロールレベル(L)にある場合、接続状態にて動作され、且つ、第5スイッチ素子は、第1入力信号が第2信号状態(L)にあり、或いは第1入力信号が第1信号状態(H)にあり、且つアドバンスト・コントロール信号が第2アドバンスト・コントロールレベル(L)にある場合、切断状態にて動作され、また、第6スイッチ素子(S5)は、第2入力信号が第1信号状態(H)にあり、且つアドバンスト・コントロール信号が第2アドバンスト・コントロールレベル(L)にある場合、接続状態にて動作され、且つ、第6スイッチ素子は、第2入力信号が第2信号状態(L)にあり、或いは第2入力信号が第1信号状態(H)にあり、且つアドバンスト・コントロール信号が第2アドバンスト・コントロールレベル(L)にある場合、切断状態にて動作される。
【0067】
本発明のもう一つの実施例において、論理回路は、更に、第1入力信号が第1信号状態(H)にあり、第2入力信号が第2信号状態(L)にある場合、第1信号経路から電荷蓄積素子までの第1電荷移動を実行し、これにより第1クロック信号を第1クロックレベルから第1中間レベルまでに変換し、第1入力レベルが依然として第2信号状態(L)にある場合、第1クロック信号を第2クロックレベルにて動作させ、第1入力信号が第2信号状態(L)にあり、且つ、第2入力信号が第1信号状態(H)にある場合、第2クロック信号を第2クロックレベルから第2中間レベルまでに変換し、第1クロック信号を第2クロックレベルにて動作させるとともに第2クロックレベルを第1クロックレベルにて動作させ、第2信号経路から電荷蓄積素子までの第2電荷移動を実行することにより、第2クロック信号を第1クロックレベルから第3中間レベルまでに変換し、また、第2クロック信号が依然として第1信号状態(H)にある場合、第2クロック信号を第2クロック状態(L)にて動作させ、第1入力信号が第2信号状態(L)にあり、且つ、第2入力信号が第1信号状態(H)にある場合、第1クロック信号を第2クロックレベルから第4中間レベルに変換させ、また、第1入力信号が第1信号状態にあり、且つ、第2入力信号が第2信号状態にある場合、第1クロック信号を第4中間レベルから第1クロックレベルに変換させる。
【0068】
注意すべきことは、図5a、図5b、図5c、図7a、図7b、図7c、図7d、図8及び図9に示す実施例において、二つのクロック信号(CK及びXCK)だけをシフトレジスター(図2を参照)に提供してゲートライン信号を発生させる。公知の技術によれば、電荷共有は、図4aに示すように、二つのクロック信号の間で発生されている。しかし、本発明の各実施例では、二つのクロック信号の間には、直接的な電荷共有がなく、電荷共有素子を介して行われている。電荷共有は、入力クロック信号が高い状態にある時、重なる時間がない場合に行う。図5b、図7b、図8及び図9に示すように、入力クロック信号(CK_in及びXCK_in)の一方が高い状態にある場合、もう一方は必ず低い状態にある。
【0069】
その他の実施例において、シフトレジスターは、二つ以上のクロック信号を利用することによりゲートライン信号を発生することも可能である。例えば、図10に示すように、四つのクロック信号CLK1、CLK2、CLK3及びCLK4を用いてゲートライン信号を発生することができる。第3回路素子、例えば、電荷蓄積素子から電荷共有を実施させるために、入力クロック信号は、任意の入力クロック信号の高い状態がその他の入力クロック信号の高い状態と重なる時間がないように設計される。図11に示すように、入力クロック信号CK1_inが高い状態にあれば、入力クロック信号CK3_inは必ず低い状態にある。入力クロック信号CK3_inが高い状態にあれば、入力クロック信号CK1_inは必ず低い状態にある。同様に、入力クロック信号CK2_inが高い状態にあれば、入力クロック信号CK4_inは必ず低い状態にあり、入力クロック信号CK4_inが高い状態にあれば、入力クロック信号CK2_inは必ず低い状態にある。従って、クロック信号CLK1、CLK3の間において,電荷共有は、図5a、図6b、図6c、図7c及び図7dに示す回路により実現できる。同時に、電荷共有は、クロック信号CLK2、CLK4の間においても実現することができる。また、三つのクロック信号の実施形態で、電荷共有はクロック信号CLK1、CLK3の間或いはクロック信号CLK3、CLK1の間において実現できる。
【0070】
本発明に係るクロック信号発生回路及び方法は、シフトレジスターが二つ、三つ、四つまたはそれ以上のクロック信号を有する場合に応用され、ゲートライン信号を発生することができる。
【0071】
以上、本発明の好適な実施例をあげ説明したが、本発明はこれらの実施例に限定されるものではない。当業者であれば、本発明の精神及び範囲を逸脱しない限り、多少の変動や潤色を加えることができる。従って、本発明の保護範囲は、特許請求の範囲の記載を基準とする。
【符号の説明】
【0072】
1:液晶パネル 10:画素アレイ
200:データ駆動回路 300:ゲート駆動回路
50:電荷共有回路 50’:電荷共有回路
【特許請求の範囲】
【請求項1】
第1入力信号により第1信号経路において第1クロック信号を発生し、第2入力信号により第2信号経路において第2クロック信号を発生し、各前記第1及び第2入力信号が、それぞれ第1信号状態及び第2信号状態を含み、各前記第1及び第2クロック信号が、それぞれ第1クロックレベル及び第2クロックレベルを有するクロック信号発生方法であって、
前記第1入力信号が前記第1信号状態にあり、且つ、前記第2入力信号が前記第2信号状態にある場合、前記第1信号経路から電荷蓄積素子までの第1電荷移動を実行して、前記第1クロック信号を前記第1クロックレベルから第1中間レベルに変換させるステップと、
前記第1入力レベルが前記第2信号状態であった場合、前記第1クロック信号を前記第2クロックレベルにて動作させるステップと、
を含み、
前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第1信号状態にある場合、
前記第2クロック信号を前記第2クロックレベルから第2中間レベルに変換させるステップと、
前記第1クロック信号を前記第2クロックレベルにて動作させ、及び、前記第2クロック信号を前記第1クロックレベルにて動作させるステップと、
前記第2信号経路から前記電荷蓄積素子までの第2電荷移動を実行して、前記第2クロック信号を前記第1クロックレベルから第3中間レベルに変換させるステップと、
前記第2クロック信号が前記第1信号状態であった場合、前記第2クロック信号を前記第2クロック状態にて動作させるステップと、
前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第1信号状態にある場合、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させるステップと、
前記第1入力信号が前記第1信号状態にあり、且つ、前記第2入力信号が前記第2信号状態にある場合、前記第1クロック信号を前記第4中間レベルから前記第1クロックレベルまでに変換させるステップと、
を含むことを特徴とするクロック信号発生方法。
【請求項2】
前記第1クロック信号を前記第2クロックレベルにて動作させるステップは、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換させるステップの前に実行され、
前記第1入力信号が前記第2信号状態にある場合、前記第2クロック信号を前記第2クロックレベルにて動作させるステップは、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させるステップの前に実行されることを特徴とする請求項1に記載のクロック信号発生方法。
【請求項3】
前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第1信号状態にある場合、前記電荷蓄積素子から前記第2信号経路までの第3電荷移動を実行して、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換し、前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第2信号状態にある場合、前記電荷蓄積素子から前記第1信号経路までの第4電荷移動を実行して、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させることを特徴とする請求項2に記載のクロック信号発生方法。
【請求項4】
前記第1クロック信号を前記第2クロックレベルにて動作させるステップは、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換させるステップと同時に実行され、
前記第1信号が前記第2信号状態にある場合、前記第2クロック信号を前記第2クロック状態にて動作させるステップは、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させるステップの前に実行されることを特徴とする請求項1に記載のクロック信号発生方法。
【請求項5】
前記第1入力信号が前記第2信号状態にあり、且つ、第2入力信号が前記第1信号状態にある場合、前記電荷蓄積素子から前記第2信号経路までの第3電荷移動を実行して、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換させ、前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第2信号状態にある場合、前記電荷蓄積素子から前記第1信号経路までの第4電荷移動を実行して、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させることを特徴とする請求項4に記載のクロック信号発生方法。
【請求項6】
前記第1中間レベルは、前記第3中間レベルと実質的に同じであり、前記第2中間レベルは、前記第4中間レベルと実質的に同じであることを特徴とする請求項2に記載のクロック信号発生方法。
【請求項7】
前記第1中間レベルは、前記第2中間レベルと実質的に同じであることを特徴とする請求項6に記載のクロック信号発生方法。
【請求項8】
前記第1中間レベルは、前記第3中間レベルと実質的に同じであり、前記第2中間レベルは、前記第4中間レベルと実質的に同じであることを特徴とする請求項4に記載のクロック信号発生方法。
【請求項9】
前記第1中間レベルは、前記第2中間レベルと実質的に同じであることを特徴とする請求項8に記載のクロック信号発生方法。
【請求項10】
前記第1信号経路から電荷蓄積素子までの前記第1電荷移動を実行するステップの後、及び、前記第1入力レベルが依然として前記第2信号状態にある場合、前記第1クロック信号を前記第2クロックレベルにて動作させるステップの前に、前記第1入力信号が依然として前記第1信号状態にあり、前記第2入力信号も依然として前記第2信号状態にある場合、前記第1クロック信号を前記第1中間レベルから前記第1中間レベルと前記第2クロックレベルとの間にある第5中間レベルに変換させるステップと、
前記第2クロック信号を前記第2クロックレベルから第2中間レベルに変換させるステップの後、及び、前記第1クロック信号を前記第2クロックレベルにて動作させ、且つ前記第2クロック信号を前記第1クロックレベルにて動作させるステップの前に、前記第1入力レベルが前記第2信号状態にあり、且つ、前記第2入力レベルが前記第1信号状態にある場合、前記第2クロック信号を前記第2中間レベルから前記第2中間レベルと前記第1クロックレベルとの間にある第6中間レベルに変換させるステップと、
前記第2信号経路から前記電荷蓄積素子までの前記第2電荷移動を実行して、前記第2クロック信号を前記第1クロックレベルから第3中間レベルまでに変換させるとともに、前記第2クロック信号を前記第2クロック状態にて動作させるステップの後に、前記第2クロック信号を前記第3中間レベルから前記第3中間レベルと前記第2クロックレベルとの間にある第7中間レベルに変換させるステップと、
前記第1クロック信号を前記第2クロックレベルから第4中間レベルに変換させるステップの後、及び、前記第1クロック信号を前記第4中間レベルから前記第1クロックレベルに変換させるステップの前に、前記第1クロック信号を前記第4中間レベルから前記第4中間レベルと前記第1クロックレベルとの間にある第8中間レベルに変換させるステップと、
を含むことを特徴とする請求項1に記載のクロック信号発生方法。
【請求項11】
前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第1信号状態にある場合、前記電荷蓄積素子から前記第2信号経路までの第3電荷移動を実行して、前記第2クロック信号を前記第2クロックレベルから前記第2中間レベルと前記第1クロックレベルとの間にある第6中間レベルに変換させ、
前記第1入力信号が前記第1信号状態にあり、且つ、前記第2入力信号が前記第2信号状態にある場合、前記電荷蓄積素子から前記第1信号経路までの第4電荷移動を実行して、前記第1クロック信号を前記第4クロックレベルから前記第4中間レベルと前記第1クロックレベルとの間にある第8中間レベルに変換させることを特徴とする請求項10に記載のクロック信号発生方法。
【請求項12】
前記第1入力信号が依然として前記第1信号状態にある場合、前記蓄積素子に蓄積されている電荷を接地端に放出して、前記第1クロック信号を前記第1中間レベルから第5中間レベルに変換させ、
前記第2入力信号が依然として前記第1信号状態にある場合、前記蓄積素子に蓄積されている電荷を接地端に放出することにより、前記第2クロック信号を前記第3中間レベルから第7中間レベルに変換させることを特徴とする請求項11に記載のクロック信号発生方法。
【請求項13】
前記第2入力信号が依然として前記第1信号状態にある場合、抵抗を介して前記第2信号経路を前記接地端に接続させて、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換させ、
前記第1入力信号が依然として前記第1信号状態にある場合、前記抵抗を介して前記第1信号経路を前記接地端に接続させて、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させることを特徴とする請求項12に記載のクロック信号発生方法。
【請求項14】
第1入力信号、第2入力信号及び制御信号を受信し、前記第1入力信号により第1信号経路において第1クロック信号を発生し、前記第2入力信号により第2信号経路において第2クロック信号を発生するクロック信号発生回路であって、
各前記第1及び前記第2入力信号はそれぞれ第1信号状態及び第2信号状態を含み、各前記第1及び第2クロック信号はそれぞれ第1クロックレベルと第2クロックレベルを有し、
前記クロック信号発生回路は、
前記第1クロック信号を提供するための第1出力端と、
前記第2クロック信号を提供するための第2出力端と、
前記第1入力レベルが前記第1信号状態にある場合、前記第1信号経路に第1クロックレベルに相当する電圧レベルを提供し、前記第1入力レベルが前記第2信号状態にある場合、前記第1信号経路に第2クロックレベルに相当する電圧レベルを提供する第1電圧レベルシフター(Voltage-level Shifter)と、
前記第2入力レベルが前記第1信号状態にある場合、前記第2信号経路に第1クロックレベルに相当する電圧レベルを提供し、前記第2入力レベルが前記第2信号状態にある場合、前記第2信号経路に第2クロックレベルに相当する電圧レベルを提供する第2電圧レベルシフターと、
前記第1信号経路に位置し、前記第1入力信号及び前記制御信号により接続状態或いは切断状態に動作する第1スイッチ素子と、
前記第2信号経路に位置し、前記第2入力信号及び前記制御信号により接続状態或いは切断状態に動作する第2スイッチ素子と、
前記第1スイッチ素子と前記第1出力端との間にある第1接続点により、電荷蓄積素子を前記第1信号経路に電気的に接続させ、前記第1入力信号及び前記制御信号によって接続状態或いは切断状態に動作する第3スイッチ素子と、
前記第2スイッチ素子と前記第2出力端との間にある第2接続点により、前記電荷蓄積素子を前記第2信号経路に電気的に接続させ、前記第2入力信号及び前記制御信号によって接続状態或いは切断状態に動作する第4スイッチ素子と、
を備えたことを特徴とするクロック信号発生回路。
【請求項15】
前記制御信号は第1制御レベル及び第2制御レベルを有し、
前記クロック信号発生回路は、更に論理回路を含むことによって、前記第1、第2、第3及び第4スイッチ素子を制御して次の動作が得られ、
前記第1スイッチ素子は、前記第2入力信号が前記第1信号状態にあり、且つ、前記制御信号が前記第1制御レベルにある場合、或いは前記第1入力信号が前記第1信号状態にあり、且つ、前記制御信号が前記第2制御レベルにある場合、前記接続状態に動作し、前記第1スイッチ素子は、前記第2入力信号が前記第1信号状態にあり、且つ、前記制御信号が前記第2制御レベルにある場合、前記切断状態に動作し;
前記第2スイッチ素子は、前記第1入力信号が前記第2信号状態にある場合、或いは前記第1入力信号が前記第1信号状態にあり、且つ、前記制御信号が前記第1制御レベルにある場合、前記接続状態に動作し、前記第2スイッチ素子は、前記第1入力信号が前記第1信号状態にあり、且つ、前記制御信号が前記第2制御レベルにある場合、前記切断状態に動作し;
前記第3スイッチ素子は、前記第1スイッチ素子が前記切断状態にある場合、前記接続状態に動作し、前記第1スイッチ素子が前記接続状態にある場合、前記切断状態に動作し;
前記第4スイッチ素子は、前記第2スイッチ素子が前記切断状態にある場合、前記接続状態に動作し、前記第2スイッチ素子が前記接続状態にある場合、前記切断状態に動作することを特徴とする請求項14に記載のクロック信号発生回路。
【請求項16】
前記第1信号経路と電圧レベル変換経路を電気的に接続させて、前記第1信号経路の電圧レベルを前記第1クロックレベルと前記第2クロックレベルとの間にある異なる電圧レベルに変換させる第5スイッチ素子と、
前記第2信号経路と前記電圧レベル変換経路を電気的に接続させて、前記第2信号経路を前記異なる電圧レベルに変換させる第6スイッチ素子とを備えることを特徴とする請求項14に記載のクロック信号発生回路。
【請求項17】
第1アドバンスト・コントロールレベル及び第2アドバンスト・コントロールレベルを有するアドバンスト・コントロール信号を更に受信する請求項15に記載のクロック信号発生回路であって、
前記第1信号経路と電圧レベル変換経路を電気的に接続させて、前記第1信号経路の電圧レベルを前記第1クロックレベルと前記第2クロックレベルとの間にある異なる電圧レベルに変換させる第5スイッチ素子と、
前記第2信号経路と前記電圧レベル変換経路を電気的に接続させて、前記第2信号経路を前記異なる電圧レベルに変換させる第6スイッチ素子と、
を含み、
そのうち、前記論理回路は前記第5スイッチ素子及び前記第6スイッチ素子を制御することで、
前記第5スイッチ素子は、前記第1入力信号が前記第1信号状態にあり、且つ、前記アドバンスト・コントロール信号が前記第2アドバンスト・コントロールレベルにある場合、前記接続状態に動作し、前記第5スイッチ素子は、前記第1入力信号が前記第2信号状態にあり、或いは前記第1入力信号が前記第1信号状態にあり、且つ、前記アドバンスト・コントロール信号が前記第2アドバンスト・コントロールレベルにある場合、前記切断状態に動作し、
前記第6スイッチ素子は、前記第2入力信号が前記第1信号状態にあり、且つ、前記アドバンスト・コントロール信号が前記第2アドバンスト・コントロールレベルにある場合、前記接続状態に動作し、前記第6スイッチ素子は、前記第2入力信号が前記第2信号状態にあり、或いは前記第2入力信号が前記第1信号状態にあり、且つ、前記アドバンスト・コントロール信号が前記第2アドバンスト・コントロールレベルにある場合、前記切断状態に動作することを特徴とする請求項15に記載のクロック信号発生回路。
【請求項18】
前記論理回路は、次のように用いられ、
前記第1入力信号が第1信号状態にあり、且つ、前記第2入力信号が第2信号状態にある場合、前記第1信号経路から電荷蓄積素子までの第1電荷移動を実行して、前記第1クロック信号を前記第1クロックレベルから第1中間レベルまでに変換し、
前記第1入力レベルが依然として前記第2信号状態にある場合、前記第1クロック信号を前記第2クロックレベルにて動作させ、
前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第1信号状態にある場合、
前記第2クロック信号を前記第2クロックレベルから第2中間レベルに変換し、
前記第1クロック信号を前記第2クロックレベルにて動作させ、前記第2クロック信号を前記第1クロックレベルにて動作させ、
前記第2信号経路から前記電荷蓄積素子までの第2電荷移動を実行して、前記第2クロック信号を前記第1クロックレベルから第3中間レベルまでに変換させ、
前記第2クロック信号が依然として前記第1信号状態にある場合、前記第2クロック信号を前記第2クロック状態にて動作させ、
前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第1信号状態にある場合、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまで変換させ、
前記第1入力信号が前記第1信号状態にあり、且つ、前記第2入力信号が前記第2信号状態にある場合、前記第1クロック信号を前記第4中間レベルから前記第1クロックレベルまで変換させることを特徴とする請求項15に記載のクロック信号発生回路。
【請求項19】
前記第1クロック信号を前記第2クロックレベルにて動作させるステップは、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換させるステップの前に実行し、
前記第1入力信号が前記第2信号状態にある場合、前記第2クロック信号を前記第2クロックレベルにて動作させるステップは、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させるステップの前に実行することを特徴とする請求項18に記載のクロック信号発生回路。
【請求項20】
前記第1クロック信号を前記第2クロックレベルにて動作させるステップは、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換させるステップと同時に実行され、前記第1信号が前記第2信号状態にある場合、前記第2クロック信号を前記第2クロック状態にて動作させるステップは、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させるステップの前に実行されることを特徴とする請求項18に記載のクロック信号発生回路。
【請求項21】
クロック信号発生回路であって、
第1信号経路において第1クロック信号を提供する第1出力端と、
第2信号経路において第2クロック信号を提供する第2出力端と、
前記第1及び第2信号経路に接続される電荷蓄積素子と、
制御モジュールと、
を含み、
前記各第1及び第2出力端は第1信号状態及び第2信号状態で動作可能であって、
前記制御モジュールは、次のように用いられ、
前記第1出力端が前記第1信号状態にあり、且つ、前記第2出力端が前記第2信号状態にある場合、前記第1信号経路から電荷蓄積素子までの第1電荷移動を実行し、
前記第1及び第2出力端が前記第2信号状態にて動作する場合、前記電荷蓄積素子から前記第2信号経路までの第2電荷移動を実行し、
前記第1出力端が前記第2信号状態にあり、且つ、前記第2出力端が前記第1信号状態にある場合、前記第2信号経路から前記電荷蓄積素子までの第3電荷移動を実行し、
前記第1及び第2出力端が前記第2信号状態にて動作する場合、前記電荷蓄積素子から前記第1信号経路までの第4電荷移動を実行することを特徴とするクロック信号発生回路。
【請求項22】
前記第1出力端は前記第1電荷移動と前記第2電荷移動との間に介在する第2信号状態にて動作することを特徴とする請求項21に記載のクロック信号発生回路。
【請求項23】
前記第2出力端は前記第3電荷移動と前記第4電荷移動との間に介在する前記第2信号状態で動作することを特徴とする請求項21に記載のクロック信号発生回路。
【請求項24】
各前記第1及び第2クロック信号は、第1電圧レベル及び比較的低い第2電圧レベルを有し、且つ、
前記第1クロック信号が前記第1電圧レベルにある場合、前記第1出力端は前記第1信号状態で動作し、前記第1信号クロック信号が前記第2電圧レベルにある場合、前記第1出力端は前記第2信号状態で動作し、前記第1電荷移動及び第4電荷移動を実行する時、前記第1クロック信号は前記第1と第2電圧レベルとの間に介在し、
前記第2クロック信号が前記第1電圧レベルにある場合、前記第2出力端は前記第1信号状態で動作し、前記第2信号クロック信号が前記第2電圧レベルにある場合、前記第2出力端は前記第2信号状態で動作し、前記第2電荷移動及び第3電荷移動を実行する時、前記第1クロック信号は前記第1と第2電圧レベルとの間にあることを特徴とする請求項21に記載のクロック信号発生回路。
【請求項25】
前記第2と第3電荷移動との間で、前記第2クロック信号は前記第1電圧レベルにあり、前記第1クロック信号は前記第2電圧レベルにあることを特徴とする請求項24に記載のクロック信号発生回路。
【請求項1】
第1入力信号により第1信号経路において第1クロック信号を発生し、第2入力信号により第2信号経路において第2クロック信号を発生し、各前記第1及び第2入力信号が、それぞれ第1信号状態及び第2信号状態を含み、各前記第1及び第2クロック信号が、それぞれ第1クロックレベル及び第2クロックレベルを有するクロック信号発生方法であって、
前記第1入力信号が前記第1信号状態にあり、且つ、前記第2入力信号が前記第2信号状態にある場合、前記第1信号経路から電荷蓄積素子までの第1電荷移動を実行して、前記第1クロック信号を前記第1クロックレベルから第1中間レベルに変換させるステップと、
前記第1入力レベルが前記第2信号状態であった場合、前記第1クロック信号を前記第2クロックレベルにて動作させるステップと、
を含み、
前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第1信号状態にある場合、
前記第2クロック信号を前記第2クロックレベルから第2中間レベルに変換させるステップと、
前記第1クロック信号を前記第2クロックレベルにて動作させ、及び、前記第2クロック信号を前記第1クロックレベルにて動作させるステップと、
前記第2信号経路から前記電荷蓄積素子までの第2電荷移動を実行して、前記第2クロック信号を前記第1クロックレベルから第3中間レベルに変換させるステップと、
前記第2クロック信号が前記第1信号状態であった場合、前記第2クロック信号を前記第2クロック状態にて動作させるステップと、
前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第1信号状態にある場合、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させるステップと、
前記第1入力信号が前記第1信号状態にあり、且つ、前記第2入力信号が前記第2信号状態にある場合、前記第1クロック信号を前記第4中間レベルから前記第1クロックレベルまでに変換させるステップと、
を含むことを特徴とするクロック信号発生方法。
【請求項2】
前記第1クロック信号を前記第2クロックレベルにて動作させるステップは、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換させるステップの前に実行され、
前記第1入力信号が前記第2信号状態にある場合、前記第2クロック信号を前記第2クロックレベルにて動作させるステップは、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させるステップの前に実行されることを特徴とする請求項1に記載のクロック信号発生方法。
【請求項3】
前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第1信号状態にある場合、前記電荷蓄積素子から前記第2信号経路までの第3電荷移動を実行して、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換し、前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第2信号状態にある場合、前記電荷蓄積素子から前記第1信号経路までの第4電荷移動を実行して、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させることを特徴とする請求項2に記載のクロック信号発生方法。
【請求項4】
前記第1クロック信号を前記第2クロックレベルにて動作させるステップは、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換させるステップと同時に実行され、
前記第1信号が前記第2信号状態にある場合、前記第2クロック信号を前記第2クロック状態にて動作させるステップは、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させるステップの前に実行されることを特徴とする請求項1に記載のクロック信号発生方法。
【請求項5】
前記第1入力信号が前記第2信号状態にあり、且つ、第2入力信号が前記第1信号状態にある場合、前記電荷蓄積素子から前記第2信号経路までの第3電荷移動を実行して、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換させ、前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第2信号状態にある場合、前記電荷蓄積素子から前記第1信号経路までの第4電荷移動を実行して、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させることを特徴とする請求項4に記載のクロック信号発生方法。
【請求項6】
前記第1中間レベルは、前記第3中間レベルと実質的に同じであり、前記第2中間レベルは、前記第4中間レベルと実質的に同じであることを特徴とする請求項2に記載のクロック信号発生方法。
【請求項7】
前記第1中間レベルは、前記第2中間レベルと実質的に同じであることを特徴とする請求項6に記載のクロック信号発生方法。
【請求項8】
前記第1中間レベルは、前記第3中間レベルと実質的に同じであり、前記第2中間レベルは、前記第4中間レベルと実質的に同じであることを特徴とする請求項4に記載のクロック信号発生方法。
【請求項9】
前記第1中間レベルは、前記第2中間レベルと実質的に同じであることを特徴とする請求項8に記載のクロック信号発生方法。
【請求項10】
前記第1信号経路から電荷蓄積素子までの前記第1電荷移動を実行するステップの後、及び、前記第1入力レベルが依然として前記第2信号状態にある場合、前記第1クロック信号を前記第2クロックレベルにて動作させるステップの前に、前記第1入力信号が依然として前記第1信号状態にあり、前記第2入力信号も依然として前記第2信号状態にある場合、前記第1クロック信号を前記第1中間レベルから前記第1中間レベルと前記第2クロックレベルとの間にある第5中間レベルに変換させるステップと、
前記第2クロック信号を前記第2クロックレベルから第2中間レベルに変換させるステップの後、及び、前記第1クロック信号を前記第2クロックレベルにて動作させ、且つ前記第2クロック信号を前記第1クロックレベルにて動作させるステップの前に、前記第1入力レベルが前記第2信号状態にあり、且つ、前記第2入力レベルが前記第1信号状態にある場合、前記第2クロック信号を前記第2中間レベルから前記第2中間レベルと前記第1クロックレベルとの間にある第6中間レベルに変換させるステップと、
前記第2信号経路から前記電荷蓄積素子までの前記第2電荷移動を実行して、前記第2クロック信号を前記第1クロックレベルから第3中間レベルまでに変換させるとともに、前記第2クロック信号を前記第2クロック状態にて動作させるステップの後に、前記第2クロック信号を前記第3中間レベルから前記第3中間レベルと前記第2クロックレベルとの間にある第7中間レベルに変換させるステップと、
前記第1クロック信号を前記第2クロックレベルから第4中間レベルに変換させるステップの後、及び、前記第1クロック信号を前記第4中間レベルから前記第1クロックレベルに変換させるステップの前に、前記第1クロック信号を前記第4中間レベルから前記第4中間レベルと前記第1クロックレベルとの間にある第8中間レベルに変換させるステップと、
を含むことを特徴とする請求項1に記載のクロック信号発生方法。
【請求項11】
前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第1信号状態にある場合、前記電荷蓄積素子から前記第2信号経路までの第3電荷移動を実行して、前記第2クロック信号を前記第2クロックレベルから前記第2中間レベルと前記第1クロックレベルとの間にある第6中間レベルに変換させ、
前記第1入力信号が前記第1信号状態にあり、且つ、前記第2入力信号が前記第2信号状態にある場合、前記電荷蓄積素子から前記第1信号経路までの第4電荷移動を実行して、前記第1クロック信号を前記第4クロックレベルから前記第4中間レベルと前記第1クロックレベルとの間にある第8中間レベルに変換させることを特徴とする請求項10に記載のクロック信号発生方法。
【請求項12】
前記第1入力信号が依然として前記第1信号状態にある場合、前記蓄積素子に蓄積されている電荷を接地端に放出して、前記第1クロック信号を前記第1中間レベルから第5中間レベルに変換させ、
前記第2入力信号が依然として前記第1信号状態にある場合、前記蓄積素子に蓄積されている電荷を接地端に放出することにより、前記第2クロック信号を前記第3中間レベルから第7中間レベルに変換させることを特徴とする請求項11に記載のクロック信号発生方法。
【請求項13】
前記第2入力信号が依然として前記第1信号状態にある場合、抵抗を介して前記第2信号経路を前記接地端に接続させて、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換させ、
前記第1入力信号が依然として前記第1信号状態にある場合、前記抵抗を介して前記第1信号経路を前記接地端に接続させて、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させることを特徴とする請求項12に記載のクロック信号発生方法。
【請求項14】
第1入力信号、第2入力信号及び制御信号を受信し、前記第1入力信号により第1信号経路において第1クロック信号を発生し、前記第2入力信号により第2信号経路において第2クロック信号を発生するクロック信号発生回路であって、
各前記第1及び前記第2入力信号はそれぞれ第1信号状態及び第2信号状態を含み、各前記第1及び第2クロック信号はそれぞれ第1クロックレベルと第2クロックレベルを有し、
前記クロック信号発生回路は、
前記第1クロック信号を提供するための第1出力端と、
前記第2クロック信号を提供するための第2出力端と、
前記第1入力レベルが前記第1信号状態にある場合、前記第1信号経路に第1クロックレベルに相当する電圧レベルを提供し、前記第1入力レベルが前記第2信号状態にある場合、前記第1信号経路に第2クロックレベルに相当する電圧レベルを提供する第1電圧レベルシフター(Voltage-level Shifter)と、
前記第2入力レベルが前記第1信号状態にある場合、前記第2信号経路に第1クロックレベルに相当する電圧レベルを提供し、前記第2入力レベルが前記第2信号状態にある場合、前記第2信号経路に第2クロックレベルに相当する電圧レベルを提供する第2電圧レベルシフターと、
前記第1信号経路に位置し、前記第1入力信号及び前記制御信号により接続状態或いは切断状態に動作する第1スイッチ素子と、
前記第2信号経路に位置し、前記第2入力信号及び前記制御信号により接続状態或いは切断状態に動作する第2スイッチ素子と、
前記第1スイッチ素子と前記第1出力端との間にある第1接続点により、電荷蓄積素子を前記第1信号経路に電気的に接続させ、前記第1入力信号及び前記制御信号によって接続状態或いは切断状態に動作する第3スイッチ素子と、
前記第2スイッチ素子と前記第2出力端との間にある第2接続点により、前記電荷蓄積素子を前記第2信号経路に電気的に接続させ、前記第2入力信号及び前記制御信号によって接続状態或いは切断状態に動作する第4スイッチ素子と、
を備えたことを特徴とするクロック信号発生回路。
【請求項15】
前記制御信号は第1制御レベル及び第2制御レベルを有し、
前記クロック信号発生回路は、更に論理回路を含むことによって、前記第1、第2、第3及び第4スイッチ素子を制御して次の動作が得られ、
前記第1スイッチ素子は、前記第2入力信号が前記第1信号状態にあり、且つ、前記制御信号が前記第1制御レベルにある場合、或いは前記第1入力信号が前記第1信号状態にあり、且つ、前記制御信号が前記第2制御レベルにある場合、前記接続状態に動作し、前記第1スイッチ素子は、前記第2入力信号が前記第1信号状態にあり、且つ、前記制御信号が前記第2制御レベルにある場合、前記切断状態に動作し;
前記第2スイッチ素子は、前記第1入力信号が前記第2信号状態にある場合、或いは前記第1入力信号が前記第1信号状態にあり、且つ、前記制御信号が前記第1制御レベルにある場合、前記接続状態に動作し、前記第2スイッチ素子は、前記第1入力信号が前記第1信号状態にあり、且つ、前記制御信号が前記第2制御レベルにある場合、前記切断状態に動作し;
前記第3スイッチ素子は、前記第1スイッチ素子が前記切断状態にある場合、前記接続状態に動作し、前記第1スイッチ素子が前記接続状態にある場合、前記切断状態に動作し;
前記第4スイッチ素子は、前記第2スイッチ素子が前記切断状態にある場合、前記接続状態に動作し、前記第2スイッチ素子が前記接続状態にある場合、前記切断状態に動作することを特徴とする請求項14に記載のクロック信号発生回路。
【請求項16】
前記第1信号経路と電圧レベル変換経路を電気的に接続させて、前記第1信号経路の電圧レベルを前記第1クロックレベルと前記第2クロックレベルとの間にある異なる電圧レベルに変換させる第5スイッチ素子と、
前記第2信号経路と前記電圧レベル変換経路を電気的に接続させて、前記第2信号経路を前記異なる電圧レベルに変換させる第6スイッチ素子とを備えることを特徴とする請求項14に記載のクロック信号発生回路。
【請求項17】
第1アドバンスト・コントロールレベル及び第2アドバンスト・コントロールレベルを有するアドバンスト・コントロール信号を更に受信する請求項15に記載のクロック信号発生回路であって、
前記第1信号経路と電圧レベル変換経路を電気的に接続させて、前記第1信号経路の電圧レベルを前記第1クロックレベルと前記第2クロックレベルとの間にある異なる電圧レベルに変換させる第5スイッチ素子と、
前記第2信号経路と前記電圧レベル変換経路を電気的に接続させて、前記第2信号経路を前記異なる電圧レベルに変換させる第6スイッチ素子と、
を含み、
そのうち、前記論理回路は前記第5スイッチ素子及び前記第6スイッチ素子を制御することで、
前記第5スイッチ素子は、前記第1入力信号が前記第1信号状態にあり、且つ、前記アドバンスト・コントロール信号が前記第2アドバンスト・コントロールレベルにある場合、前記接続状態に動作し、前記第5スイッチ素子は、前記第1入力信号が前記第2信号状態にあり、或いは前記第1入力信号が前記第1信号状態にあり、且つ、前記アドバンスト・コントロール信号が前記第2アドバンスト・コントロールレベルにある場合、前記切断状態に動作し、
前記第6スイッチ素子は、前記第2入力信号が前記第1信号状態にあり、且つ、前記アドバンスト・コントロール信号が前記第2アドバンスト・コントロールレベルにある場合、前記接続状態に動作し、前記第6スイッチ素子は、前記第2入力信号が前記第2信号状態にあり、或いは前記第2入力信号が前記第1信号状態にあり、且つ、前記アドバンスト・コントロール信号が前記第2アドバンスト・コントロールレベルにある場合、前記切断状態に動作することを特徴とする請求項15に記載のクロック信号発生回路。
【請求項18】
前記論理回路は、次のように用いられ、
前記第1入力信号が第1信号状態にあり、且つ、前記第2入力信号が第2信号状態にある場合、前記第1信号経路から電荷蓄積素子までの第1電荷移動を実行して、前記第1クロック信号を前記第1クロックレベルから第1中間レベルまでに変換し、
前記第1入力レベルが依然として前記第2信号状態にある場合、前記第1クロック信号を前記第2クロックレベルにて動作させ、
前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第1信号状態にある場合、
前記第2クロック信号を前記第2クロックレベルから第2中間レベルに変換し、
前記第1クロック信号を前記第2クロックレベルにて動作させ、前記第2クロック信号を前記第1クロックレベルにて動作させ、
前記第2信号経路から前記電荷蓄積素子までの第2電荷移動を実行して、前記第2クロック信号を前記第1クロックレベルから第3中間レベルまでに変換させ、
前記第2クロック信号が依然として前記第1信号状態にある場合、前記第2クロック信号を前記第2クロック状態にて動作させ、
前記第1入力信号が前記第2信号状態にあり、且つ、前記第2入力信号が前記第1信号状態にある場合、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまで変換させ、
前記第1入力信号が前記第1信号状態にあり、且つ、前記第2入力信号が前記第2信号状態にある場合、前記第1クロック信号を前記第4中間レベルから前記第1クロックレベルまで変換させることを特徴とする請求項15に記載のクロック信号発生回路。
【請求項19】
前記第1クロック信号を前記第2クロックレベルにて動作させるステップは、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換させるステップの前に実行し、
前記第1入力信号が前記第2信号状態にある場合、前記第2クロック信号を前記第2クロックレベルにて動作させるステップは、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させるステップの前に実行することを特徴とする請求項18に記載のクロック信号発生回路。
【請求項20】
前記第1クロック信号を前記第2クロックレベルにて動作させるステップは、前記第2クロック信号を前記第2クロックレベルから第2中間レベルまでに変換させるステップと同時に実行され、前記第1信号が前記第2信号状態にある場合、前記第2クロック信号を前記第2クロック状態にて動作させるステップは、前記第1クロック信号を前記第2クロックレベルから第4中間レベルまでに変換させるステップの前に実行されることを特徴とする請求項18に記載のクロック信号発生回路。
【請求項21】
クロック信号発生回路であって、
第1信号経路において第1クロック信号を提供する第1出力端と、
第2信号経路において第2クロック信号を提供する第2出力端と、
前記第1及び第2信号経路に接続される電荷蓄積素子と、
制御モジュールと、
を含み、
前記各第1及び第2出力端は第1信号状態及び第2信号状態で動作可能であって、
前記制御モジュールは、次のように用いられ、
前記第1出力端が前記第1信号状態にあり、且つ、前記第2出力端が前記第2信号状態にある場合、前記第1信号経路から電荷蓄積素子までの第1電荷移動を実行し、
前記第1及び第2出力端が前記第2信号状態にて動作する場合、前記電荷蓄積素子から前記第2信号経路までの第2電荷移動を実行し、
前記第1出力端が前記第2信号状態にあり、且つ、前記第2出力端が前記第1信号状態にある場合、前記第2信号経路から前記電荷蓄積素子までの第3電荷移動を実行し、
前記第1及び第2出力端が前記第2信号状態にて動作する場合、前記電荷蓄積素子から前記第1信号経路までの第4電荷移動を実行することを特徴とするクロック信号発生回路。
【請求項22】
前記第1出力端は前記第1電荷移動と前記第2電荷移動との間に介在する第2信号状態にて動作することを特徴とする請求項21に記載のクロック信号発生回路。
【請求項23】
前記第2出力端は前記第3電荷移動と前記第4電荷移動との間に介在する前記第2信号状態で動作することを特徴とする請求項21に記載のクロック信号発生回路。
【請求項24】
各前記第1及び第2クロック信号は、第1電圧レベル及び比較的低い第2電圧レベルを有し、且つ、
前記第1クロック信号が前記第1電圧レベルにある場合、前記第1出力端は前記第1信号状態で動作し、前記第1信号クロック信号が前記第2電圧レベルにある場合、前記第1出力端は前記第2信号状態で動作し、前記第1電荷移動及び第4電荷移動を実行する時、前記第1クロック信号は前記第1と第2電圧レベルとの間に介在し、
前記第2クロック信号が前記第1電圧レベルにある場合、前記第2出力端は前記第1信号状態で動作し、前記第2信号クロック信号が前記第2電圧レベルにある場合、前記第2出力端は前記第2信号状態で動作し、前記第2電荷移動及び第3電荷移動を実行する時、前記第1クロック信号は前記第1と第2電圧レベルとの間にあることを特徴とする請求項21に記載のクロック信号発生回路。
【請求項25】
前記第2と第3電荷移動との間で、前記第2クロック信号は前記第1電圧レベルにあり、前記第1クロック信号は前記第2電圧レベルにあることを特徴とする請求項24に記載のクロック信号発生回路。
【図1】
【図2】
【図3】
【図4a】
【図4b】
【図5a】
【図5b】
【図5c】
【図6a】
【図6b】
【図6c】
【図6d】
【図7a】
【図7b】
【図7c】
【図7d】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4a】
【図4b】
【図5a】
【図5b】
【図5c】
【図6a】
【図6b】
【図6c】
【図6d】
【図7a】
【図7b】
【図7c】
【図7d】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2010−130688(P2010−130688A)
【公開日】平成22年6月10日(2010.6.10)
【国際特許分類】
【出願番号】特願2009−222655(P2009−222655)
【出願日】平成21年9月28日(2009.9.28)
【出願人】(501358079)友達光電股▲ふん▼有限公司 (220)
【氏名又は名称原語表記】AU Optronics Corporation
【住所又は居所原語表記】No.1,Lt−Hsin Rd,II,Science−Based Industrial Park,Hsinchu,Taiwan,R.O.C.
【Fターム(参考)】
【公開日】平成22年6月10日(2010.6.10)
【国際特許分類】
【出願日】平成21年9月28日(2009.9.28)
【出願人】(501358079)友達光電股▲ふん▼有限公司 (220)
【氏名又は名称原語表記】AU Optronics Corporation
【住所又は居所原語表記】No.1,Lt−Hsin Rd,II,Science−Based Industrial Park,Hsinchu,Taiwan,R.O.C.
【Fターム(参考)】
[ Back to top ]