シリコン基板の製造方法及びシリコン基板
【課題】表層にＲＩＥ欠陥がなく、かつライフタイムが十分長いシリコン基板の製造方法及びシリコン基板を提供することを目的とする。
【解決手段】チョクラルスキー法により育成したシリコン単結晶インゴットから切り出されたシリコン基板に、急速加熱・急速冷却装置を用いて、１３００℃より高くかつシリコン融点以下の温度で１〜６０秒保持して急速熱処理を施した後、６００〜８００℃の範囲の温度まで降温速度５〜１５０℃／ｓｅｃで一段目の降温工程を行い、その後、冷却時間Ｘ秒と降温速度Ｙ℃／ｓｅｃが、Ｘ＜１００の場合はＹ≦０．１５Ｘ−４．５を、Ｘ≧１００の場合はＹ≦１０を満たすように二段目の降温工程を行うシリコン基板の製造方法。
【解決手段】チョクラルスキー法により育成したシリコン単結晶インゴットから切り出されたシリコン基板に、急速加熱・急速冷却装置を用いて、１３００℃より高くかつシリコン融点以下の温度で１〜６０秒保持して急速熱処理を施した後、６００〜８００℃の範囲の温度まで降温速度５〜１５０℃／ｓｅｃで一段目の降温工程を行い、その後、冷却時間Ｘ秒と降温速度Ｙ℃／ｓｅｃが、Ｘ＜１００の場合はＹ≦０．１５Ｘ−４．５を、Ｘ≧１００の場合はＹ≦１０を満たすように二段目の降温工程を行うシリコン基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板表面から一定の深さまでグローイン酸素析出物やグローイン欠陥およびＲＩＥ欠陥（ＲＩＥで検出できる欠陥）がない無欠陥領域（Ｄｅｎｕｄｅｄ Ｚｏｎｅ、以下ＤＺ層という）を形成したシリコン基板を製造する方法及び、当該方法により製造されたシリコン基板に関する。
【背景技術】
【０００２】
近年は、半導体回路の高集積化による素子の微細化に伴い、その基板となるチョクラルスキー法（以下、ＣＺ法という）で作製されたシリコン単結晶に対する品質要求が高まってきている。
【０００３】
ＣＺ法によりシリコン単結晶を育成する際、通常１０−２０ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会による換算係数を使用）程度の酸素が石英ルツボから融液中に溶け出し、シリコン融液界面にてシリコン単結晶中に取り込まれる。
その後、シリコン単結晶が冷却される過程で、取り込まれた酸素が過飽和状態になり、結晶温度が７００℃以下になると凝集して酸素析出物（以下、グローイン酸素析出物ともいう）を形成する。しかしながら、そのサイズは極めて小さく、出荷段階では酸化膜耐圧特性のひとつであるＴＺＤＢ（Ｔｉｍｅ Ｚｅｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）特性やデバイス特性を低下させることはない。
【０００４】
酸化膜耐圧特性やデバイス特性を低下させる単結晶成長起因の欠陥は、シリコン融液からシリコン単結晶に取り込まれたベーカンシー（Ｖａｃａｎｃｙ、以下Ｖａと略記することがある）と呼ばれる空孔型の点欠陥と、インタースティシャルシリコン（Ｉｎｔｅｒｓｔｉｔｉａｌ−Ｓｉ、以下Ｉと略記することがある）と呼ばれる格子間型シリコン点欠陥が、結晶冷却中に過飽和になり、酸素とともに凝集した複合欠陥であり、ＦＰＤ、ＬＳＴＤ、ＣＯＰ、ＯＳＦ等のグローイン（Ｇｒｏｗｎ ｉｎ）欠陥であることが判明している。
これらの欠陥を説明するにあたって、先ず、シリコン単結晶に取り込まれるＶａとＩのそれぞれの取り込まれる濃度を決定する因子について、一般的に知られていることを説明する。
【０００５】
図５は、単結晶育成時の引き上げ速度Ｖ（ｍｍ／ｍｉｎ）を変化させることによって、シリコン融点から１３００℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値Ｇ（℃／ｍｍ）との比であるＶ／Ｇを変化させた場合のシリコン単結晶の欠陥領域を示す図である。
一般に、単結晶内の温度分布はＣＺ炉内構造（以下、ホットゾーン（ＨＺ）という）に依存しており、引き上げ速度を変えてもその分布は殆ど変わらない。このため、同一構造のＣＺ炉の場合は、Ｖ／Ｇは引き上げ速度の変化のみに対応することになる。即ち、引き上げ速度ＶとＶ／Ｇは近似的には正比例の関係がある。したがって、図５の縦軸には引き上げ速度Ｖを用いている。
【０００６】
引き上げ速度Ｖが比較的高速な領域では、ベーカンシーと呼ばれる点欠陥である空孔が凝集したボイドと考えられるＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローイン欠陥が、結晶径方向のほぼ全域に高密度に存在し、これらの欠陥が存在する領域はＶ−ｒｉｃｈ領域と呼ばれている。
成長速度を遅くしていくと、結晶周辺部に発生していたＯＳＦリングが結晶内部に向かって収縮していき、ついには消滅する。更に成長速度を遅くすると、ベーカンシーやインタースティシャルシリコンの過不足が少ないニュートラル（Ｎｅｕｔｒａｌ、以下Ｎという）領域が出現する。このＮ領域はＶａやＩの偏りはあるが飽和濃度以下であるため、凝集してグローイン欠陥とはならない。このＮ領域は、Ｖａが優勢なＮｖ領域とＩが優勢なＮｉ領域に分別される。
【０００７】
Ｎｖ領域では、熱酸化処理した際に酸素析出物（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ、以下ＢＭＤという）が多く発生し、Ｎｉ領域では酸素析出が殆ど発生しないことがわかっている。更に成長速度の遅い領域ではＩが過飽和となり、その結果Ｉが集合した転位ループと考えられるＬ／Ｄ（Ｌａｒｇｅ Ｄｉｓｌｏｃａｔｉｏｎ：格子間転位ループの略語、ＬＳＥＰＤ、ＬＥＰＤ等）の欠陥が低密度に存在し、Ｉ−Ｒｉｃｈ領域と呼ばれている。
以上から、例えば、結晶の中心から径方向全域に渡ってＮ領域となるような範囲に成長速度を制御しながら引き上げた単結晶を切断、研磨することにより、全面がＮ領域の極めて欠陥の少ないシリコン基板を得ることができる。
【０００８】
また、上記のようなＢＭＤがデバイス活性領域であるシリコン基板表面に発生すると、接合リーク等のデバイス特性に悪影響を及ぼすが、一方でデバイス活性領域以外のバルクに存在すると、デバイスプロセス中に混入した金属不純物を捕獲するゲッタリングサイトとして機能するため有効である。
【０００９】
近年、ＢＭＤが発生しにくいＮｉ領域の基板内部にＢＭＤを形成する方法として、ＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）処理する方法（急速加熱・急速冷却熱処理）が提案されている。このＲＴＰ処理とは、シリコン基板に例えば５０℃／ｓｅｃといった昇温速度で室温より急速昇温し、１２００℃前後の温度で数十秒程度加熱保持した後、急速に冷却する熱処理方法である。
ＲＴＰ処理後に酸素析出熱処理を行うことによって、ＢＭＤが形成されるメカニズムについては、特許文献１や特許文献２に詳細に記述されている。ここで、ＢＭＤ形成メカニズムについて簡単に説明する。
【００１０】
まず、ＲＴＰ処理では、例えばＮ２雰囲気中で１２００℃という高温保持中にシリコン基板表面よりＶａの注入が起こり、その後降温する間にＶａの拡散による再分布とＩとの消滅が起きる。その結果、バルク中にはＶａが不均一に分布した状態になる。このような状態のシリコン基板を例えば８００℃で熱処理すると、高いＶａ濃度の領域では酸素が急速にクラスター化するが、低いＶａ濃度の領域では酸素のクラスター化が発生しない。次いで、例えば１０００℃で一定時間熱処理すると、クラスター化した酸素が成長してＢＭＤが形成される。
【００１１】
このように、ＲＴＰ処理後のシリコン基板に酸素析出熱処理が施されると、ＲＴＰ処理で形成されたＶａの濃度プロファイルに従って、シリコン基板の厚さ方向に分布を有するＢＭＤを形成することになる。したがって、ＲＴＰ処理の雰囲気や最高温度、保持時間等の条件を制御して行うことにより、シリコン基板に所望のＶａ濃度プロファイルを形成し、その後シリコン基板に酸素析出熱処理を行うことによって、所望のＤＺ幅及び厚さ方向のＢＭＤプロファイルを有するシリコン基板を製造することができる。
【００１２】
また、特許文献３には、酸素ガス雰囲気中でＲＴＰ処理すると表面に酸化膜が形成され、酸化膜界面からＩが注入されるためＢＭＤ形成が抑制されることが開示されている。このように、ＲＴＰ処理は雰囲気ガス、最高保持温度等の条件により、ＢＭＤ形成を促進することも、逆に抑制することも可能である。
このようなＲＴＰ処理は極めて短時間アニールであるため、酸素の外方拡散が殆ど発生せず、表層での酸素濃度の低下は無視できるほどである。
【００１３】
また、デバイス工程でＭＯＳトランジスターを作製し、その動作のためにゲート電極に逆バイアスを印加すると空乏層が拡がるが、この空乏層領域にＢＭＤが存在すると接合リークの原因となることが知られている。これらのことから、多くのデバイスの動作領域である表層には、ＣＯＰに代表されるグローイン欠陥やＢＭＤやグローイン酸素析出物が存在しないことが求められている。
ＣＯＰやＯＳＦ核、酸素析出物のような酸素関連の欠陥を消滅させるためには、酸素濃度を固溶限以下にする方法がある。例えば１１００℃以上で熱処理し、酸素の外方拡散を利用して表層の酸素濃度を低下させることにより固溶限以下にすることで、上記欠陥の消滅が可能である。しかし、酸素の外方拡散により表層の酸素濃度が著しく低下してしまうため、表層の機械的強度も低下してしまうといった問題点がある。
【００１４】
さらに、半導体素子が適正に機能するためには、少数キャリアが十分なライフタイムを有していることが必要である。少数キャリアのライフタイム（以下、ライフタイムという）は、金属不純物、酸素析出、空孔などに起因する欠陥準位の形成によって低下することが知られている。従って、半導体素子の機能を安定に確保するためには、十分なライフタイムとなる方法でシリコン基板を製造することが必要である。
【００１５】
これらから、最近のデバイスにおいては、デバイス動作領域には酸素関連のグローイン欠陥やグローイン酸素析出物がなく、十分なライフタイムを有し、しかもデバイス熱処理によりゲッタリングサイトとなるＢＭＤがデバイス動作領域外のバルク中に十分に析出するウェーハが有効である。
【００１６】
特許文献１には、ＶａやＩの凝集体が存在しないＮ領域の単結晶から切り出して、全面Ｎ領域からなるシリコン基板をＲＴＰ処理する方法が記載されている。この方法の場合は、材料となるＳｉ中にグローイン欠陥が存在しないため、ＲＴＰ処理しても問題ないように考えられるが、全面がＮ領域のシリコン基板を準備しＲＴＰ処理を行った後、酸化膜の長期信頼性を示す経時破壊特性であるＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）特性を測定すると、シリコン基板のＮｖ領域においてＴＺＤＢ特性は殆ど低下しないが、ＴＤＤＢ特性が低下する場合がある。さらに、特許文献４に記載されているように、ＴＤＤＢ特性が低下する領域はＮｖ領域でかつＲＩＥ法で検出される欠陥（ＲＩＥ欠陥）が存在する領域であることから、表層にＲＩＥ欠陥が存在しないシリコン基板およびその製造方法の開発は極めて重要である。
【００１７】
ここで、ＲＩＥ法について解説する。
ＲＩＥ法とは、シリコン基板中の酸化珪素（以下ＳｉＯｘという）を含有する微小な結晶欠陥を、深さ方向の分解能を付与しつつ評価する方法として、特許文献５に開示された方法が知られている。この方法は、基板の主表面に対して、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ、以下ＲＩＥという）などの高選択性の異方性エッチングを一定厚さまで施し、残ったエッチング残渣を検出することにより結晶欠陥の評価を行うものである。ＳｉＯｘを含有する結晶欠陥の形成領域と含有しない非形成領域とではエッチング速度が相違するので（前者の方がエッチング速度が小さい）、上記エッチングを施すと、基板の主表面にはＳｉＯｘを含有する結晶欠陥を頂点とした円錐状の突起が残留する。結晶欠陥が異方性エッチングにより突起部の形で強調されるため、微小な欠陥であっても容易に検出することができる。
【００１８】
以下、特許文献５で開示された結晶欠陥の評価方法について説明する。
熱処理によって、シリコン基板中に過飽和に溶存していた酸素がＳｉＯｘとして析出した酸素析出物が形成される。そして、市販のＲＩＥ装置を用いて、ハロゲン系混合ガス（例えばＨＢｒ／Ｃｌ２／Ｈｅ＋Ｏ２）雰囲気中で、シリコン基板内に含まれるＢＭＤに対して高選択比の異方性エッチングを行うと、ＢＭＤに起因した円錐状突起物がエッチング残渣（ヒロック）として形成される。したがって、このヒロックに基づいて結晶欠陥を評価することができる。例えば、得られたヒロックの数を数えれば、エッチングした範囲のシリコン基板中のＢＭＤの密度を求めることができる。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００１−２０３２１０号公報
【特許文献２】特表２００１−５０３００９号公報
【特許文献３】特開２００３−２９７８３９号公報
【特許文献４】特開２００９−２４９２０５号公報
【特許文献５】特開２０００−５８５０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
本発明者は、鋭意研究した結果、１３００℃より高い温度でＲＴＰ処理することにより、基板表層のＲＩＥ欠陥を消滅できることを見出した。しかし同時に、１３００℃より高い温度でＲＴＰ処理した基板では、熱処理後のライフタイムが大きく低下するという新規な課題を見出した。その原因は明らかではないが、１３００℃より高い温度で熱処理することにより、基板内部に高濃度の空孔が過剰に発生し、冷却の過程で空孔が凝集する、もしくは、空孔と基板内部に存在するその他の元素が結合することにより、欠陥準位を形成するためであると推察される。
ライフタイムの低下は、デバイス工程での歩留り低下やデバイス機能を不安定にさせる要因となり、特に、ライフタイムが５００μｓｅｃ未満の場合は、デバイス不良となる可能性が高いため、問題となる。
【００２１】
本発明は、上記問題点に鑑みてなされたものであって、表層にＲＩＥ欠陥がなく、かつライフタイムが十分長いシリコン基板の製造方法及びシリコン基板を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、本発明は、シリコン基板を製造する方法であって、少なくとも、チョクラルスキー法により育成したシリコン単結晶インゴットから切り出されたシリコン基板に、急速加熱・急速冷却装置を用いて、１３００℃より高くかつシリコン融点以下の温度で１〜６０秒保持して急速熱処理を施した後、６００〜８００℃の範囲の温度まで降温速度５〜１５０℃／ｓｅｃで一段目の降温工程を行い、その後、冷却時間Ｘ秒と降温速度Ｙ℃／ｓｅｃが、Ｘ＜１００の場合はＹ≦０．１５Ｘ−４．５を、Ｘ≧１００の場合はＹ≦１０を満たすように二段目の降温工程を行うことを特徴とするシリコン基板の製造方法を提供する。
【００２３】
このように、１３００℃より高くかつシリコン融点以下の温度で１〜６０秒保持して急速熱処理を施すことで、基板表層のＲＩＥ欠陥等を効果的に消滅させることができ、かつ、基板内部に空孔を効率的に注入することができる。そして、上記のように降温、冷却することで、ライフタイム低下の原因となる欠陥の形成を抑制することができる。以上より、ＢＭＤが良好に形成され、デバイス作製領域となる表層に欠陥が存在せず、ライフタイムが５００μｓｅｃ以上である高品質のシリコン基板を製造することができる。
【００２４】
このとき、前記急速熱処理を、窒化膜形成雰囲気ガス、希ガス又はこれらの混合ガスを含む雰囲気で行うことが好ましい。
このような雰囲気で急速熱処理を行えば、スリップ転位の発生を防止しながら、十分なＢＭＤを析出させることができる程度の空孔を注入できる。
【００２５】
このとき、前記急速熱処理を施すシリコン基板を、チョクラルスキー法により育成した全面がＯＳＦ領域、全面がＮ領域、又はＯＳＦ領域とＮ領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすることが好ましい。
本発明の急速熱処理を施すシリコン基板を、このようなシリコン単結晶ウェーハとすることで、基板内部まで欠陥を消滅でき、より確実にデバイス作製領域に欠陥が存在しないシリコン基板を製造できる。
【００２６】
また、本発明のシリコン基板の製造方法によって製造されたシリコン基板であって、該シリコン基板のデバイス作製領域となる表面から少なくとも１μｍの深さにＲＩＥ法により検出される欠陥が存在せず、かつ、前記シリコン基板のライフタイムが５００μｓｅｃ以上であることを特徴とするシリコン基板を提供する。
本発明の製造方法によれば、上記のようなシリコン基板を製造することができ、デバイス作製の歩留まりを向上できる高品質のシリコン基板となる。
【発明の効果】
【００２７】
以上のように、本発明によれば、デバイス作製領域となる表層に欠陥が存在せず、ライフタイムが５００μｓｅｃ以上である高品質のシリコン基板を製造することができる。
【図面の簡単な説明】
【００２８】
【図１】単結晶引き上げ装置の一例を示す概略図である。
【図２】枚葉式の急速加熱・急速冷却装置の一例を示す概略図である。
【図３】実施例、比較例１における降温速度と冷却時間及びライフタイム評価結果を示すグラフである。
【図４】実施例、比較例１におけるＢＭＤ密度と熱処理温度の関係を示すグラフである。
【図５】引き上げ速度と欠陥領域の関係を示す図である。
【発明を実施するための形態】
【００２９】
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
【００３０】
本発明の製造方法では、まず、チョクラルスキー法によりシリコン単結晶インゴットを育成して、当該シリコン単結晶インゴットからシリコン基板を切り出す。
育成するシリコン単結晶インゴットの直径等は特に限定されず、例えば１５０ｍｍ〜３００ｍｍ、あるいはそれ以上とすることができ、用途に合わせて所望の大きさに育成することができる。
【００３１】
ここで、本発明の製造方法に用いることができる単結晶引き上げ装置について説明する。
図１に単結晶引き上げ装置１０を示す。この単結晶引き上げ装置１０は、引き上げ室１１と、引き上げ室１１中のルツボ１２と、ルツボ１２の周囲に配置されたヒータ１４と、ルツボ１２を回転させるルツボ保持軸１３及びその回転機構（図示せず）と、シリコンの種結晶を保持するシードチャック２１と、シードチャック２１を引き上げるワイヤ１９と、ワイヤ１９を回転または巻き取る巻き取り機構（図示せず）とを備えて構成されている。ルツボ１２は、その内側のシリコン融液（湯）１８を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。また、ヒータ１４の外側周囲には断熱材１５が配置されている。
【００３２】
また製造条件に合わせて、図１のように環状の黒鉛筒（整流筒）１６を設けたり、結晶の固液界面１７の外周に、環状の外側断熱材（図示せず）を設けることもできる。さらに、冷却ガスを吹き付けたり、輻射熱を遮って単結晶を冷却する筒状の冷却装置を設けることも可能である。
また、引き上げ室１１の外側に磁石（図示せず）を設置し、シリコン融液１８に水平方向あるいは垂直方向の磁場を印加することによって、融液の対流を抑制し、単結晶の安定成長を図る、いわゆるＭＣＺ法の装置を用いることもできる。
本発明では、これらの装置の各部は、例えば従来と同様のものを用いることができる。
【００３３】
以下に、上記のような単結晶引き上げ装置１０による単結晶育成方法の一例について説明する。
まず、ルツボ１２内で、シリコンの高純度多結晶原料を融点（約１４２０℃）以上に加熱して融解する。次に、ワイヤ１９を巻き出すことにより、シリコン融液１８の表面略中心部に種結晶の先端を接触または浸漬させる。その後、ルツボ保持軸１３を適宜の方向に回転させるとともに、ワイヤ１９を回転させながら巻き取り、種結晶を引き上げることにより、シリコン単結晶インゴット２０の育成を開始する。
以後、引き上げ速度と温度を所望の欠陥領域となるように適切に調整し、略円柱形状のシリコン単結晶インゴット２０を得る。
【００３４】
この所望の引き上げ速度（成長速度）を効率よく制御するにあたっては、例えば、予め、引き上げ速度を変化させながらインゴットを育成し、引き上げ速度と欠陥領域の関係を調査する予備試験を行い、例えば図５のような関係を求め、その後、その関係に基づいて、改めて、本試験で引き上げ速度を制御して、所望の欠陥領域が得られるようにシリコン単結晶インゴットを製造することができる。
【００３５】
また、育成するシリコン単結晶インゴットの欠陥領域については、例えば、全面がＶ−ｒｉｃｈ領域、ＯＳＦ領域、Ｎ領域、又はこれらの領域が混合した領域からなるものを育成することができるが、好ましくは、全面がＮ領域、全面がＯＳＦ領域、ＯＳＦ領域及びＮ領域が混合した領域のいずれかであるシリコン単結晶インゴットを育成する。
上記の欠陥領域のシリコン基板であれば、最も消滅しにくいＣＯＰをほとんど含まないため、本発明の急速熱処理によって確実に欠陥を消滅させることができ、また、より深い位置のＲＩＥ欠陥も消滅させることが容易であるため、特に有効である。
【００３６】
そして、このように製造したシリコン単結晶インゴットに、例えば、スライス、研磨等を行うことにより、シリコン基板を得ることができる。
【００３７】
また、シリコン基板内部の空孔は、シリコン基板に含有される不純物元素と結合することが知られており、本発明の急速熱処理で生じる空孔の挙動には、シリコン基板の酸素濃度が大きく影響すると考えられる。空孔とライフタイムの直接的な因果関係は定かではないが、例えば、急速熱処理前の酸素濃度が５×１０１７ａｔｏｍｓ／ｃｍ３（ＪＥＩＤＡ）以上のシリコン基板であれば、急速熱処理後の降温の際、空孔−酸素ペアが高濃度に発生し、ライフタイムに影響を与える深い準位を形成する欠陥の形成を抑制しやすくなるため好ましい。このような酸素濃度は、上記のインゴット育成時等に調節することができる。
【００３８】
このように作製されたシリコン基板に、例えば枚葉式の急速加熱・急速冷却装置を用いて、急速加熱・急速冷却熱処理を施す。本発明の製造方法で用いることができる枚葉式の急速加熱・急速冷却装置の一例の概略図を図２に示す。
図２に示す急速加熱・急速冷却装置５２は、石英からなるチャンバー５３を有し、このチャンバー５３内でシリコン基板Ｗを急速熱処理できるようになっている。加熱は、チャンバー５３を上下左右から囲繞するように配置される加熱ランプ５４（例えばハロゲンランプ）によって行う。この加熱ランプ５４は、それぞれ独立に供給される電力を制御できるようになっている。
【００３９】
ガスの排気側は、オートシャッター５５が装備され、外気を封鎖している。オートシャッター５５は、ゲートバルブによって開閉可能に構成される不図示のウェーハ挿入口が設けられている。また、オートシャッター５５にはガス排気口５１が設けられており、炉内雰囲気を調整できるようになっている。
そして、シリコン基板Ｗは、石英トレイ５６に形成された３点支持部５７上に配置される。石英トレイ５６のガス導入口側には、石英製のバッファ５８が設けられており、酸化性ガスや窒化性ガス、Ａｒガス等の導入ガスが、シリコン基板Ｗに直接当たるのを防ぐことができる。
【００４０】
また、チャンバー５３には不図示の温度測定用特殊窓が設けられており、チャンバー５３の外部に設置されたパイロメータ５９により、その特殊窓を通してシリコン基板Ｗの温度を測定することができる。
【００４１】
そして、本発明の製造方法では、上記のような急速加熱・急速冷却装置を用いて、シリコン基板に、例えば５０℃／ｓｅｃ以上の昇温速度で１３００℃より高くかつシリコン融点以下の温度まで昇温して１〜６０秒保持することで急速熱処理を施した後、６００〜８００℃の範囲の温度まで降温速度５〜１５０℃／ｓｅｃで一段目の降温工程を行い、その後、冷却時間Ｘ秒と降温速度Ｙ℃／ｓｅｃが、Ｘ＜１００の場合はＹ≦０．１５Ｘ−４．５を、Ｘ≧１００の場合はＹ≦１０を満たすように二段目の降温工程を行って冷却する。
【００４２】
このように、シリコン基板に、１３００℃より高くかつシリコン融点以下の温度で急速熱処理を施すことで、シリコン基板表面から少なくとも１μｍの深さにわたってＲＩＥ法により検出される欠陥を消滅させることができる。この急速熱処理時間が１〜６０秒の範囲であれば欠陥消滅には十分であり、６０秒を超える時間では、生産性低下、コスト上昇、スリップ転位発生等の可能性がある。また、６０秒以下の急速熱処理であれば、急速熱処理中に酸素の過剰な外方拡散により表層で酸素濃度が大きく低下するのを防ぎ、機械的強度の低下を防止できる。
また、１３００℃より高い温度から６００〜８００℃の範囲の温度まで降温する際の降温速度が５℃／ｓｅｃよりも遅い場合は、生産性の低下を招き、また、１５０℃／ｓｅｃよりも早い場合には、急速冷却によりスリップが発生する場合がある。
【００４３】
一段目の降温を６００〜８００℃の範囲の温度まで降温すれば、冷却時間を過剰に長くする必要がなく、また、二段目の降温の際に、空孔の制御を十分に行うことができる。８００℃より高い温度から二段目の降温を開始すると、冷却に必要な時間が長くなり、生産性の低下を招く。６００℃より低い温度から二段目の降温を開始すると基板内部の空孔の制御が不十分となる。
【００４４】
そして、二段目の降温において、冷却時間Ｘ秒と降温速度Ｙ℃／ｓｅｃが、Ｘ＜１００の場合はＹ≦０．１５Ｘ−４．５を、Ｘ≧１００の場合はＹ≦１０を満たすように設定することにより、空孔の制御を効果的に行い、ライフタイムの低下を抑制できる。これは、１３００℃より高い温度の急速熱処理で高濃度に発生した空孔の拡散が促進されて濃度が減少し、また、空孔とその他の不純物元素が結合して、ライフタイムを低下させない欠陥を形成することにより、空孔起因のライフタイムを低下させる欠陥の形成を抑制することが可能となるためと推察される。
基板表層のＲＩＥ欠陥を消滅させるために１３００℃より高い温度で急速熱処理を施すと、空孔が過剰に発生して、この空孔起因の欠陥により基板のライフタイムが低下するという新規な課題を、本発明の上記のような降温工程により解決できる。
【００４５】
このような二段の降温工程は、例えば常温以下の温度になるまで降温することができる。また、上記のような二段目の降温速度は比較的遅いので、１３００℃より高い温度から６００〜８００℃の範囲の温度までの一段目の降温速度を速くすることが、生産性の観点から好ましく、この場合、当該一段目の降温速度よりも遅い降温速度で二段目の降温工程を行うこととなる。
【００４６】
上記のような急速熱処理の雰囲気としては、特に限定されないが、窒化膜形成雰囲気ガス、希ガス又はこれらの混合ガスを含む雰囲気で行うことが好ましい。
上記のような雰囲気であれば、例えば水素雰囲気で行う場合に比べてスリップ転位を抑制でき、スリップ転位が原因の接合リーク等の問題を防止できるため、デバイスの歩留まりを向上できる。また、空孔注入も効率的に行うことができる。
【００４７】
上記のような本発明の製造方法であれば、デバイス作製領域となる表面から少なくとも１μｍの深さにＲＩＥ法により検出される欠陥が存在せず、かつ、ライフタイムが５００μｓｅｃ以上である高品質のシリコン基板を製造することができる。
【実施例】
【００４８】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例、比較例１）
図１のシリコン単結晶引き上げ装置により、横磁場を印加して、ＭＣＺ法によりＮ領域のシリコン単結晶インゴット（直径１２インチ（３００ｍｍ）、方位＜１００＞、導電型ｐ型）を育成し、それから切り出したシリコン単結晶ウェーハに、図２の急速加熱・急速冷却装置（ここでは、Ｍａｔｔｓｏｎ社製Ｈｅｌｉｏｓ）を用いて、第１の温度１２５０℃，１２９０℃，１３２０℃，１３５０℃の各温度で、１０秒間の熱処理（急速熱処理）を施した。この急速熱処理における雰囲気は、Ａｒ，Ｎ２，ＮＨ３／Ａｒの各雰囲気とした。
【００４９】
続いて、第１の温度から第２の温度までの一段目の降温工程を降温速度３０℃／ｓｅｃで降温した。このとき、第２の温度は、９００℃、８００℃、７００℃、６００℃、５００℃の各温度に設定した。その後、第２の温度からの二段目の降温工程で、所定の降温速度と冷却時間を設定して、ウェーハを冷却した。その後、ウェーハ表面を５μｍ程度研磨した。
【００５０】
上記のように作製したウェーハの内、Ａｒ雰囲気、第２の温度が８００℃で、二段目の降温工程を降温速度９℃／ｓｅｃ、冷却時間１２０秒で行ったウェーハの表層のＲＩＥ欠陥を測定した。
この測定では、マグネトロンＲＩＥ装置（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社製 Ｃｅｎｔｕｒａ）を用いてエッチングを行った。その後、レーザー散乱方式の異物検査装置（ＫＬＡ―Ｔｅｎｃｏｒ社製 ＳＰ１）でエッチング後の残渣突起を計測し、欠陥密度を算出した。測定結果を表１に示す。
【００５１】
【表１】
【００５２】
表１から、１３００℃より高い温度での急速熱処理により、いずれの雰囲気でも、ＲＩＥ欠陥を完全に消滅させていることがわかる。また、５μｍ研磨後の表面の欠陥の測定結果であるため、本実施例では表面から少なくとも５μｍの深さまでの欠陥が、１３００℃より高い温度での急速熱処理により消滅していることがわかる。一方、急速熱処理の温度が１２９０℃、１２５０℃の場合には、表層のＲＩＥ欠陥が多数確認され、消滅には不十分な温度であることがわかる。
【００５３】
また、作製したウェーハの内、第１の温度が１３５０℃、Ａｒ雰囲気で１０秒間の熱処理（急速熱処理）を行い、一段目の降温工程を、第２の温度８００℃まで３０℃／ｓｅｃで降温し、二段目の降温工程を種々の冷却時間及び降温速度で行い、ウェーハのライフタイムを測定した。
測定方法としては、エタノールにヨウ素を２ｇ滴下した溶液をウェーハに塗布する処理（Ｃｈｅｍｉｃａｌ Ｐａｓｓｉｖａｔｉｏｎ処理 以下ＣＰ処理）を行い、ライフタイム測定装置（ＳＥＭＩＬＡＢ社製 ＷＴ−２０００）でライフタイムを測定した。上記測定したライフタイムとの関係を図３に示す。
【００５４】
図３に示すように、急速熱処理後のライフタイムは、冷却時間が１００秒よりも短い場合には、降温速度がより小さい場合に良好となることがわかる。また、冷却時間が１００秒以上の場合には、降温速度を１０℃／ｓｅｃ以下に設定することで、良好なライフタイムが得られている。これらの関係から、二段目の降温の際、冷却時間をＸ秒、降温速度をＹ℃／ｓｅｃとした場合、Ｘ＜１００の場合はＹ≦０．１５Ｘ−４．５、Ｘ≧１００の場合はＹ≦１０で示される範囲（グラフ中に示される斜線部の範囲）になるようにＸとＹを設定することにより、良好なライフタイムを有するウェーハが製造可能となる。
【００５５】
また、第２の温度を７００℃、６００℃に設定した実施例のウェーハのライフタイムを測定した場合にも、図３と同様の傾向が再現した。
しかし、第２の温度を９００℃もしくは５００℃に設定した比較例の場合は、上記の関係は得られず、この場合、１３００℃より高い温度の急速熱処理を施したウェーハではライフタイムが低下していた。
【００５６】
また、Ａｒ、Ｎ２、ＮＨ３／Ａｒの各雰囲気下、１２５０℃、１３００℃、１３２５℃、１３５０℃の各温度で１０秒間の熱処理（急速熱処理）を施し、第一の降温工程で、第２の温度８００℃まで降温速度３０℃／ｓｅｃで降温し、その後二段目の降温工程を降温速度９℃／ｓｅｃ、冷却時間１２０秒で行ったウェーハのＢＭＤ密度を測定した。
測定方法としては、フラッシュメモリ作製プロセスのシミュレーション熱処理を施し、ウェーハ内にＢＭＤを析出させた。その後、５％ＨＦに浸漬させ、表面に形成された酸化膜を除去した。その後、ＲＩＥ装置でエッチングを行い、残渣突起の個数を電子顕微鏡を用いて計測し、欠陥密度を算出してＢＭＤ密度を測定した。測定結果を図４に示す。なお、参照例（図４のＲｅｆ．）として、急速加熱・急速冷却熱処理を行わなかった以外は上記と同様に作製されたウェーハの上記と同様に測定されたＢＭＤ密度も図４に示す。
【００５７】
図４に示すように、雰囲気によりデバイス作製熱処理の際のＢＭＤ形成を容易に制御することができることがわかる。また、急速加熱・急速冷却熱処理を施さなかった場合に比べて、いずれもＢＭＤ密度が高い。また、いずれの雰囲気でも急速熱処理を１３００℃より高い温度で行うことにより、高いＢＭＤ密度が確保されている。
【００５８】
（比較例２）
図１のシリコン単結晶引上げ装置により、横磁場を印加して、ＭＣＺ法によりＮ領域のシリコン単結晶インゴット（直径１２インチ（３００ｍｍ）、方位＜１００＞、導電型ｐ型）を育成し、それから切り出したシリコン単結晶ウェーハに図２の急速加熱・急速冷却装置（ここでは、Ｍａｔｔｓｏｎ社製Ｈｅｌｉｏｓ）を用いて、１２５０℃，１２９０℃，１３２０℃，１３５０℃で、１０秒間の熱処理（急速熱処理）を施した。この急速熱処理における雰囲気は、Ａｒ雰囲気とした。
【００５９】
続いて、二段階降温は行わずに、それぞれの熱処理温度から常温まで降温速度３０℃／ｓｅｃで降温した。その後、ウェーハ表面を５μｍ程度研磨した。
上記のように作製したウェーハを、実施例、比較例１と同様にウェーハの表層のＲＩＥ欠陥を測定した。その結果、表１と同様の傾向が得られた。さらに、作製されたウェーハのライフタイムを実施例と同様に測定した結果を表２に示す。
【００６０】
【表２】
【００６１】
表２からわかるように、急速熱処理の温度が高いほどライフタイムが低下し、特に１３００℃を超える温度で急速熱処理を行うと、ライフタイムが大きく低下し、１００μｓｅｃ未満となっていることがわかる。
【００６２】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００６３】
１０…単結晶引き上げ装置、 １１…引き上げ室、 １２…ルツボ、
１３…ルツボ保持軸、 １４…ヒータ、 １５…断熱材、 １６…整流筒、
１７…固液界面、 １８…シリコン融液、 １９…ワイヤ、
２０…シリコン単結晶インゴット、 ２１…シードチャック、
５１…ガス排気口、 ５２…急速加熱・急速冷却装置、 ５３…チャンバー、
５４…加熱ランプ、 ５５…オートシャッター、 ５６…石英トレイ、
５７…支持部、 ５８…バッファ、 ５９…パイロメーター、 Ｗ…シリコン基板。
【技術分野】
【０００１】
本発明は、基板表面から一定の深さまでグローイン酸素析出物やグローイン欠陥およびＲＩＥ欠陥（ＲＩＥで検出できる欠陥）がない無欠陥領域（Ｄｅｎｕｄｅｄ Ｚｏｎｅ、以下ＤＺ層という）を形成したシリコン基板を製造する方法及び、当該方法により製造されたシリコン基板に関する。
【背景技術】
【０００２】
近年は、半導体回路の高集積化による素子の微細化に伴い、その基板となるチョクラルスキー法（以下、ＣＺ法という）で作製されたシリコン単結晶に対する品質要求が高まってきている。
【０００３】
ＣＺ法によりシリコン単結晶を育成する際、通常１０−２０ｐｐｍａ（ＪＥＩＤＡ：日本電子工業振興協会による換算係数を使用）程度の酸素が石英ルツボから融液中に溶け出し、シリコン融液界面にてシリコン単結晶中に取り込まれる。
その後、シリコン単結晶が冷却される過程で、取り込まれた酸素が過飽和状態になり、結晶温度が７００℃以下になると凝集して酸素析出物（以下、グローイン酸素析出物ともいう）を形成する。しかしながら、そのサイズは極めて小さく、出荷段階では酸化膜耐圧特性のひとつであるＴＺＤＢ（Ｔｉｍｅ Ｚｅｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）特性やデバイス特性を低下させることはない。
【０００４】
酸化膜耐圧特性やデバイス特性を低下させる単結晶成長起因の欠陥は、シリコン融液からシリコン単結晶に取り込まれたベーカンシー（Ｖａｃａｎｃｙ、以下Ｖａと略記することがある）と呼ばれる空孔型の点欠陥と、インタースティシャルシリコン（Ｉｎｔｅｒｓｔｉｔｉａｌ−Ｓｉ、以下Ｉと略記することがある）と呼ばれる格子間型シリコン点欠陥が、結晶冷却中に過飽和になり、酸素とともに凝集した複合欠陥であり、ＦＰＤ、ＬＳＴＤ、ＣＯＰ、ＯＳＦ等のグローイン（Ｇｒｏｗｎ ｉｎ）欠陥であることが判明している。
これらの欠陥を説明するにあたって、先ず、シリコン単結晶に取り込まれるＶａとＩのそれぞれの取り込まれる濃度を決定する因子について、一般的に知られていることを説明する。
【０００５】
図５は、単結晶育成時の引き上げ速度Ｖ（ｍｍ／ｍｉｎ）を変化させることによって、シリコン融点から１３００℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値Ｇ（℃／ｍｍ）との比であるＶ／Ｇを変化させた場合のシリコン単結晶の欠陥領域を示す図である。
一般に、単結晶内の温度分布はＣＺ炉内構造（以下、ホットゾーン（ＨＺ）という）に依存しており、引き上げ速度を変えてもその分布は殆ど変わらない。このため、同一構造のＣＺ炉の場合は、Ｖ／Ｇは引き上げ速度の変化のみに対応することになる。即ち、引き上げ速度ＶとＶ／Ｇは近似的には正比例の関係がある。したがって、図５の縦軸には引き上げ速度Ｖを用いている。
【０００６】
引き上げ速度Ｖが比較的高速な領域では、ベーカンシーと呼ばれる点欠陥である空孔が凝集したボイドと考えられるＦＰＤ、ＬＳＴＤ、ＣＯＰ等のグローイン欠陥が、結晶径方向のほぼ全域に高密度に存在し、これらの欠陥が存在する領域はＶ−ｒｉｃｈ領域と呼ばれている。
成長速度を遅くしていくと、結晶周辺部に発生していたＯＳＦリングが結晶内部に向かって収縮していき、ついには消滅する。更に成長速度を遅くすると、ベーカンシーやインタースティシャルシリコンの過不足が少ないニュートラル（Ｎｅｕｔｒａｌ、以下Ｎという）領域が出現する。このＮ領域はＶａやＩの偏りはあるが飽和濃度以下であるため、凝集してグローイン欠陥とはならない。このＮ領域は、Ｖａが優勢なＮｖ領域とＩが優勢なＮｉ領域に分別される。
【０００７】
Ｎｖ領域では、熱酸化処理した際に酸素析出物（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ、以下ＢＭＤという）が多く発生し、Ｎｉ領域では酸素析出が殆ど発生しないことがわかっている。更に成長速度の遅い領域ではＩが過飽和となり、その結果Ｉが集合した転位ループと考えられるＬ／Ｄ（Ｌａｒｇｅ Ｄｉｓｌｏｃａｔｉｏｎ：格子間転位ループの略語、ＬＳＥＰＤ、ＬＥＰＤ等）の欠陥が低密度に存在し、Ｉ−Ｒｉｃｈ領域と呼ばれている。
以上から、例えば、結晶の中心から径方向全域に渡ってＮ領域となるような範囲に成長速度を制御しながら引き上げた単結晶を切断、研磨することにより、全面がＮ領域の極めて欠陥の少ないシリコン基板を得ることができる。
【０００８】
また、上記のようなＢＭＤがデバイス活性領域であるシリコン基板表面に発生すると、接合リーク等のデバイス特性に悪影響を及ぼすが、一方でデバイス活性領域以外のバルクに存在すると、デバイスプロセス中に混入した金属不純物を捕獲するゲッタリングサイトとして機能するため有効である。
【０００９】
近年、ＢＭＤが発生しにくいＮｉ領域の基板内部にＢＭＤを形成する方法として、ＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）処理する方法（急速加熱・急速冷却熱処理）が提案されている。このＲＴＰ処理とは、シリコン基板に例えば５０℃／ｓｅｃといった昇温速度で室温より急速昇温し、１２００℃前後の温度で数十秒程度加熱保持した後、急速に冷却する熱処理方法である。
ＲＴＰ処理後に酸素析出熱処理を行うことによって、ＢＭＤが形成されるメカニズムについては、特許文献１や特許文献２に詳細に記述されている。ここで、ＢＭＤ形成メカニズムについて簡単に説明する。
【００１０】
まず、ＲＴＰ処理では、例えばＮ２雰囲気中で１２００℃という高温保持中にシリコン基板表面よりＶａの注入が起こり、その後降温する間にＶａの拡散による再分布とＩとの消滅が起きる。その結果、バルク中にはＶａが不均一に分布した状態になる。このような状態のシリコン基板を例えば８００℃で熱処理すると、高いＶａ濃度の領域では酸素が急速にクラスター化するが、低いＶａ濃度の領域では酸素のクラスター化が発生しない。次いで、例えば１０００℃で一定時間熱処理すると、クラスター化した酸素が成長してＢＭＤが形成される。
【００１１】
このように、ＲＴＰ処理後のシリコン基板に酸素析出熱処理が施されると、ＲＴＰ処理で形成されたＶａの濃度プロファイルに従って、シリコン基板の厚さ方向に分布を有するＢＭＤを形成することになる。したがって、ＲＴＰ処理の雰囲気や最高温度、保持時間等の条件を制御して行うことにより、シリコン基板に所望のＶａ濃度プロファイルを形成し、その後シリコン基板に酸素析出熱処理を行うことによって、所望のＤＺ幅及び厚さ方向のＢＭＤプロファイルを有するシリコン基板を製造することができる。
【００１２】
また、特許文献３には、酸素ガス雰囲気中でＲＴＰ処理すると表面に酸化膜が形成され、酸化膜界面からＩが注入されるためＢＭＤ形成が抑制されることが開示されている。このように、ＲＴＰ処理は雰囲気ガス、最高保持温度等の条件により、ＢＭＤ形成を促進することも、逆に抑制することも可能である。
このようなＲＴＰ処理は極めて短時間アニールであるため、酸素の外方拡散が殆ど発生せず、表層での酸素濃度の低下は無視できるほどである。
【００１３】
また、デバイス工程でＭＯＳトランジスターを作製し、その動作のためにゲート電極に逆バイアスを印加すると空乏層が拡がるが、この空乏層領域にＢＭＤが存在すると接合リークの原因となることが知られている。これらのことから、多くのデバイスの動作領域である表層には、ＣＯＰに代表されるグローイン欠陥やＢＭＤやグローイン酸素析出物が存在しないことが求められている。
ＣＯＰやＯＳＦ核、酸素析出物のような酸素関連の欠陥を消滅させるためには、酸素濃度を固溶限以下にする方法がある。例えば１１００℃以上で熱処理し、酸素の外方拡散を利用して表層の酸素濃度を低下させることにより固溶限以下にすることで、上記欠陥の消滅が可能である。しかし、酸素の外方拡散により表層の酸素濃度が著しく低下してしまうため、表層の機械的強度も低下してしまうといった問題点がある。
【００１４】
さらに、半導体素子が適正に機能するためには、少数キャリアが十分なライフタイムを有していることが必要である。少数キャリアのライフタイム（以下、ライフタイムという）は、金属不純物、酸素析出、空孔などに起因する欠陥準位の形成によって低下することが知られている。従って、半導体素子の機能を安定に確保するためには、十分なライフタイムとなる方法でシリコン基板を製造することが必要である。
【００１５】
これらから、最近のデバイスにおいては、デバイス動作領域には酸素関連のグローイン欠陥やグローイン酸素析出物がなく、十分なライフタイムを有し、しかもデバイス熱処理によりゲッタリングサイトとなるＢＭＤがデバイス動作領域外のバルク中に十分に析出するウェーハが有効である。
【００１６】
特許文献１には、ＶａやＩの凝集体が存在しないＮ領域の単結晶から切り出して、全面Ｎ領域からなるシリコン基板をＲＴＰ処理する方法が記載されている。この方法の場合は、材料となるＳｉ中にグローイン欠陥が存在しないため、ＲＴＰ処理しても問題ないように考えられるが、全面がＮ領域のシリコン基板を準備しＲＴＰ処理を行った後、酸化膜の長期信頼性を示す経時破壊特性であるＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）特性を測定すると、シリコン基板のＮｖ領域においてＴＺＤＢ特性は殆ど低下しないが、ＴＤＤＢ特性が低下する場合がある。さらに、特許文献４に記載されているように、ＴＤＤＢ特性が低下する領域はＮｖ領域でかつＲＩＥ法で検出される欠陥（ＲＩＥ欠陥）が存在する領域であることから、表層にＲＩＥ欠陥が存在しないシリコン基板およびその製造方法の開発は極めて重要である。
【００１７】
ここで、ＲＩＥ法について解説する。
ＲＩＥ法とは、シリコン基板中の酸化珪素（以下ＳｉＯｘという）を含有する微小な結晶欠陥を、深さ方向の分解能を付与しつつ評価する方法として、特許文献５に開示された方法が知られている。この方法は、基板の主表面に対して、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ、以下ＲＩＥという）などの高選択性の異方性エッチングを一定厚さまで施し、残ったエッチング残渣を検出することにより結晶欠陥の評価を行うものである。ＳｉＯｘを含有する結晶欠陥の形成領域と含有しない非形成領域とではエッチング速度が相違するので（前者の方がエッチング速度が小さい）、上記エッチングを施すと、基板の主表面にはＳｉＯｘを含有する結晶欠陥を頂点とした円錐状の突起が残留する。結晶欠陥が異方性エッチングにより突起部の形で強調されるため、微小な欠陥であっても容易に検出することができる。
【００１８】
以下、特許文献５で開示された結晶欠陥の評価方法について説明する。
熱処理によって、シリコン基板中に過飽和に溶存していた酸素がＳｉＯｘとして析出した酸素析出物が形成される。そして、市販のＲＩＥ装置を用いて、ハロゲン系混合ガス（例えばＨＢｒ／Ｃｌ２／Ｈｅ＋Ｏ２）雰囲気中で、シリコン基板内に含まれるＢＭＤに対して高選択比の異方性エッチングを行うと、ＢＭＤに起因した円錐状突起物がエッチング残渣（ヒロック）として形成される。したがって、このヒロックに基づいて結晶欠陥を評価することができる。例えば、得られたヒロックの数を数えれば、エッチングした範囲のシリコン基板中のＢＭＤの密度を求めることができる。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００１−２０３２１０号公報
【特許文献２】特表２００１−５０３００９号公報
【特許文献３】特開２００３−２９７８３９号公報
【特許文献４】特開２００９−２４９２０５号公報
【特許文献５】特開２０００−５８５０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
本発明者は、鋭意研究した結果、１３００℃より高い温度でＲＴＰ処理することにより、基板表層のＲＩＥ欠陥を消滅できることを見出した。しかし同時に、１３００℃より高い温度でＲＴＰ処理した基板では、熱処理後のライフタイムが大きく低下するという新規な課題を見出した。その原因は明らかではないが、１３００℃より高い温度で熱処理することにより、基板内部に高濃度の空孔が過剰に発生し、冷却の過程で空孔が凝集する、もしくは、空孔と基板内部に存在するその他の元素が結合することにより、欠陥準位を形成するためであると推察される。
ライフタイムの低下は、デバイス工程での歩留り低下やデバイス機能を不安定にさせる要因となり、特に、ライフタイムが５００μｓｅｃ未満の場合は、デバイス不良となる可能性が高いため、問題となる。
【００２１】
本発明は、上記問題点に鑑みてなされたものであって、表層にＲＩＥ欠陥がなく、かつライフタイムが十分長いシリコン基板の製造方法及びシリコン基板を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、本発明は、シリコン基板を製造する方法であって、少なくとも、チョクラルスキー法により育成したシリコン単結晶インゴットから切り出されたシリコン基板に、急速加熱・急速冷却装置を用いて、１３００℃より高くかつシリコン融点以下の温度で１〜６０秒保持して急速熱処理を施した後、６００〜８００℃の範囲の温度まで降温速度５〜１５０℃／ｓｅｃで一段目の降温工程を行い、その後、冷却時間Ｘ秒と降温速度Ｙ℃／ｓｅｃが、Ｘ＜１００の場合はＹ≦０．１５Ｘ−４．５を、Ｘ≧１００の場合はＹ≦１０を満たすように二段目の降温工程を行うことを特徴とするシリコン基板の製造方法を提供する。
【００２３】
このように、１３００℃より高くかつシリコン融点以下の温度で１〜６０秒保持して急速熱処理を施すことで、基板表層のＲＩＥ欠陥等を効果的に消滅させることができ、かつ、基板内部に空孔を効率的に注入することができる。そして、上記のように降温、冷却することで、ライフタイム低下の原因となる欠陥の形成を抑制することができる。以上より、ＢＭＤが良好に形成され、デバイス作製領域となる表層に欠陥が存在せず、ライフタイムが５００μｓｅｃ以上である高品質のシリコン基板を製造することができる。
【００２４】
このとき、前記急速熱処理を、窒化膜形成雰囲気ガス、希ガス又はこれらの混合ガスを含む雰囲気で行うことが好ましい。
このような雰囲気で急速熱処理を行えば、スリップ転位の発生を防止しながら、十分なＢＭＤを析出させることができる程度の空孔を注入できる。
【００２５】
このとき、前記急速熱処理を施すシリコン基板を、チョクラルスキー法により育成した全面がＯＳＦ領域、全面がＮ領域、又はＯＳＦ領域とＮ領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすることが好ましい。
本発明の急速熱処理を施すシリコン基板を、このようなシリコン単結晶ウェーハとすることで、基板内部まで欠陥を消滅でき、より確実にデバイス作製領域に欠陥が存在しないシリコン基板を製造できる。
【００２６】
また、本発明のシリコン基板の製造方法によって製造されたシリコン基板であって、該シリコン基板のデバイス作製領域となる表面から少なくとも１μｍの深さにＲＩＥ法により検出される欠陥が存在せず、かつ、前記シリコン基板のライフタイムが５００μｓｅｃ以上であることを特徴とするシリコン基板を提供する。
本発明の製造方法によれば、上記のようなシリコン基板を製造することができ、デバイス作製の歩留まりを向上できる高品質のシリコン基板となる。
【発明の効果】
【００２７】
以上のように、本発明によれば、デバイス作製領域となる表層に欠陥が存在せず、ライフタイムが５００μｓｅｃ以上である高品質のシリコン基板を製造することができる。
【図面の簡単な説明】
【００２８】
【図１】単結晶引き上げ装置の一例を示す概略図である。
【図２】枚葉式の急速加熱・急速冷却装置の一例を示す概略図である。
【図３】実施例、比較例１における降温速度と冷却時間及びライフタイム評価結果を示すグラフである。
【図４】実施例、比較例１におけるＢＭＤ密度と熱処理温度の関係を示すグラフである。
【図５】引き上げ速度と欠陥領域の関係を示す図である。
【発明を実施するための形態】
【００２９】
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
【００３０】
本発明の製造方法では、まず、チョクラルスキー法によりシリコン単結晶インゴットを育成して、当該シリコン単結晶インゴットからシリコン基板を切り出す。
育成するシリコン単結晶インゴットの直径等は特に限定されず、例えば１５０ｍｍ〜３００ｍｍ、あるいはそれ以上とすることができ、用途に合わせて所望の大きさに育成することができる。
【００３１】
ここで、本発明の製造方法に用いることができる単結晶引き上げ装置について説明する。
図１に単結晶引き上げ装置１０を示す。この単結晶引き上げ装置１０は、引き上げ室１１と、引き上げ室１１中のルツボ１２と、ルツボ１２の周囲に配置されたヒータ１４と、ルツボ１２を回転させるルツボ保持軸１３及びその回転機構（図示せず）と、シリコンの種結晶を保持するシードチャック２１と、シードチャック２１を引き上げるワイヤ１９と、ワイヤ１９を回転または巻き取る巻き取り機構（図示せず）とを備えて構成されている。ルツボ１２は、その内側のシリコン融液（湯）１８を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。また、ヒータ１４の外側周囲には断熱材１５が配置されている。
【００３２】
また製造条件に合わせて、図１のように環状の黒鉛筒（整流筒）１６を設けたり、結晶の固液界面１７の外周に、環状の外側断熱材（図示せず）を設けることもできる。さらに、冷却ガスを吹き付けたり、輻射熱を遮って単結晶を冷却する筒状の冷却装置を設けることも可能である。
また、引き上げ室１１の外側に磁石（図示せず）を設置し、シリコン融液１８に水平方向あるいは垂直方向の磁場を印加することによって、融液の対流を抑制し、単結晶の安定成長を図る、いわゆるＭＣＺ法の装置を用いることもできる。
本発明では、これらの装置の各部は、例えば従来と同様のものを用いることができる。
【００３３】
以下に、上記のような単結晶引き上げ装置１０による単結晶育成方法の一例について説明する。
まず、ルツボ１２内で、シリコンの高純度多結晶原料を融点（約１４２０℃）以上に加熱して融解する。次に、ワイヤ１９を巻き出すことにより、シリコン融液１８の表面略中心部に種結晶の先端を接触または浸漬させる。その後、ルツボ保持軸１３を適宜の方向に回転させるとともに、ワイヤ１９を回転させながら巻き取り、種結晶を引き上げることにより、シリコン単結晶インゴット２０の育成を開始する。
以後、引き上げ速度と温度を所望の欠陥領域となるように適切に調整し、略円柱形状のシリコン単結晶インゴット２０を得る。
【００３４】
この所望の引き上げ速度（成長速度）を効率よく制御するにあたっては、例えば、予め、引き上げ速度を変化させながらインゴットを育成し、引き上げ速度と欠陥領域の関係を調査する予備試験を行い、例えば図５のような関係を求め、その後、その関係に基づいて、改めて、本試験で引き上げ速度を制御して、所望の欠陥領域が得られるようにシリコン単結晶インゴットを製造することができる。
【００３５】
また、育成するシリコン単結晶インゴットの欠陥領域については、例えば、全面がＶ−ｒｉｃｈ領域、ＯＳＦ領域、Ｎ領域、又はこれらの領域が混合した領域からなるものを育成することができるが、好ましくは、全面がＮ領域、全面がＯＳＦ領域、ＯＳＦ領域及びＮ領域が混合した領域のいずれかであるシリコン単結晶インゴットを育成する。
上記の欠陥領域のシリコン基板であれば、最も消滅しにくいＣＯＰをほとんど含まないため、本発明の急速熱処理によって確実に欠陥を消滅させることができ、また、より深い位置のＲＩＥ欠陥も消滅させることが容易であるため、特に有効である。
【００３６】
そして、このように製造したシリコン単結晶インゴットに、例えば、スライス、研磨等を行うことにより、シリコン基板を得ることができる。
【００３７】
また、シリコン基板内部の空孔は、シリコン基板に含有される不純物元素と結合することが知られており、本発明の急速熱処理で生じる空孔の挙動には、シリコン基板の酸素濃度が大きく影響すると考えられる。空孔とライフタイムの直接的な因果関係は定かではないが、例えば、急速熱処理前の酸素濃度が５×１０１７ａｔｏｍｓ／ｃｍ３（ＪＥＩＤＡ）以上のシリコン基板であれば、急速熱処理後の降温の際、空孔−酸素ペアが高濃度に発生し、ライフタイムに影響を与える深い準位を形成する欠陥の形成を抑制しやすくなるため好ましい。このような酸素濃度は、上記のインゴット育成時等に調節することができる。
【００３８】
このように作製されたシリコン基板に、例えば枚葉式の急速加熱・急速冷却装置を用いて、急速加熱・急速冷却熱処理を施す。本発明の製造方法で用いることができる枚葉式の急速加熱・急速冷却装置の一例の概略図を図２に示す。
図２に示す急速加熱・急速冷却装置５２は、石英からなるチャンバー５３を有し、このチャンバー５３内でシリコン基板Ｗを急速熱処理できるようになっている。加熱は、チャンバー５３を上下左右から囲繞するように配置される加熱ランプ５４（例えばハロゲンランプ）によって行う。この加熱ランプ５４は、それぞれ独立に供給される電力を制御できるようになっている。
【００３９】
ガスの排気側は、オートシャッター５５が装備され、外気を封鎖している。オートシャッター５５は、ゲートバルブによって開閉可能に構成される不図示のウェーハ挿入口が設けられている。また、オートシャッター５５にはガス排気口５１が設けられており、炉内雰囲気を調整できるようになっている。
そして、シリコン基板Ｗは、石英トレイ５６に形成された３点支持部５７上に配置される。石英トレイ５６のガス導入口側には、石英製のバッファ５８が設けられており、酸化性ガスや窒化性ガス、Ａｒガス等の導入ガスが、シリコン基板Ｗに直接当たるのを防ぐことができる。
【００４０】
また、チャンバー５３には不図示の温度測定用特殊窓が設けられており、チャンバー５３の外部に設置されたパイロメータ５９により、その特殊窓を通してシリコン基板Ｗの温度を測定することができる。
【００４１】
そして、本発明の製造方法では、上記のような急速加熱・急速冷却装置を用いて、シリコン基板に、例えば５０℃／ｓｅｃ以上の昇温速度で１３００℃より高くかつシリコン融点以下の温度まで昇温して１〜６０秒保持することで急速熱処理を施した後、６００〜８００℃の範囲の温度まで降温速度５〜１５０℃／ｓｅｃで一段目の降温工程を行い、その後、冷却時間Ｘ秒と降温速度Ｙ℃／ｓｅｃが、Ｘ＜１００の場合はＹ≦０．１５Ｘ−４．５を、Ｘ≧１００の場合はＹ≦１０を満たすように二段目の降温工程を行って冷却する。
【００４２】
このように、シリコン基板に、１３００℃より高くかつシリコン融点以下の温度で急速熱処理を施すことで、シリコン基板表面から少なくとも１μｍの深さにわたってＲＩＥ法により検出される欠陥を消滅させることができる。この急速熱処理時間が１〜６０秒の範囲であれば欠陥消滅には十分であり、６０秒を超える時間では、生産性低下、コスト上昇、スリップ転位発生等の可能性がある。また、６０秒以下の急速熱処理であれば、急速熱処理中に酸素の過剰な外方拡散により表層で酸素濃度が大きく低下するのを防ぎ、機械的強度の低下を防止できる。
また、１３００℃より高い温度から６００〜８００℃の範囲の温度まで降温する際の降温速度が５℃／ｓｅｃよりも遅い場合は、生産性の低下を招き、また、１５０℃／ｓｅｃよりも早い場合には、急速冷却によりスリップが発生する場合がある。
【００４３】
一段目の降温を６００〜８００℃の範囲の温度まで降温すれば、冷却時間を過剰に長くする必要がなく、また、二段目の降温の際に、空孔の制御を十分に行うことができる。８００℃より高い温度から二段目の降温を開始すると、冷却に必要な時間が長くなり、生産性の低下を招く。６００℃より低い温度から二段目の降温を開始すると基板内部の空孔の制御が不十分となる。
【００４４】
そして、二段目の降温において、冷却時間Ｘ秒と降温速度Ｙ℃／ｓｅｃが、Ｘ＜１００の場合はＹ≦０．１５Ｘ−４．５を、Ｘ≧１００の場合はＹ≦１０を満たすように設定することにより、空孔の制御を効果的に行い、ライフタイムの低下を抑制できる。これは、１３００℃より高い温度の急速熱処理で高濃度に発生した空孔の拡散が促進されて濃度が減少し、また、空孔とその他の不純物元素が結合して、ライフタイムを低下させない欠陥を形成することにより、空孔起因のライフタイムを低下させる欠陥の形成を抑制することが可能となるためと推察される。
基板表層のＲＩＥ欠陥を消滅させるために１３００℃より高い温度で急速熱処理を施すと、空孔が過剰に発生して、この空孔起因の欠陥により基板のライフタイムが低下するという新規な課題を、本発明の上記のような降温工程により解決できる。
【００４５】
このような二段の降温工程は、例えば常温以下の温度になるまで降温することができる。また、上記のような二段目の降温速度は比較的遅いので、１３００℃より高い温度から６００〜８００℃の範囲の温度までの一段目の降温速度を速くすることが、生産性の観点から好ましく、この場合、当該一段目の降温速度よりも遅い降温速度で二段目の降温工程を行うこととなる。
【００４６】
上記のような急速熱処理の雰囲気としては、特に限定されないが、窒化膜形成雰囲気ガス、希ガス又はこれらの混合ガスを含む雰囲気で行うことが好ましい。
上記のような雰囲気であれば、例えば水素雰囲気で行う場合に比べてスリップ転位を抑制でき、スリップ転位が原因の接合リーク等の問題を防止できるため、デバイスの歩留まりを向上できる。また、空孔注入も効率的に行うことができる。
【００４７】
上記のような本発明の製造方法であれば、デバイス作製領域となる表面から少なくとも１μｍの深さにＲＩＥ法により検出される欠陥が存在せず、かつ、ライフタイムが５００μｓｅｃ以上である高品質のシリコン基板を製造することができる。
【実施例】
【００４８】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例、比較例１）
図１のシリコン単結晶引き上げ装置により、横磁場を印加して、ＭＣＺ法によりＮ領域のシリコン単結晶インゴット（直径１２インチ（３００ｍｍ）、方位＜１００＞、導電型ｐ型）を育成し、それから切り出したシリコン単結晶ウェーハに、図２の急速加熱・急速冷却装置（ここでは、Ｍａｔｔｓｏｎ社製Ｈｅｌｉｏｓ）を用いて、第１の温度１２５０℃，１２９０℃，１３２０℃，１３５０℃の各温度で、１０秒間の熱処理（急速熱処理）を施した。この急速熱処理における雰囲気は、Ａｒ，Ｎ２，ＮＨ３／Ａｒの各雰囲気とした。
【００４９】
続いて、第１の温度から第２の温度までの一段目の降温工程を降温速度３０℃／ｓｅｃで降温した。このとき、第２の温度は、９００℃、８００℃、７００℃、６００℃、５００℃の各温度に設定した。その後、第２の温度からの二段目の降温工程で、所定の降温速度と冷却時間を設定して、ウェーハを冷却した。その後、ウェーハ表面を５μｍ程度研磨した。
【００５０】
上記のように作製したウェーハの内、Ａｒ雰囲気、第２の温度が８００℃で、二段目の降温工程を降温速度９℃／ｓｅｃ、冷却時間１２０秒で行ったウェーハの表層のＲＩＥ欠陥を測定した。
この測定では、マグネトロンＲＩＥ装置（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社製 Ｃｅｎｔｕｒａ）を用いてエッチングを行った。その後、レーザー散乱方式の異物検査装置（ＫＬＡ―Ｔｅｎｃｏｒ社製 ＳＰ１）でエッチング後の残渣突起を計測し、欠陥密度を算出した。測定結果を表１に示す。
【００５１】
【表１】
【００５２】
表１から、１３００℃より高い温度での急速熱処理により、いずれの雰囲気でも、ＲＩＥ欠陥を完全に消滅させていることがわかる。また、５μｍ研磨後の表面の欠陥の測定結果であるため、本実施例では表面から少なくとも５μｍの深さまでの欠陥が、１３００℃より高い温度での急速熱処理により消滅していることがわかる。一方、急速熱処理の温度が１２９０℃、１２５０℃の場合には、表層のＲＩＥ欠陥が多数確認され、消滅には不十分な温度であることがわかる。
【００５３】
また、作製したウェーハの内、第１の温度が１３５０℃、Ａｒ雰囲気で１０秒間の熱処理（急速熱処理）を行い、一段目の降温工程を、第２の温度８００℃まで３０℃／ｓｅｃで降温し、二段目の降温工程を種々の冷却時間及び降温速度で行い、ウェーハのライフタイムを測定した。
測定方法としては、エタノールにヨウ素を２ｇ滴下した溶液をウェーハに塗布する処理（Ｃｈｅｍｉｃａｌ Ｐａｓｓｉｖａｔｉｏｎ処理 以下ＣＰ処理）を行い、ライフタイム測定装置（ＳＥＭＩＬＡＢ社製 ＷＴ−２０００）でライフタイムを測定した。上記測定したライフタイムとの関係を図３に示す。
【００５４】
図３に示すように、急速熱処理後のライフタイムは、冷却時間が１００秒よりも短い場合には、降温速度がより小さい場合に良好となることがわかる。また、冷却時間が１００秒以上の場合には、降温速度を１０℃／ｓｅｃ以下に設定することで、良好なライフタイムが得られている。これらの関係から、二段目の降温の際、冷却時間をＸ秒、降温速度をＹ℃／ｓｅｃとした場合、Ｘ＜１００の場合はＹ≦０．１５Ｘ−４．５、Ｘ≧１００の場合はＹ≦１０で示される範囲（グラフ中に示される斜線部の範囲）になるようにＸとＹを設定することにより、良好なライフタイムを有するウェーハが製造可能となる。
【００５５】
また、第２の温度を７００℃、６００℃に設定した実施例のウェーハのライフタイムを測定した場合にも、図３と同様の傾向が再現した。
しかし、第２の温度を９００℃もしくは５００℃に設定した比較例の場合は、上記の関係は得られず、この場合、１３００℃より高い温度の急速熱処理を施したウェーハではライフタイムが低下していた。
【００５６】
また、Ａｒ、Ｎ２、ＮＨ３／Ａｒの各雰囲気下、１２５０℃、１３００℃、１３２５℃、１３５０℃の各温度で１０秒間の熱処理（急速熱処理）を施し、第一の降温工程で、第２の温度８００℃まで降温速度３０℃／ｓｅｃで降温し、その後二段目の降温工程を降温速度９℃／ｓｅｃ、冷却時間１２０秒で行ったウェーハのＢＭＤ密度を測定した。
測定方法としては、フラッシュメモリ作製プロセスのシミュレーション熱処理を施し、ウェーハ内にＢＭＤを析出させた。その後、５％ＨＦに浸漬させ、表面に形成された酸化膜を除去した。その後、ＲＩＥ装置でエッチングを行い、残渣突起の個数を電子顕微鏡を用いて計測し、欠陥密度を算出してＢＭＤ密度を測定した。測定結果を図４に示す。なお、参照例（図４のＲｅｆ．）として、急速加熱・急速冷却熱処理を行わなかった以外は上記と同様に作製されたウェーハの上記と同様に測定されたＢＭＤ密度も図４に示す。
【００５７】
図４に示すように、雰囲気によりデバイス作製熱処理の際のＢＭＤ形成を容易に制御することができることがわかる。また、急速加熱・急速冷却熱処理を施さなかった場合に比べて、いずれもＢＭＤ密度が高い。また、いずれの雰囲気でも急速熱処理を１３００℃より高い温度で行うことにより、高いＢＭＤ密度が確保されている。
【００５８】
（比較例２）
図１のシリコン単結晶引上げ装置により、横磁場を印加して、ＭＣＺ法によりＮ領域のシリコン単結晶インゴット（直径１２インチ（３００ｍｍ）、方位＜１００＞、導電型ｐ型）を育成し、それから切り出したシリコン単結晶ウェーハに図２の急速加熱・急速冷却装置（ここでは、Ｍａｔｔｓｏｎ社製Ｈｅｌｉｏｓ）を用いて、１２５０℃，１２９０℃，１３２０℃，１３５０℃で、１０秒間の熱処理（急速熱処理）を施した。この急速熱処理における雰囲気は、Ａｒ雰囲気とした。
【００５９】
続いて、二段階降温は行わずに、それぞれの熱処理温度から常温まで降温速度３０℃／ｓｅｃで降温した。その後、ウェーハ表面を５μｍ程度研磨した。
上記のように作製したウェーハを、実施例、比較例１と同様にウェーハの表層のＲＩＥ欠陥を測定した。その結果、表１と同様の傾向が得られた。さらに、作製されたウェーハのライフタイムを実施例と同様に測定した結果を表２に示す。
【００６０】
【表２】
【００６１】
表２からわかるように、急速熱処理の温度が高いほどライフタイムが低下し、特に１３００℃を超える温度で急速熱処理を行うと、ライフタイムが大きく低下し、１００μｓｅｃ未満となっていることがわかる。
【００６２】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００６３】
１０…単結晶引き上げ装置、 １１…引き上げ室、 １２…ルツボ、
１３…ルツボ保持軸、 １４…ヒータ、 １５…断熱材、 １６…整流筒、
１７…固液界面、 １８…シリコン融液、 １９…ワイヤ、
２０…シリコン単結晶インゴット、 ２１…シードチャック、
５１…ガス排気口、 ５２…急速加熱・急速冷却装置、 ５３…チャンバー、
５４…加熱ランプ、 ５５…オートシャッター、 ５６…石英トレイ、
５７…支持部、 ５８…バッファ、 ５９…パイロメーター、 Ｗ…シリコン基板。
【特許請求の範囲】
【請求項１】
シリコン基板を製造する方法であって、少なくとも、
チョクラルスキー法により育成したシリコン単結晶インゴットから切り出されたシリコン基板に、急速加熱・急速冷却装置を用いて、１３００℃より高くかつシリコン融点以下の温度で１〜６０秒保持して急速熱処理を施した後、６００〜８００℃の範囲の温度まで降温速度５〜１５０℃／ｓｅｃで一段目の降温工程を行い、その後、冷却時間Ｘ秒と降温速度Ｙ℃／ｓｅｃが、Ｘ＜１００の場合はＹ≦０．１５Ｘ−４．５を、Ｘ≧１００の場合はＹ≦１０を満たすように二段目の降温工程を行うことを特徴とするシリコン基板の製造方法。
【請求項２】
前記急速熱処理を、窒化膜形成雰囲気ガス、希ガス又はこれらの混合ガスを含む雰囲気で行うことを特徴とする請求項１に記載のシリコン基板の製造方法。
【請求項３】
前記急速熱処理を施すシリコン基板を、チョクラルスキー法により育成した全面がＯＳＦ領域、全面がＮ領域、又はＯＳＦ領域とＮ領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすることを特徴とする請求項１又は請求項２に記載のシリコン基板の製造方法。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載のシリコン基板の製造方法によって製造されたシリコン基板であって、該シリコン基板のデバイス作製領域となる表面から少なくとも１μｍの深さにＲＩＥ法により検出される欠陥が存在せず、かつ、前記シリコン基板のライフタイムが５００μｓｅｃ以上であることを特徴とするシリコン基板。
【請求項１】
シリコン基板を製造する方法であって、少なくとも、
チョクラルスキー法により育成したシリコン単結晶インゴットから切り出されたシリコン基板に、急速加熱・急速冷却装置を用いて、１３００℃より高くかつシリコン融点以下の温度で１〜６０秒保持して急速熱処理を施した後、６００〜８００℃の範囲の温度まで降温速度５〜１５０℃／ｓｅｃで一段目の降温工程を行い、その後、冷却時間Ｘ秒と降温速度Ｙ℃／ｓｅｃが、Ｘ＜１００の場合はＹ≦０．１５Ｘ−４．５を、Ｘ≧１００の場合はＹ≦１０を満たすように二段目の降温工程を行うことを特徴とするシリコン基板の製造方法。
【請求項２】
前記急速熱処理を、窒化膜形成雰囲気ガス、希ガス又はこれらの混合ガスを含む雰囲気で行うことを特徴とする請求項１に記載のシリコン基板の製造方法。
【請求項３】
前記急速熱処理を施すシリコン基板を、チョクラルスキー法により育成した全面がＯＳＦ領域、全面がＮ領域、又はＯＳＦ領域とＮ領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすることを特徴とする請求項１又は請求項２に記載のシリコン基板の製造方法。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載のシリコン基板の製造方法によって製造されたシリコン基板であって、該シリコン基板のデバイス作製領域となる表面から少なくとも１μｍの深さにＲＩＥ法により検出される欠陥が存在せず、かつ、前記シリコン基板のライフタイムが５００μｓｅｃ以上であることを特徴とするシリコン基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−１７５０２３（Ｐ２０１２−１７５０２３Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３７９５４（Ｐ２０１１−３７９５４）
【出願日】平成２３年２月２４日（２０１１．２．２４）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【出願人】（３９０００４５８１）三益半導体工業株式会社 (19)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２４日（２０１１．２．２４）
【出願人】（０００１９０１４９）信越半導体株式会社 (867)
【出願人】（３９０００４５８１）三益半導体工業株式会社 (19)
【Ｆターム（参考）】
[ Back to top ]