デジタル信号処理基板
【課題】デジタルノイズ対策により小型薄型化と低価格化が困難という課題を解決し、デジタルノイズ低減により小型薄型化と低価格化を実現するデジタル信号処理基板を提供することを目的とする。
【解決手段】ＬＳＩ１６と、これに電力を供給する電源入力ライン１８と、電源入力ライン１８とアース間に接続されたデカップリングコンデンサを有し、このデカップリングコンデンサとして、ＥＳＲが２５ｍΩ（１００ｋＨｚ）以下、ＥＳＬが８００ｐＨ（５００ＭＨｚ）以下の面実装型の固体電解コンデンサ１９を用い、この固体電解コンデンサ１９のアースをＬＳＩ１６のアースと同一面に接続した構成により、デジタルノイズの発生を大きく低減し、小型薄型化と低価格化を同時に実現できる。
【解決手段】ＬＳＩ１６と、これに電力を供給する電源入力ライン１８と、電源入力ライン１８とアース間に接続されたデカップリングコンデンサを有し、このデカップリングコンデンサとして、ＥＳＲが２５ｍΩ（１００ｋＨｚ）以下、ＥＳＬが８００ｐＨ（５００ＭＨｚ）以下の面実装型の固体電解コンデンサ１９を用い、この固体電解コンデンサ１９のアースをＬＳＩ１６のアースと同一面に接続した構成により、デジタルノイズの発生を大きく低減し、小型薄型化と低価格化を同時に実現できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は各種電子機器に使用されるデジタル信号処理基板に関するものである。
【背景技術】
【０００２】
近年、家電製品のデジタル化が急速に進み、特に、音響・映像分野においてはこの傾向が顕著に現れている。このようなデジタル家電を支える技術の一つに、アナログ信号をデジタル信号に変換して圧縮処理するデジタル信号処理技術があり、この技術を用いて大量の信号を高速処理するようにしているものである。
【０００３】
図９はこの種の従来のデジタル信号処理基板の基本的な構成を示した回路図であり、図９において、２５はＬＳＩ、２６は電源、２７はこの電源２６とＬＳＩ２５を繋ぐ電源入力ライン、２８はこの電源入力ライン２７とアース間に接続されたデカップリングコンデンサとしての固体電解コンデンサ、２９は電源入力ライン２７に接続されたＤＣ／ＤＣコンバータ、３０と３１はこのＤＣ／ＤＣコンバータ２９の入力側と出力側の各電源入力ライン２７とアース間に接続された平滑コンデンサ、３２は後述するノイズ除去用のコンデンサである。
【０００４】
このように構成された従来のデジタル信号処理基板は、ＬＳＩ２５が使用される機器の高速処理化に伴い、ＬＳＩ２５の動作周波数であるクロックも高速化されている。ＬＳＩ２５を高速化すると消費電力が増えるため、消費電力を抑え、発熱を最小にするように電源２６の電圧を下げて低電圧駆動することが多い。
【０００５】
従って、低電圧駆動されるＬＳＩ２５は負荷の変動に影響を受け易く、このために、負荷の変動によりＬＳＩ２５に急峻な電力消費が発生した時に、固体電解コンデンサ２８からＬＳＩ２５に電流を供給し、ＬＳＩ２５への給電電圧を安定に保つことができるように構成されたものであった。
【０００６】
なお、上記固体電解コンデンサ２８のＥＳＲの値をＲ、ＥＳＬの値をＬ、固体電解コンデンサ２８からＬＳＩ２５への給電電流をｉとすれば、固体電解コンデンサ２８の内部で、
Ｖ＝Ｒ×ｉ＋Ｌ×ｄｉ／ｄｔ
で示されるＶだけ電圧降下が生じる。即ち、ＥＳＲ、ＥＳＬが大きくなると、ＬＳＩ２５への給電電圧を十分に保証することはできないというものであった。
【０００７】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開２００３−１３３１７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら上記従来のデジタル信号処理基板では、大量の信号を圧縮して高速処理するために図１０の周波数特性図に示すようにデジタルノイズが発生し、特にデジタルテレビ用においてはこのデジタルノイズが映像の乱れとなって顕著に現れるため、このデジタルノイズ低減のために、図９の回路図に示すようにＬＳＩ２５とアース間に大量のノイズ除去用のコンデンサ３２（一般に、積層セラミックコンデンサが用いられている）を接続しなければならず、しかも、このデジタルノイズ低減のためのコンデンサ３２は１つのＬＳＩ２５に対して３０個以上のコンデンサ３２を使用しなければならないため、この大量のコンデンサ３２をＬＳＩ２５が実装されている基板の近傍に実装しなければならず、結果的にデジタル信号処理基板を多層化して大型化しなければならないことからコストアップが避けられないという課題があった。
【０００９】
また、上記デジタルノイズはデジタル信号処理基板を完成してからでないと評価できないことから、デジタルノイズ低減のためのコンデンサ３２の選定はカットアンドトライで行うことしかできないため、対策の時間が読めないばかりでなく、開発日程やコストに大きな負担を掛けてしまうという問題もあった。
【００１０】
さらに、上記デカップリングコンデンサとして用いられる固体電解コンデンサ２８のＥＳＲ、ＥＳＬ特性では、低電圧駆動されるＬＳＩ２５の急峻な電力消費に対してＬＳＩ２５を駆動させるために必要な給電電圧を保証することには自ずと限界があり、固体電解コンデンサ２８の更なる低ＥＳＲ化、低ＥＳＬ化が必要であるという課題があった。
【００１１】
本発明はこのような従来の課題を解決し、デジタルノイズの発生を未然に防止することによって小型薄型化と低価格化を図り、かつ、低電圧駆動されるＬＳＩの急峻な電力消費に対しても十分な給電電圧を保証することができるデジタル信号処理基板を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために本発明は、クロック動作用の素子が接続されたＬＳＩと、このＬＳＩに電力を供給する電源入力ラインと、この電源入力ラインとアース間に接続されたデカップリングコンデンサとを少なくとも有したデジタル信号処理基板において、上記デカップリングコンデンサとして、ＥＳＲが２５ｍΩ（１００ｋＨｚ）以下、ＥＳＬが８００ｐＨ（５００ＭＨｚ）以下の面実装型の固体電解コンデンサを用い、この固体電解コンデンサのアースを上記ＬＳＩのアースと同一面上のアースに接続した構成のものである。
【発明の効果】
【００１３】
以上のように本発明によるデジタル信号処理基板は、低ＥＳＲ、低ＥＳＬの固体電解コンデンサをデカップリングコンデンサとして用い、かつ、この固体電解コンデンサのアースをＬＳＩのアースと同一面上のアースに接続した構成により、デジタルノイズの発生を大きく低減することができるため、従来のようにデジタルノイズ低減のためのコンデンサを大量に接続する必要がなくなり、小型薄型化と低価格化を同時に実現することができるようになるという効果が得られるものである。
【発明を実施するための最良の形態】
【００１４】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１、２に記載の発明について説明する。
【００１５】
図１は本発明の実施の形態１によるデジタル信号処理基板の構成を示した回路図、図２
（ａ）、（ｂ）は同回路が形成された多層基板の要部断面図であり、図１と図２において、１６はＬＳＩ、１７は電源、１８（図２におけるＶｃｃ）はこの電源１７とＬＳＩ１６を繋ぐ電源入力ライン、１９はこの電源入力ライン１８とアース間に接続されたデカップリングコンデンサとしての固体電解コンデンサであり、この固体電解コンデンサ１９のアースは上記ＬＳＩ１６のアースが接続された面（図２（ａ）におけるＧ１）と同一面に接続することにより、最短距離で同一のアースに接続して不要なインピーダンスの発生を抑制するようにしているものである。
【００１６】
２０は上記デカップリングコンデンサとしての固体電解コンデンサ１９の入力側の電源入力ライン１８に接続されたＤＣ／ＤＣコンバータ、２１と２２はこのＤＣ／ＤＣコンバータ２０の入力側と出力側の各電源入力ライン１８とアース間に夫々接続された入力コンデンサと出力平滑コンデンサであり、この入力コンデンサ２１のアースは上記ＤＣ／ＤＣコンバータ２０のアースが接続された面（図２（ｂ）におけるＧ１）と同一面に接続することにより、最短距離で同一のアースに接続して不要なインピーダンスの発生を抑制するようにしているものである。２３はノイズ除去用のコンデンサである。
【００１７】
また、上記デカップリングコンデンサとしての固体電解コンデンサ１９と出力平滑コンデンサ２２は、導電性高分子を固体電解質として用いた面実装型の固体電解コンデンサを使用し、その特性は、ＥＳＲが２５ｍΩ（１００ｋＨｚ）以下、かつ、ＥＳＬが８００ｐＨ（５００ＭＨｚ）以下で、定格６．３Ｖ４７μＦのものを用いているものである。
【００１８】
このように、低ＥＳＲかつ低ＥＳＬの固体電解コンデンサ１９、２２を用い、かつ、固体電解コンデンサ１９のアースをＬＳＩ１６のアースと同一面に、また入力コンデンサ２１のアースをＤＣ／ＤＣコンバータ２０のアースと同一面に接続した構成により、ＬＳＩ１６を駆動させるために必要な供給電圧を十分に保証することができるばかりでなく、電源入力ライン１８を伝達するＬＳＩ１６を同期させるために必要なクロックにより発生する高周波輻射ノイズおよびＤＣ／ＤＣコンバータ２０を構成するスイッチング素子から発生するスイッチングノイズを固体電解コンデンサ１９、２２、入力コンデンサ２１を介して基板のアース層に効率良く引き込むことができるようになるため、電源入力ライン１８を伝達する高周波輻射ノイズおよびスイッチングノイズを電源入力ライン１８から大きく低減することができるようになるものである。
【００１９】
図３は本実施の形態によるデジタル信号処理基板のデジタルノイズを示した周波数特性図であり、上記背景技術の項で説明した図１０に示す周波数特性図と比較すると明確なように、デジタルノイズを大きく低減することが可能になるばかりでなく、ＬＳＩ１６とアース間に接続するノイズ除去用のコンデンサ２３の数量を１／２〜１／３程度にまで削減することができるようになるものである。
【００２０】
以上のように、本実施の形態によるデジタル信号処理基板は、低ＥＳＲかつ低ＥＳＬの固体電解コンデンサをデカップリングコンデンサ、出力平滑コンデンサとして用いることにより、デジタルノイズを大きく低減することができるばかりでなく、デジタルノイズ除去用のコンデンサを大幅に削減して小型薄型化と低価格化に大きく貢献することができるようになるものである。
【００２１】
また、図４はデカップリングコンデンサとしての固体電解コンデンサ１９のアースをＬＳＩ１６のアースと同一面に接続しない場合の例を示したものであり、ＬＳＩ１６のアースはＧ１で示すアース層に、固体電解コンデンサ１９のアースはＧ２で示すアース層に接続したものであるが、このように異なるアース層に接続した場合には、回路長が長くなってインピーダンスが高くなり、上記デジタルノイズを低減する効果が減少するために好ましくないものである。
【００２２】
なお、本実施の形態においては、デカップリングコンデンサとしての固体電解コンデンサ１９と出力平滑コンデンサ２２のみに低ＥＳＲかつ低ＥＳＬの固体電解コンデンサを用いた構成で説明したが、入力コンデンサ２１にも同様の低ＥＳＲかつ低ＥＳＬの固体電解コンデンサを用いても構わないものである。
【００２３】
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項３、４に記載の発明について説明する。
【００２４】
図５（ａ）〜（ｄ）は本発明の実施の形態２によるデジタル信号処理基板に使用される固体電解コンデンサの構成を示した平面断面図と正面断面図と底面断面図と側面断面図、図６は同固体電解コンデンサに使用されるコンデンサ素子の構成を示した一部切り欠き斜視図、図７は同固体電解コンデンサに使用される陽極コム端子と陰極コム端子の構成を示した要部斜視図、図８（ａ）〜（ｃ）は図７における断面Ａ−Ａ、断面Ｂ−Ｂ、断面Ｃ−Ｃを夫々示したものである。
【００２５】
図５〜図８において、１はコンデンサ素子を示し、このコンデンサ素子１は弁作用金属であるアルミニウム箔からなる陽極体２の表面を粗面化して陽極酸化皮膜層を形成した後に絶縁性のレジスト部３を設けることによって陽極部４と陰極形成部５に分離し、この陰極形成部５の表面に固体電解質層６、カーボンと銀ペーストからなる陰極層７を順次積層形成することにより陰極部を形成して構成されたものである。
【００２６】
８は陽極コムフレームであり、この陽極コムフレーム８上に上記コンデンサ素子１を複数枚（本実施の形態においては５枚）積層した状態で陽極部４を載置し、両端のガイド部８ａを折り曲げて陽極部４を包み込み、接合部８ｂでレーザー溶接を行うことによって一体に接合しているものである。
【００２７】
９は陰極コムフレームであり、この陰極コムフレーム９上に上記コンデンサ素子１を複数枚積層した状態で図示しない導電性接着剤を介して陰極部を載置し、両端のガイド部９ａならびに終端のガイド部９ｂにより位置決め固定をして一体に接合しているものであり、このようにコンデンサ素子１を複数枚積層して陽極コムフレーム８ならびに陰極コムフレーム９により一体化したものを、以下コンデンサ素子ユニットと呼ぶ。
【００２８】
１０は陽極コム端子であり、この陽極コム端子１０は後述する陰極コム端子１１とを結ぶ方向と交差する方向の両端に、実装面となる下面から斜め上方に延びるように設けられたテーパ部１０ｅを介して上記陽極コムフレーム８と接合される平面状の接合面１０ａが階段状の段差を形成するように設けられ（図８（ａ））、また陰極コム端子１１の方向に向かって実装面となる下面から斜め上方に延びるように設けられたテーパ部１０ｆを介して平面部１０ｇが形成された遮蔽部１０ｂが階段状の段差を形成するように設けられており（図８（ｃ））、これらは１枚の基材を打ち抜いて折り曲げることにより一体に形成されており、上記接合面１０ａ上に上記コンデンサ素子ユニットの陽極コムフレーム８を載置し、接合部１０ｃでレーザー溶接を行うことによって接合したものである。また、１０ｄは陽極コム端子１０の下面の一端を上面視、後述する外装樹脂１２から突出するように延長した突出部であり、この突出部１０ｄは外装樹脂１２の側面に沿って上方へ折り曲げられているものである。
【００２９】
１１は陰極コム端子であり、この陰極コム端子１１は実装面となる下面が上記コンデンサ素子１の陰極部と略同形状に形成されることにより、上記陽極コム端子１０に可能な限り接近するように構成され、かつ、上記陽極コム端子１０とを結ぶ方向と交差する方向の両端の一部に、実装面となる下面から斜め上方に延びるように設けられたテーパ部１１ｆを介して上記陰極コムフレーム９と接合される平面状の接合面１１ａが階段状の段差を形成するように設けられ（図８（ｂ））、また陽極コム端子１０の方向に向かって実装面となる下面から斜め上方へ延びるように設けられたテーパ部１１ｇを介して平面部１１ｈが形成された遮蔽部１１ｂが階段状の段差を形成するように設けられており、これらは１枚の基材を打ち抜いて折り曲げることにより一体に形成されており、上記接合面１１ａ上に上記コンデンサ素子ユニットの陰極コムフレーム９を載置し、接合部１１ｃでレーザー溶接を行うことにより接合したものである。また、１１ｄと１１ｅは陰極コム端子１１の下面の一端を上面視、後述する外装樹脂１２から突出するように延長した突出部であり、この突出部１１ｄと１１ｅは外装樹脂１２の側面に沿って上方へ折り曲げられているものである。
【００３０】
１２は上記陽極コム端子１０と陰極コム端子１１の実装面となる下面を露呈させた状態で上記コンデンサ素子ユニットを一体に被覆した絶縁性の外装樹脂であり、本実施の形態ではエポキシ樹脂を用いたものである。
【００３１】
１３は陰極コム端子１１に設けた接合面１１ａに接合されたコンデンサ素子ユニットの陰極コムフレーム９と陰極コム端子１１の間に形成された空隙部に介在させた導電性銀ペーストであり、両者の接続の信頼性を高めると共に接続抵抗の低減を図ることを目的としたものである。
【００３２】
また、このように構成された陽極コム端子１０と陰極コム端子１１は、銅合金からなるフープ状の基材に所定の間隔で複数が連続して設けられ、このような陽極コム端子１０と陰極コム端子１１上にコンデンサ素子ユニットを搭載して接合し、外層樹脂１２で一体に被覆した後に基材から分断して個片にするものである。
【００３３】
なお、上記陽極コム端子１０に設けたテーパ部１０ｅと接合面１０ａ、テーパ部１０ｆと平面部１０ｇからなる遮蔽部１０ｂ、ならびに陰極コム端子１１に設けたテーパ部１１ｆと接合面１１ａ、テーパ部１１ｇと平面部１１ｈからなる遮蔽部１１ｂは上記外装樹脂１２に被覆されて、外観には露呈しないように構成されているものであり、このようにテーパ部を介して階段状に平面部を設ける構成にすることにより、各コム端子の実装面となる下面との境界部にＲが形成され難くなるために、各コム端子の実装面となる下面に外装樹脂１２が回り込むのを防止することができるようになるものである。
【００３４】
このように構成された本実施の形態による固体電解コンデンサは、略平板状の陽極コム端子１０と陰極コム端子１１によりコンデンサ素子１の陽極部４と陰極部の外部取り出しを行うようにしたことにより、コンデンサ素子１から各端子までの引き出し距離を可能な限り短くし、さらに、陰極コム端子１１の下面を陽極コム端子１０の下面に可能な限り近づけて陽極コム端子１０と陰極コム端子１１間のパスを最短距離にした構成としたことにより、ＥＳＲ特性に優れ、かつ低ＥＳＬ化を実現することができるようになるものであり、特にＥＳＬ特性に関しては、本実施の形態による固体電解コンデンサは５００ｐＨと低く、従来例の１５００ｐＨと比べると１／３となる好結果を得ることができるものである。
【００３５】
また、陽極コム端子１０と陰極コム端子１１に接合面１０ａ、１１ａを夫々設け、この接合面１０ａ、１１ａで陽極コムフレーム８ならびに陰極コムフレーム９を夫々レーザー溶接により接合し、かつ、この接合面１０ａ、１１ａを夫々外装樹脂１２で被覆した構成により、接合による溶接痕が外装樹脂１２により被覆されてしまうために外観が綺麗になるばかりでなく、溶接痕により実装時に浮きが発生して実装不良を引き起こすという恐れが皆無になり、信頼性の向上に大きく貢献することができるものである。
【００３６】
また、陽極コム端子１０ならびに陰極コム端子１１の下面端面から相手側のコム端子方向に向かって斜め上方へ延びる遮蔽部１０ｂ、１１ｂを陽極コム端子１０ならびに陰極コム端子１１に夫々設け、かつ、この遮蔽部１０ｂ、１１ｂを夫々外装樹脂１２で被覆した構成により、外装樹脂１２から浸入する酸素に含まれる水分がコンデンサ素子１に到達して悪影響を及ぼすことを大きく低減することができるようになり、信頼性の向上に貢献することができるようになるものである。
【００３７】
なお、本実施の形態においては、コンデンサ素子１を構成する陽極体２はアルミニウム箔からなる構成を例にして説明したが、本発明はこれに限定されるものではなく、タンタルやニオブの箔、あるいは焼結体、更にはこれらの材料の組み合わせでも良いものである。
【００３８】
また、このように構成された本実施の形態による固体電解コンデンサについて、以下にその特性等について説明する。
【００３９】
本実施の形態で作製した固体電解コンデンサを用いて、等価直列抵抗値（ＥＳＲ）を変化させ、静電容量、損失角の正接、等価直列インダクタンス（ＥＳＬ）、漏れ電流（１０Ｖ印加、２分値）の初期特性を測定した結果を（表１）に示す。なお、固体電解コンデンサとしては、定格６．３Ｖ４７μＦのものを用いた。
【００４０】
【表１】
【００４１】
（表１）から明らかなように、ＥＳＲを２５ｍΩ以下にすることにより、デジタルノイズを除去するコンデンサ２３を効率的に削減できることが分かる。
【００４２】
また、本実施の形態で作製した固体電解コンデンサを用いて、陽極コム端子と陰極コム端子間の距離（図３において符号Ｌで示す部分）を変化させ、静電容量、損失角の正接、等価直列抵抗値（ＥＳＲ）、等価直列インダクタンス（ＥＳＬ）、漏れ電流（１０Ｖ印加、２分値）の初期特性を測定した結果を（表２）に示す。
【００４３】
【表２】
【００４４】
（表２）から明らかなように、陽極コム端子と陰極コム端子間の距離を短くすることによりＥＳＬの値が低くなり、両端子間の距離を２ｍｍ以下にすることによってＥＳＬが８００ｐＨ以下になり、これにより上記（表１）と同様にデジタルノイズを除去するコンデンサ２３を効率的に削減することができるものである。
【００４５】
以上のように、デカップリングコンデンサおよび出力平滑コンデンサに本発明の固体電解コンデンサを用いることにより、デジタルノイズの発生を大きく低減することができるため、従来のデジタルノイズ除去用のコンデンサを削減して小型薄型化と低価格化を同時に実現することができるようになるものである。
【産業上の利用可能性】
【００４６】
本発明によるデジタル信号処理基板は、デジタルノイズを大きく低減することができるばかりでなく、デジタルノイズ除去用のコンデンサを大幅に削減して小型薄型化と低価格化に大きく貢献することができるという効果を有し、デジタル信号処理を行う家電製品全てに、特にテレビ用として有用である。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態１によるデジタル信号処理基板の構成を示した回路図
【図２】（ａ）、（ｂ）同回路が形成された多層基板の要部断面図
【図３】同デジタル信号処理基板のデジタルノイズ特性を示した周波数特性図
【図４】同アースを同一面に接続しない場合の例を示した要部断面図
【図５】（ａ）本発明の実施の形態２によるデジタル信号処理基板に使用される固体電解コンデンサの構成を示した平面断面図、（ｂ）同正面断面図、（ｃ）同底面断面図、（ｄ）同側面断面図
【図６】同固体電解コンデンサに使用されるコンデンサ素子の構成を示した一部切り欠き斜視図
【図７】同固体電解コンデンサに使用される陽極コム端子と陰極コム端子の構成を示した要部斜視図
【図８】（ａ）図７におけるＡ−Ａ断面図、（ｂ）同Ｂ−Ｂ断面図、（ｃ）同Ｃ−Ｃ断面図
【図９】従来のデジタル信号処理基板の構成を示した回路図
【図１０】従来のデジタル信号処理基板のデジタルノイズ特性を示した周波数特性図
【符号の説明】
【００４８】
１ コンデンサ素子
２ 陽極体
３ レジスト部
４ 陽極部
５ 陰極形成部
６ 固体電解質層
７ 陰極層
８ 陽極コムフレーム
８ａ、９ａ、９ｂ ガイド部
８ｂ、１０ｃ、１１ｃ 接合部
９ 陰極コムフレーム
１０ 陽極コム端子
１０ａ、１１ａ 接合面
１０ｂ、１１ｂ 遮蔽部
１０ｄ、１１ｄ、１１ｅ 突出部
１０ｅ、１０ｆ、１１ｆ、１１ｇ テーパ部
１０ｇ、１１ｈ 平面部
１１ 陰極コム端子
１２ 外装樹脂
１３ 導電性銀ペースト
１６ ＬＳＩ
１７ 電源
１８ 電源入力ライン
１９ 固体電解コンデンサ
２０ ＤＣ／ＤＣコンバータ
２１ 入力コンデンサ
２２ 出力平滑コンデンサ
２３ ノイズ除去用のコンデンサ
【技術分野】
【０００１】
本発明は各種電子機器に使用されるデジタル信号処理基板に関するものである。
【背景技術】
【０００２】
近年、家電製品のデジタル化が急速に進み、特に、音響・映像分野においてはこの傾向が顕著に現れている。このようなデジタル家電を支える技術の一つに、アナログ信号をデジタル信号に変換して圧縮処理するデジタル信号処理技術があり、この技術を用いて大量の信号を高速処理するようにしているものである。
【０００３】
図９はこの種の従来のデジタル信号処理基板の基本的な構成を示した回路図であり、図９において、２５はＬＳＩ、２６は電源、２７はこの電源２６とＬＳＩ２５を繋ぐ電源入力ライン、２８はこの電源入力ライン２７とアース間に接続されたデカップリングコンデンサとしての固体電解コンデンサ、２９は電源入力ライン２７に接続されたＤＣ／ＤＣコンバータ、３０と３１はこのＤＣ／ＤＣコンバータ２９の入力側と出力側の各電源入力ライン２７とアース間に接続された平滑コンデンサ、３２は後述するノイズ除去用のコンデンサである。
【０００４】
このように構成された従来のデジタル信号処理基板は、ＬＳＩ２５が使用される機器の高速処理化に伴い、ＬＳＩ２５の動作周波数であるクロックも高速化されている。ＬＳＩ２５を高速化すると消費電力が増えるため、消費電力を抑え、発熱を最小にするように電源２６の電圧を下げて低電圧駆動することが多い。
【０００５】
従って、低電圧駆動されるＬＳＩ２５は負荷の変動に影響を受け易く、このために、負荷の変動によりＬＳＩ２５に急峻な電力消費が発生した時に、固体電解コンデンサ２８からＬＳＩ２５に電流を供給し、ＬＳＩ２５への給電電圧を安定に保つことができるように構成されたものであった。
【０００６】
なお、上記固体電解コンデンサ２８のＥＳＲの値をＲ、ＥＳＬの値をＬ、固体電解コンデンサ２８からＬＳＩ２５への給電電流をｉとすれば、固体電解コンデンサ２８の内部で、
Ｖ＝Ｒ×ｉ＋Ｌ×ｄｉ／ｄｔ
で示されるＶだけ電圧降下が生じる。即ち、ＥＳＲ、ＥＳＬが大きくなると、ＬＳＩ２５への給電電圧を十分に保証することはできないというものであった。
【０００７】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開２００３−１３３１７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら上記従来のデジタル信号処理基板では、大量の信号を圧縮して高速処理するために図１０の周波数特性図に示すようにデジタルノイズが発生し、特にデジタルテレビ用においてはこのデジタルノイズが映像の乱れとなって顕著に現れるため、このデジタルノイズ低減のために、図９の回路図に示すようにＬＳＩ２５とアース間に大量のノイズ除去用のコンデンサ３２（一般に、積層セラミックコンデンサが用いられている）を接続しなければならず、しかも、このデジタルノイズ低減のためのコンデンサ３２は１つのＬＳＩ２５に対して３０個以上のコンデンサ３２を使用しなければならないため、この大量のコンデンサ３２をＬＳＩ２５が実装されている基板の近傍に実装しなければならず、結果的にデジタル信号処理基板を多層化して大型化しなければならないことからコストアップが避けられないという課題があった。
【０００９】
また、上記デジタルノイズはデジタル信号処理基板を完成してからでないと評価できないことから、デジタルノイズ低減のためのコンデンサ３２の選定はカットアンドトライで行うことしかできないため、対策の時間が読めないばかりでなく、開発日程やコストに大きな負担を掛けてしまうという問題もあった。
【００１０】
さらに、上記デカップリングコンデンサとして用いられる固体電解コンデンサ２８のＥＳＲ、ＥＳＬ特性では、低電圧駆動されるＬＳＩ２５の急峻な電力消費に対してＬＳＩ２５を駆動させるために必要な給電電圧を保証することには自ずと限界があり、固体電解コンデンサ２８の更なる低ＥＳＲ化、低ＥＳＬ化が必要であるという課題があった。
【００１１】
本発明はこのような従来の課題を解決し、デジタルノイズの発生を未然に防止することによって小型薄型化と低価格化を図り、かつ、低電圧駆動されるＬＳＩの急峻な電力消費に対しても十分な給電電圧を保証することができるデジタル信号処理基板を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために本発明は、クロック動作用の素子が接続されたＬＳＩと、このＬＳＩに電力を供給する電源入力ラインと、この電源入力ラインとアース間に接続されたデカップリングコンデンサとを少なくとも有したデジタル信号処理基板において、上記デカップリングコンデンサとして、ＥＳＲが２５ｍΩ（１００ｋＨｚ）以下、ＥＳＬが８００ｐＨ（５００ＭＨｚ）以下の面実装型の固体電解コンデンサを用い、この固体電解コンデンサのアースを上記ＬＳＩのアースと同一面上のアースに接続した構成のものである。
【発明の効果】
【００１３】
以上のように本発明によるデジタル信号処理基板は、低ＥＳＲ、低ＥＳＬの固体電解コンデンサをデカップリングコンデンサとして用い、かつ、この固体電解コンデンサのアースをＬＳＩのアースと同一面上のアースに接続した構成により、デジタルノイズの発生を大きく低減することができるため、従来のようにデジタルノイズ低減のためのコンデンサを大量に接続する必要がなくなり、小型薄型化と低価格化を同時に実現することができるようになるという効果が得られるものである。
【発明を実施するための最良の形態】
【００１４】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１、２に記載の発明について説明する。
【００１５】
図１は本発明の実施の形態１によるデジタル信号処理基板の構成を示した回路図、図２
（ａ）、（ｂ）は同回路が形成された多層基板の要部断面図であり、図１と図２において、１６はＬＳＩ、１７は電源、１８（図２におけるＶｃｃ）はこの電源１７とＬＳＩ１６を繋ぐ電源入力ライン、１９はこの電源入力ライン１８とアース間に接続されたデカップリングコンデンサとしての固体電解コンデンサであり、この固体電解コンデンサ１９のアースは上記ＬＳＩ１６のアースが接続された面（図２（ａ）におけるＧ１）と同一面に接続することにより、最短距離で同一のアースに接続して不要なインピーダンスの発生を抑制するようにしているものである。
【００１６】
２０は上記デカップリングコンデンサとしての固体電解コンデンサ１９の入力側の電源入力ライン１８に接続されたＤＣ／ＤＣコンバータ、２１と２２はこのＤＣ／ＤＣコンバータ２０の入力側と出力側の各電源入力ライン１８とアース間に夫々接続された入力コンデンサと出力平滑コンデンサであり、この入力コンデンサ２１のアースは上記ＤＣ／ＤＣコンバータ２０のアースが接続された面（図２（ｂ）におけるＧ１）と同一面に接続することにより、最短距離で同一のアースに接続して不要なインピーダンスの発生を抑制するようにしているものである。２３はノイズ除去用のコンデンサである。
【００１７】
また、上記デカップリングコンデンサとしての固体電解コンデンサ１９と出力平滑コンデンサ２２は、導電性高分子を固体電解質として用いた面実装型の固体電解コンデンサを使用し、その特性は、ＥＳＲが２５ｍΩ（１００ｋＨｚ）以下、かつ、ＥＳＬが８００ｐＨ（５００ＭＨｚ）以下で、定格６．３Ｖ４７μＦのものを用いているものである。
【００１８】
このように、低ＥＳＲかつ低ＥＳＬの固体電解コンデンサ１９、２２を用い、かつ、固体電解コンデンサ１９のアースをＬＳＩ１６のアースと同一面に、また入力コンデンサ２１のアースをＤＣ／ＤＣコンバータ２０のアースと同一面に接続した構成により、ＬＳＩ１６を駆動させるために必要な供給電圧を十分に保証することができるばかりでなく、電源入力ライン１８を伝達するＬＳＩ１６を同期させるために必要なクロックにより発生する高周波輻射ノイズおよびＤＣ／ＤＣコンバータ２０を構成するスイッチング素子から発生するスイッチングノイズを固体電解コンデンサ１９、２２、入力コンデンサ２１を介して基板のアース層に効率良く引き込むことができるようになるため、電源入力ライン１８を伝達する高周波輻射ノイズおよびスイッチングノイズを電源入力ライン１８から大きく低減することができるようになるものである。
【００１９】
図３は本実施の形態によるデジタル信号処理基板のデジタルノイズを示した周波数特性図であり、上記背景技術の項で説明した図１０に示す周波数特性図と比較すると明確なように、デジタルノイズを大きく低減することが可能になるばかりでなく、ＬＳＩ１６とアース間に接続するノイズ除去用のコンデンサ２３の数量を１／２〜１／３程度にまで削減することができるようになるものである。
【００２０】
以上のように、本実施の形態によるデジタル信号処理基板は、低ＥＳＲかつ低ＥＳＬの固体電解コンデンサをデカップリングコンデンサ、出力平滑コンデンサとして用いることにより、デジタルノイズを大きく低減することができるばかりでなく、デジタルノイズ除去用のコンデンサを大幅に削減して小型薄型化と低価格化に大きく貢献することができるようになるものである。
【００２１】
また、図４はデカップリングコンデンサとしての固体電解コンデンサ１９のアースをＬＳＩ１６のアースと同一面に接続しない場合の例を示したものであり、ＬＳＩ１６のアースはＧ１で示すアース層に、固体電解コンデンサ１９のアースはＧ２で示すアース層に接続したものであるが、このように異なるアース層に接続した場合には、回路長が長くなってインピーダンスが高くなり、上記デジタルノイズを低減する効果が減少するために好ましくないものである。
【００２２】
なお、本実施の形態においては、デカップリングコンデンサとしての固体電解コンデンサ１９と出力平滑コンデンサ２２のみに低ＥＳＲかつ低ＥＳＬの固体電解コンデンサを用いた構成で説明したが、入力コンデンサ２１にも同様の低ＥＳＲかつ低ＥＳＬの固体電解コンデンサを用いても構わないものである。
【００２３】
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項３、４に記載の発明について説明する。
【００２４】
図５（ａ）〜（ｄ）は本発明の実施の形態２によるデジタル信号処理基板に使用される固体電解コンデンサの構成を示した平面断面図と正面断面図と底面断面図と側面断面図、図６は同固体電解コンデンサに使用されるコンデンサ素子の構成を示した一部切り欠き斜視図、図７は同固体電解コンデンサに使用される陽極コム端子と陰極コム端子の構成を示した要部斜視図、図８（ａ）〜（ｃ）は図７における断面Ａ−Ａ、断面Ｂ−Ｂ、断面Ｃ−Ｃを夫々示したものである。
【００２５】
図５〜図８において、１はコンデンサ素子を示し、このコンデンサ素子１は弁作用金属であるアルミニウム箔からなる陽極体２の表面を粗面化して陽極酸化皮膜層を形成した後に絶縁性のレジスト部３を設けることによって陽極部４と陰極形成部５に分離し、この陰極形成部５の表面に固体電解質層６、カーボンと銀ペーストからなる陰極層７を順次積層形成することにより陰極部を形成して構成されたものである。
【００２６】
８は陽極コムフレームであり、この陽極コムフレーム８上に上記コンデンサ素子１を複数枚（本実施の形態においては５枚）積層した状態で陽極部４を載置し、両端のガイド部８ａを折り曲げて陽極部４を包み込み、接合部８ｂでレーザー溶接を行うことによって一体に接合しているものである。
【００２７】
９は陰極コムフレームであり、この陰極コムフレーム９上に上記コンデンサ素子１を複数枚積層した状態で図示しない導電性接着剤を介して陰極部を載置し、両端のガイド部９ａならびに終端のガイド部９ｂにより位置決め固定をして一体に接合しているものであり、このようにコンデンサ素子１を複数枚積層して陽極コムフレーム８ならびに陰極コムフレーム９により一体化したものを、以下コンデンサ素子ユニットと呼ぶ。
【００２８】
１０は陽極コム端子であり、この陽極コム端子１０は後述する陰極コム端子１１とを結ぶ方向と交差する方向の両端に、実装面となる下面から斜め上方に延びるように設けられたテーパ部１０ｅを介して上記陽極コムフレーム８と接合される平面状の接合面１０ａが階段状の段差を形成するように設けられ（図８（ａ））、また陰極コム端子１１の方向に向かって実装面となる下面から斜め上方に延びるように設けられたテーパ部１０ｆを介して平面部１０ｇが形成された遮蔽部１０ｂが階段状の段差を形成するように設けられており（図８（ｃ））、これらは１枚の基材を打ち抜いて折り曲げることにより一体に形成されており、上記接合面１０ａ上に上記コンデンサ素子ユニットの陽極コムフレーム８を載置し、接合部１０ｃでレーザー溶接を行うことによって接合したものである。また、１０ｄは陽極コム端子１０の下面の一端を上面視、後述する外装樹脂１２から突出するように延長した突出部であり、この突出部１０ｄは外装樹脂１２の側面に沿って上方へ折り曲げられているものである。
【００２９】
１１は陰極コム端子であり、この陰極コム端子１１は実装面となる下面が上記コンデンサ素子１の陰極部と略同形状に形成されることにより、上記陽極コム端子１０に可能な限り接近するように構成され、かつ、上記陽極コム端子１０とを結ぶ方向と交差する方向の両端の一部に、実装面となる下面から斜め上方に延びるように設けられたテーパ部１１ｆを介して上記陰極コムフレーム９と接合される平面状の接合面１１ａが階段状の段差を形成するように設けられ（図８（ｂ））、また陽極コム端子１０の方向に向かって実装面となる下面から斜め上方へ延びるように設けられたテーパ部１１ｇを介して平面部１１ｈが形成された遮蔽部１１ｂが階段状の段差を形成するように設けられており、これらは１枚の基材を打ち抜いて折り曲げることにより一体に形成されており、上記接合面１１ａ上に上記コンデンサ素子ユニットの陰極コムフレーム９を載置し、接合部１１ｃでレーザー溶接を行うことにより接合したものである。また、１１ｄと１１ｅは陰極コム端子１１の下面の一端を上面視、後述する外装樹脂１２から突出するように延長した突出部であり、この突出部１１ｄと１１ｅは外装樹脂１２の側面に沿って上方へ折り曲げられているものである。
【００３０】
１２は上記陽極コム端子１０と陰極コム端子１１の実装面となる下面を露呈させた状態で上記コンデンサ素子ユニットを一体に被覆した絶縁性の外装樹脂であり、本実施の形態ではエポキシ樹脂を用いたものである。
【００３１】
１３は陰極コム端子１１に設けた接合面１１ａに接合されたコンデンサ素子ユニットの陰極コムフレーム９と陰極コム端子１１の間に形成された空隙部に介在させた導電性銀ペーストであり、両者の接続の信頼性を高めると共に接続抵抗の低減を図ることを目的としたものである。
【００３２】
また、このように構成された陽極コム端子１０と陰極コム端子１１は、銅合金からなるフープ状の基材に所定の間隔で複数が連続して設けられ、このような陽極コム端子１０と陰極コム端子１１上にコンデンサ素子ユニットを搭載して接合し、外層樹脂１２で一体に被覆した後に基材から分断して個片にするものである。
【００３３】
なお、上記陽極コム端子１０に設けたテーパ部１０ｅと接合面１０ａ、テーパ部１０ｆと平面部１０ｇからなる遮蔽部１０ｂ、ならびに陰極コム端子１１に設けたテーパ部１１ｆと接合面１１ａ、テーパ部１１ｇと平面部１１ｈからなる遮蔽部１１ｂは上記外装樹脂１２に被覆されて、外観には露呈しないように構成されているものであり、このようにテーパ部を介して階段状に平面部を設ける構成にすることにより、各コム端子の実装面となる下面との境界部にＲが形成され難くなるために、各コム端子の実装面となる下面に外装樹脂１２が回り込むのを防止することができるようになるものである。
【００３４】
このように構成された本実施の形態による固体電解コンデンサは、略平板状の陽極コム端子１０と陰極コム端子１１によりコンデンサ素子１の陽極部４と陰極部の外部取り出しを行うようにしたことにより、コンデンサ素子１から各端子までの引き出し距離を可能な限り短くし、さらに、陰極コム端子１１の下面を陽極コム端子１０の下面に可能な限り近づけて陽極コム端子１０と陰極コム端子１１間のパスを最短距離にした構成としたことにより、ＥＳＲ特性に優れ、かつ低ＥＳＬ化を実現することができるようになるものであり、特にＥＳＬ特性に関しては、本実施の形態による固体電解コンデンサは５００ｐＨと低く、従来例の１５００ｐＨと比べると１／３となる好結果を得ることができるものである。
【００３５】
また、陽極コム端子１０と陰極コム端子１１に接合面１０ａ、１１ａを夫々設け、この接合面１０ａ、１１ａで陽極コムフレーム８ならびに陰極コムフレーム９を夫々レーザー溶接により接合し、かつ、この接合面１０ａ、１１ａを夫々外装樹脂１２で被覆した構成により、接合による溶接痕が外装樹脂１２により被覆されてしまうために外観が綺麗になるばかりでなく、溶接痕により実装時に浮きが発生して実装不良を引き起こすという恐れが皆無になり、信頼性の向上に大きく貢献することができるものである。
【００３６】
また、陽極コム端子１０ならびに陰極コム端子１１の下面端面から相手側のコム端子方向に向かって斜め上方へ延びる遮蔽部１０ｂ、１１ｂを陽極コム端子１０ならびに陰極コム端子１１に夫々設け、かつ、この遮蔽部１０ｂ、１１ｂを夫々外装樹脂１２で被覆した構成により、外装樹脂１２から浸入する酸素に含まれる水分がコンデンサ素子１に到達して悪影響を及ぼすことを大きく低減することができるようになり、信頼性の向上に貢献することができるようになるものである。
【００３７】
なお、本実施の形態においては、コンデンサ素子１を構成する陽極体２はアルミニウム箔からなる構成を例にして説明したが、本発明はこれに限定されるものではなく、タンタルやニオブの箔、あるいは焼結体、更にはこれらの材料の組み合わせでも良いものである。
【００３８】
また、このように構成された本実施の形態による固体電解コンデンサについて、以下にその特性等について説明する。
【００３９】
本実施の形態で作製した固体電解コンデンサを用いて、等価直列抵抗値（ＥＳＲ）を変化させ、静電容量、損失角の正接、等価直列インダクタンス（ＥＳＬ）、漏れ電流（１０Ｖ印加、２分値）の初期特性を測定した結果を（表１）に示す。なお、固体電解コンデンサとしては、定格６．３Ｖ４７μＦのものを用いた。
【００４０】
【表１】
【００４１】
（表１）から明らかなように、ＥＳＲを２５ｍΩ以下にすることにより、デジタルノイズを除去するコンデンサ２３を効率的に削減できることが分かる。
【００４２】
また、本実施の形態で作製した固体電解コンデンサを用いて、陽極コム端子と陰極コム端子間の距離（図３において符号Ｌで示す部分）を変化させ、静電容量、損失角の正接、等価直列抵抗値（ＥＳＲ）、等価直列インダクタンス（ＥＳＬ）、漏れ電流（１０Ｖ印加、２分値）の初期特性を測定した結果を（表２）に示す。
【００４３】
【表２】
【００４４】
（表２）から明らかなように、陽極コム端子と陰極コム端子間の距離を短くすることによりＥＳＬの値が低くなり、両端子間の距離を２ｍｍ以下にすることによってＥＳＬが８００ｐＨ以下になり、これにより上記（表１）と同様にデジタルノイズを除去するコンデンサ２３を効率的に削減することができるものである。
【００４５】
以上のように、デカップリングコンデンサおよび出力平滑コンデンサに本発明の固体電解コンデンサを用いることにより、デジタルノイズの発生を大きく低減することができるため、従来のデジタルノイズ除去用のコンデンサを削減して小型薄型化と低価格化を同時に実現することができるようになるものである。
【産業上の利用可能性】
【００４６】
本発明によるデジタル信号処理基板は、デジタルノイズを大きく低減することができるばかりでなく、デジタルノイズ除去用のコンデンサを大幅に削減して小型薄型化と低価格化に大きく貢献することができるという効果を有し、デジタル信号処理を行う家電製品全てに、特にテレビ用として有用である。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態１によるデジタル信号処理基板の構成を示した回路図
【図２】（ａ）、（ｂ）同回路が形成された多層基板の要部断面図
【図３】同デジタル信号処理基板のデジタルノイズ特性を示した周波数特性図
【図４】同アースを同一面に接続しない場合の例を示した要部断面図
【図５】（ａ）本発明の実施の形態２によるデジタル信号処理基板に使用される固体電解コンデンサの構成を示した平面断面図、（ｂ）同正面断面図、（ｃ）同底面断面図、（ｄ）同側面断面図
【図６】同固体電解コンデンサに使用されるコンデンサ素子の構成を示した一部切り欠き斜視図
【図７】同固体電解コンデンサに使用される陽極コム端子と陰極コム端子の構成を示した要部斜視図
【図８】（ａ）図７におけるＡ−Ａ断面図、（ｂ）同Ｂ−Ｂ断面図、（ｃ）同Ｃ−Ｃ断面図
【図９】従来のデジタル信号処理基板の構成を示した回路図
【図１０】従来のデジタル信号処理基板のデジタルノイズ特性を示した周波数特性図
【符号の説明】
【００４８】
１ コンデンサ素子
２ 陽極体
３ レジスト部
４ 陽極部
５ 陰極形成部
６ 固体電解質層
７ 陰極層
８ 陽極コムフレーム
８ａ、９ａ、９ｂ ガイド部
８ｂ、１０ｃ、１１ｃ 接合部
９ 陰極コムフレーム
１０ 陽極コム端子
１０ａ、１１ａ 接合面
１０ｂ、１１ｂ 遮蔽部
１０ｄ、１１ｄ、１１ｅ 突出部
１０ｅ、１０ｆ、１１ｆ、１１ｇ テーパ部
１０ｇ、１１ｈ 平面部
１１ 陰極コム端子
１２ 外装樹脂
１３ 導電性銀ペースト
１６ ＬＳＩ
１７ 電源
１８ 電源入力ライン
１９ 固体電解コンデンサ
２０ ＤＣ／ＤＣコンバータ
２１ 入力コンデンサ
２２ 出力平滑コンデンサ
２３ ノイズ除去用のコンデンサ
【特許請求の範囲】
【請求項１】
クロック動作用の素子が接続されたＬＳＩと、このＬＳＩに電力を供給する電源入力ラインと、この電源入力ラインとアース間に接続されたデカップリングコンデンサとを少なくとも有したデジタル信号処理基板において、上記デカップリングコンデンサとして、ＥＳＲが２５ｍΩ（１００ｋＨｚ）以下、ＥＳＬが８００ｐＨ（５００ＭＨｚ）以下の面実装型の固体電解コンデンサを用い、この固体電解コンデンサのアースを上記ＬＳＩのアースが接続された面と同一面に接続したデジタル信号処理基板。
【請求項２】
クロック動作用の素子が接続されたＤＣ／ＤＣコンバータをデカップリングコンデンサの入力側の電源入力ラインに接続すると共に、このＤＣ／ＤＣコンバータの入力側と出力側の各電源入力ラインとアース間に入力コンデンサと出力平滑コンデンサを夫々接続し、この出力平滑コンデンサとして、ＥＳＲが２５ｍΩ（１００ｋＨｚ）以下、ＥＳＬが８００ｐＨ（５００ＭＨｚ）以下の面実装型の固体電解コンデンサを用いると共に、上記入力コンデンサのアースをＤＣ／ＤＣコンバータのアースが接続された面と同一面に接続した請求項１に記載のデジタル信号処理基板。
【請求項３】
デカップリングコンデンサならびに出力平滑コンデンサとして用いる面実装型の固体電解コンデンサが、導電性高分子を固体電解質に用いたコンデンサ素子と、このコンデンサ素子の陽極部ならびに陰極部に夫々接合された陽極コム端子ならびに陰極コム端子と、この陽極コム端子ならびに陰極コム端子の実装面となる下面が夫々露呈した状態で上記コンデンサ素子を被覆した絶縁性の外装樹脂からなり、上記下面に露呈した陽極コム端子と陰極コム端子間の距離を２ｍｍ以下としたものである請求項１または２に記載のデジタル信号処理基板。
【請求項４】
コンデンサ素子を複数枚積層して陽極部と陰極部に夫々陽極コムフレームと陰極コムフレームを接合してコンデンサ素子ユニットを形成し、このコンデンサ素子ユニットの陽極コムフレームと陰極コムフレームを夫々陽極コム端子と陰極コム端子上に接合した構成の固体電解コンデンサとし、かつ、上記陽極コム端子と陰極コム端子を結ぶ方向と交差する方向の陽極コム端子と陰極コム端子の両端の少なくとも一部に夫々上方へ向かう階段状の段差を形成して陽極コムフレームと陰極コムフレームに接合される平面状の接合面を設け、さらに、陰極コム端子の下面をコンデンサ素子の陰極部と略同形状に形成し、陽極コム端子ならびに陰極コム端子の下面端部から夫々相手側のコム端子に向かって斜め上方へ延びる遮蔽部を陽極コム端子と陰極コム端子に一体で設け、上記接合面ならびに遮蔽部が外装樹脂に被覆されるようにした請求項３に記載のデジタル信号処理基板。
【請求項１】
クロック動作用の素子が接続されたＬＳＩと、このＬＳＩに電力を供給する電源入力ラインと、この電源入力ラインとアース間に接続されたデカップリングコンデンサとを少なくとも有したデジタル信号処理基板において、上記デカップリングコンデンサとして、ＥＳＲが２５ｍΩ（１００ｋＨｚ）以下、ＥＳＬが８００ｐＨ（５００ＭＨｚ）以下の面実装型の固体電解コンデンサを用い、この固体電解コンデンサのアースを上記ＬＳＩのアースが接続された面と同一面に接続したデジタル信号処理基板。
【請求項２】
クロック動作用の素子が接続されたＤＣ／ＤＣコンバータをデカップリングコンデンサの入力側の電源入力ラインに接続すると共に、このＤＣ／ＤＣコンバータの入力側と出力側の各電源入力ラインとアース間に入力コンデンサと出力平滑コンデンサを夫々接続し、この出力平滑コンデンサとして、ＥＳＲが２５ｍΩ（１００ｋＨｚ）以下、ＥＳＬが８００ｐＨ（５００ＭＨｚ）以下の面実装型の固体電解コンデンサを用いると共に、上記入力コンデンサのアースをＤＣ／ＤＣコンバータのアースが接続された面と同一面に接続した請求項１に記載のデジタル信号処理基板。
【請求項３】
デカップリングコンデンサならびに出力平滑コンデンサとして用いる面実装型の固体電解コンデンサが、導電性高分子を固体電解質に用いたコンデンサ素子と、このコンデンサ素子の陽極部ならびに陰極部に夫々接合された陽極コム端子ならびに陰極コム端子と、この陽極コム端子ならびに陰極コム端子の実装面となる下面が夫々露呈した状態で上記コンデンサ素子を被覆した絶縁性の外装樹脂からなり、上記下面に露呈した陽極コム端子と陰極コム端子間の距離を２ｍｍ以下としたものである請求項１または２に記載のデジタル信号処理基板。
【請求項４】
コンデンサ素子を複数枚積層して陽極部と陰極部に夫々陽極コムフレームと陰極コムフレームを接合してコンデンサ素子ユニットを形成し、このコンデンサ素子ユニットの陽極コムフレームと陰極コムフレームを夫々陽極コム端子と陰極コム端子上に接合した構成の固体電解コンデンサとし、かつ、上記陽極コム端子と陰極コム端子を結ぶ方向と交差する方向の陽極コム端子と陰極コム端子の両端の少なくとも一部に夫々上方へ向かう階段状の段差を形成して陽極コムフレームと陰極コムフレームに接合される平面状の接合面を設け、さらに、陰極コム端子の下面をコンデンサ素子の陰極部と略同形状に形成し、陽極コム端子ならびに陰極コム端子の下面端部から夫々相手側のコム端子に向かって斜め上方へ延びる遮蔽部を陽極コム端子と陰極コム端子に一体で設け、上記接合面ならびに遮蔽部が外装樹脂に被覆されるようにした請求項３に記載のデジタル信号処理基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００７−１２３３０９（Ｐ２００７−１２３３０９Ａ）
【公開日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願番号】特願２００５−３０９３６１（Ｐ２００５−３０９３６１）
【出願日】平成１７年１０月２５日（２００５．１０．２５）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願日】平成１７年１０月２５日（２００５．１０．２５）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]