バルクコンデンサとその製造方法
【課題】高いキャパシタンス密度を達成可能なコンデンサとその製造方法を提供する。
【解決手段】バルクコンデンサは、金属箔から形成された第１電極と、金属箔上に形成された半導体の多孔質セラミック本体と、多孔質セラミック本体の上に例えば酸化処理により形成された誘電体層と、多孔質セラミック本体の気孔に充填されて第２電極を形成する導電性媒質を有する。コンデンサには、カプセル化用の各種の層や電気的終端を形成してもよい。バルクコンデンサの製造方法では、金属箔から形成された第１電極の上に半導体の多孔質セラミック本体を形成し、酸化処理して誘電体層を形成し、多孔質セラミック本体に導電性媒質を充填して第２電極を形成する。金属箔と多孔質セラミック本体の間に半導体のセラミック薄膜層を形成してもよい。
【解決手段】バルクコンデンサは、金属箔から形成された第１電極と、金属箔上に形成された半導体の多孔質セラミック本体と、多孔質セラミック本体の上に例えば酸化処理により形成された誘電体層と、多孔質セラミック本体の気孔に充填されて第２電極を形成する導電性媒質を有する。コンデンサには、カプセル化用の各種の層や電気的終端を形成してもよい。バルクコンデンサの製造方法では、金属箔から形成された第１電極の上に半導体の多孔質セラミック本体を形成し、酸化処理して誘電体層を形成し、多孔質セラミック本体に導電性媒質を充填して第２電極を形成する。金属箔と多孔質セラミック本体の間に半導体のセラミック薄膜層を形成してもよい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサに関するものであり、特に、高いキャパシタンス密度を達成可能なコンデンサに関する。
【背景技術】
【０００２】
コンデンサ（電解コンデンサおよびセラミックゴンデンサを含む）を製造する技術は、それらの実質上の物理的限界にまで迫りつつある。従来は、カーボン２重層コンデンサやタンタル電解コンデンサ等の表面積が大きなコンデンサにより、高いキャパシタンス密度が達成されている。他の手法として、積層セラミックコンデンサにおいて使用されているような高い誘電率（Ｋ）を有する薄い誘電体材料により高いキャパシタンス密度を達成することも可能である。このような技術の進歩にも関わらず、課題が残されている。特に、高いキャパシタンス密度に対する要求は、そのような方法に関連する限界を超えて増大し続けている。高いキャパシタンス密度は、より小型の電子デバイスを作製するために、非常に切望されている特性である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
そのため、高いキャパシタンス密度を達成可能なコンデンサが要求されている。したがって、本明細書中で開示している実施形態の目的、特徴、または効果は、高いキャパシタンス密度を達成可能なコンデンサとその製造方法を提供することである。
【０００４】
これらの目的、特徴、または効果は、以下の明細書および特許請求の範囲の記載から明白である。
【課題を解決するための手段】
【０００５】
本明細書中で開示している実施形態の一つの態様によれば、バルクコンデンサは、金属箔、この金属箔上に形成された半導体多孔質セラミック本体、この多孔質セラミック本体上に（例えば、酸化によって）形成された誘電体層、多孔質セラミック本体に充填される導電性媒質、多孔質セラミック本体をカプセル化する導電性金属層、を有する。本発明の別の態様によれば、バルクコンデンサの製造方法は、金属箔上に半導体多孔質セラミック本体を形成する工程、半導体多孔質セラミック本体を酸化して誘電体層を形成する工程、多孔質セラミック本体に導電性媒質を充填する工程、導電性金属層で多孔質セラミック本体をカプセル化する工程、を有する。
【図面の簡単な説明】
【０００６】
【図１】本発明によるコンデンサの１つの実施形態を示す図である。
【図２】本発明の１つの態様による第１電極、第１セラミック層、多孔質セラミック本体の一部を示す断面図である。
【図３】本発明によるコンデンサの別の実施形態を示す図である。
【図４】本発明による実装基板を示す図である。
【図５】本発明によるコンデンサの別の実施形態を示す図である。
【図６】本発明の１つの態様による方法を示す図である。
【発明を実施するための形態】
【０００７】
本発明によれば、高いキャパシタンス密度を有するコンデンサを提供できる。本発明は、高誘電率のセラミックと表面積の大きな多孔質マトリックスとの画期的な組合せによって、高いキャパシタンス密度を達成するものである。特に、コンデンサには、高誘電率のセラミック材料を、大きな表面積を有する多孔質セラミック本体と組合せて使用してもよい。
【０００８】
多孔質セラミック本体は、金属箔上に形成される。一般的に、金属箔は、第１電極として機能する。多孔質セラミック本体と金属箔の間に中間セラミック層を設けてもよい。次に、多孔質セラミック本体が酸化処理される。この酸化処理は、熱酸化処理または電気化学的酸化処理などの各種の手法によって実現可能である。この酸化処理によって、多孔質セラミック本体の自由表面上に高誘電率（Ｋ）の薄い誘電体層が形成される。多孔質セラミック本体には、次に、例えば、導電性ポリマーなどの導電性媒質が充填される。一般的に、導電性媒質は、第２電極を形成する。得られたコンデンサ本体をカプセル化して好適な実装構造や電気的終端またはその両方を形成するために、構成要素を追加してもよい。例えば、多孔質セラミック本体に導電性媒質を充填した後、例えば、銀等の導電性金属層でカプセル化してもよい。
【０００９】
このように、多孔質構造によって与えられる大きな表面積と、誘電体によって与えられる高誘電率（Ｋ）の薄い誘電体層とを組合せることによって、小型の、高いキャパシタンス密度を有するコンデンサを作製できる。
【００１０】
図１は、コンデンサ１０を単純化した実施形態を示している。このコンデンサ１０は、第１電極１２を備えており、この第１電極１２は、金属箔を含む多様な材料により形成可能である。金属箔についても、多様な金属箔が使用可能である。金属箔は、Ｔａ，Ｎｉ，Ｗ，Ｎｂ，Ｖ，Ｍｏ，Ｆｅ、またはそれらの合金を含む要素のグループから選択可能である。コバール合金やインバー合金もまた、それらの熱膨張係数（ＣＴＥ： coefficient of thermal expansion）が誘電体層やセラミック層の熱膨張係数（ＣＴＥ）と同等であるため、好適な材料である。好適な金属箔は、カーペンター・テクノロジー社（米国、ペンシルベニア州、ワイオミッシング）、キャボット・スーパーメタル社（米国、ペンシルベニア州、ボイヤータウン）、ＨＣスタルク社（米国、マサチューセッツ州、ニュートン）を含む多様な提供元から入手可能であるが、好適な金属箔の提供元はこれらに限定されない。上記のように、第１電極１２は、誘電体要素やセラミック要素の熱膨張係数（ＣＴＥ）と同等となるように選択された熱膨張係数（ＣＴＥ）を有するため、熱ストレスを最小にすることができる。典型的な実施形態においては、３〜１５ｐｐｍの熱膨張係数（ＣＴＥ）が使用される。金属箔の厚みは、例えば、２０〜２５０μｍの範囲内で適宜選択可能である。より典型的には、金属箔の厚みは、１００〜１５０μｍの範囲内で選択される。
【００１１】
半導体多孔質セラミック本体１８は、第１電極１２上に形成される。なお、本発明の範囲内で、多様な幾何学的外形形状（主として第１電極１２の形状に依存）が使用可能である。また、多孔質セラミック本体は、多様なセラミック層や多様な組成物による多様な処理を用いて形成可能である。１つの実施形態においては、半導体多孔質セラミック本体１８を形成する前に、第１電極１２上に薄い半導体セラミック層が形成される。チタン酸バリウム・ストロンチウム（ＢＳＴ）を含む多様な半導体セラミック材料が使用可能である。Ｎｂ2Ｏ5，ＴｉＯ2，ＢａＣＯ3，ＳｒＴｉＯ3等の要素を含むセラミック組成物もまた、好適なセラミック材料として使用可能である。さらに他の好適な材料としては、マグネシウムニオブ酸塩（すなわち、Ｐｂ3ＭｇＮｂ2Ｏ9）、チタン酸鉛、およびペロブスカイト型酸化物等も使用可能である。
【００１２】
図２は、一つの実施形態を単純化した断面図を示しており、この実施形態は、第１電極１２、半導体第１セラミック層１７、および半導体多孔質セラミック本体１８を有する。図示している各層の厚みは、実際の寸法比率を示すものではない。第１セラミック層１７は、相対的に薄く、１〜１０μｍの厚みで第１電極１２上に形成される。第１セラミック層１７は、典型的には還元雰囲気中で最大密度となるように焼成されて焼結する。還元雰囲気は、多様なガス組成から選択可能である。例えば、還元雰囲気は、１〜１０％の水素濃度を有するＡｒとＨ2の混合ガスである。Ｎ2とＨ2の混合ガス等の他のガス組成も同様に使用可能である。還元処理温度は、典型的には９００〜１４００℃である。ピーク温度の持続時間は、典型的には５〜６０分である。これに限らず、多様な温度条件で処理可能である。第１セラミック層１７は、還元焼成処理後に、５Ωｃｍを超える導電性を有することが望ましい。
【００１３】
多孔質セラミック本体１８は、第１セラミック層１７の上に第２セラミック層として形成される。なお、多孔質セラミック本体１８は第１電極１２上に直接形成してもよい。第１セラミック層１７と多孔質セラミック本体１８は、スクリーン印刷、ドクターブレード法、ラミネート法、スプレー法、ディップコーティング法、等の、従来のセラミック形成手法を用いて形成可能である。最近の例としては、第１セラミック層１７と多孔質セラミック本体１８は、電気泳動法（ＥＰＤ： Electrophoretic Deposition）を用いて形成される。
【００１４】
第１セラミック層１７は、還元焼成処理後に半導体の特性を有するため、第２層（例えば、多孔質セラミック本体１８を形成する層）を、電気泳動法（ＥＰＤ）を用いて形成してもよい。一般的に、電気泳動法（ＥＰＤ）は、電界の影響で荷電と反対の電極に堆積する荷電粒子を利用する手法である。電気泳動法（ＥＰＤ）を用いた場合には、化学的な組成にほとんど依存することなく、広範な粒子材料を堆積させることができる。電気泳動法（ＥＰＤ）によれば、自立的な本体および自立的な層が形成可能である。層の厚みに関しては、ミクロンレベルの厚みからミリレベルの厚みの層が形成可能である。懸濁液中の粒子の固体添加量、電界強度、および時間は、電気泳動法（ＥＰＤ）のプロセスにおける堆積量を調整するための主要なパラメータである。
【００１５】
多孔質セラミック本体１８は、例えば、ＢＥＴ理論（ＢＥＴ： Brunauer, Emmett, Teller）により計算した場合に０．５〜５ｍ2／ｇと大きい比表面積を有する粒子から構成される。多孔質セラミック本体１８は、典型的には、第１セラミック層に関して上述した各種の混合ガス等の還元雰囲気中で焼成されて焼結する。多様な還元処理温度が使用可能である。還元処理温度は、典型的には、開気孔構造を維持し、かつ、大きな密度増加を回避するように選択される。還元処理後の多孔質セラミック本体１８の厚みは、典型的には、１０〜２５０μｍの範囲内である。
【００１６】
この処理によって得られたセラミック本体は、体積の７５％に及ぶ空隙率を持つ開気孔構造を有する。この開気孔構造には、０．１〜６μｍの広範な気孔サイズを持たせることができる。望ましい気孔サイズは、０．３〜３μｍの範囲内である。多孔質セラミック本体１８は、多様な幾何学的外形形状とすることが可能であるが、その形状は、典型的には第１電極１２の形状に依存する。例えば、第１電極１２は、約１００μｍの厚みを有する矩形形状としてもよい。この場合に、多孔質セラミック本体１８は、第１電極１２の上に、複数の角度から（例えば、２つのサイドから）形成可能である。第１電極は、他の幾何学的外形形状とすることも可能であり、例えば、櫛形状や、１つ以上の多角形を含む複雑形状、単純形状、さらにはそれらの組合せを含む各種の形状とすることが可能である。
【００１７】
図１を再び参照すれば、誘電体層２２が、多孔質セラミック本体１８の上に（第１セラミック層１７を設けた場合には、第１セラミック層１７と多孔質セラミック本体１８の上に）形成されている。なお、図中に示すように、参照符号「２２」、「１８」は、同じ構成要素に付加されている。これは、図中において、各種の薄い層を区別して描くことが困難であることに起因する。誘電体層２２は、一般的に、多孔質セラミック本体１８の自由表面を覆うように形成される。多孔質セラミック本体１８の形状は、誘電体層２２の形成後も、（厚みにおける非常にわずかな増加を除いて）本質的に変化することなく維持される。誘電体層２２は、熱酸化処理または電気化学的酸化処理を含む多様なプロセスを通じて形成可能である。熱酸化処理を使用する１つの実施形態においては、多孔質セラミック本体１８は、酸素含有雰囲気中において、５００〜１４００℃の温度、５〜１２０分の処理時間で加熱処理される。この処理によって、多孔質セラミック本体１８の上に（第１セラミック層１７を設けた場合には、第１セラミック層１７と多孔質セラミック本体１８の上に）薄い誘電体層が形成される。多孔質セラミック本体１８の気孔内に酸素を確実に保持するために、熱酸化処理中やピーク温度時にポンピングとパージのサイクルを利用してもよい。
【００１８】
電気化学的酸化処理を使用する１つの実施形態において、多孔質セラミック本体１８（第１セラミック層１７を設けた場合には、第１セラミック層１７と多孔質セラミック本体１８）は、アルカリ性（ｐＨ＞１０）の１種類以上の高塩基性溶液に浸漬される。この処理によって誘電体層が形成される。例えば、この溶液としては、アンモニアベースのＳｒ，Ｂａ(ＯＨ)2（水酸化ストロンチウム、水酸化バリウム）が使用可能であり、選択的にＢｒ，Ｓｔ，８(ＯＨ)2と組み合わせて使用可能である。多孔質セラミック本体１８は、典型的には、４０〜１３０℃の温度に加熱された溶液中に浸漬される。一般的には、陽極処理用の電界を印加することにより、多孔質セラミック本体１８の自由表面に溶解と還元を発生させる。典型的には、印加電圧は２〜２０Ｖ、処理時間は１〜１２時間である。誘電体層が形成された時点で、誘電体層２２を安定化させるための後処理を行ってもよい（例えば、酸素雰囲気中における２５０〜１２００℃の加熱処理）。
【００１９】
誘電体層の特性は、溶液中にＭｎ，Ｎｂ，Ｍｇ，Ｓｉ，Ｚｒ，Ｔｉ，Ｂｉ，Ｃｕ，Ａｇ等の要素を溶解することによってさらに変更可能である。これらの要素は、電気化学的に形成された酸化物層内の成分となる。また、１２００℃の後処理を採用してもよい。例えば、酸化処理と後続の加熱処理により、高安定化した誘電体層としてマンガン層（ＭｎｘＯｙ， ｘ＞２， ｙ＞３）を形成してもよい。誘電体層２２（熱的酸化処理、電気化学的酸化処理またはその他の処理によって形成される）は、典型的には、０．１〜１μｍの厚みで形成され、１０6〜１０11Ωの高い絶縁抵抗（ＩＲ： insulation resistance）を有する。酸化処理された時点で、多孔質セラミック本体１８（第１セラミック層１７を設けた場合には、第１セラミック層１７と多孔質セラミック本体１８）は、典型的には、５００〜５００００の高い誘電率（Ｋ）によって特徴付けられる。
【００２０】
導電性媒質１６は、多孔質セラミック本体１８に充填するために使用される。導電性媒質としては、ポリエチレンジオキシチオフェン（ＰＥＤＴ）、ポリ（３，４−エチレンジオキシチオフェン）、ポリ（アセチレン）類、ポリ（ピロール）類、ポリ（チオフェン）類、ポリアニリン類、ポリチオフェン類、ポリ（ｐ−フェニレンサルファイド）、ポリ（パラ-フェニレンビニレン）類（ＰＰＶ）およびその可溶性誘導体類、ポリ（３−アルキルチオフェン）類、ポリインドール、ポリピレン、ポリカルバゾール、ポリアズレン、ポリアゼピン、ポリ（フルオレン）類、および、ポリナフタレン、等の導電性ポリマーを含む多様な組成の物質が使用可能である。
【００２１】
１つの実施形態においては、商業的に入手可能なポリエチレンジオキシチオフェン（ＰＥＤＴ）の構成が利用可能である（例えば、ＨＣスタルク社（米国、マサチューセッツ州、ニュートン）提供の「Ｃｌｅｖｉｏｓ（登録商標）」（ＰＥＤＴ））。一般的に、導電性媒質は、１００ジーメンス（Ｓ）／ｃｍより高い導電率を持つ必要があり、望ましくは、１０００Ｓ／ｃｍ以上である。導電性媒質は、ディップコーティング含浸法を含む多様なプロセスによって付加される。一般的に、多孔質セラミック本体１８には、導電性媒質の微細な分散粒子（例えば、ナノサイズの粒子）を含む希釈混合液を含浸させる。
【００２２】
一般的に、導電性媒質１６は、第２電極を形成する。得られたコンデンサ本体をカプセル化して好適な実装構造や電気的終端またはその両方を形成するために、構成要素を追加してもよい。そのような一例として、導電性金属層２０により多孔質セラミック本体１８（この時点では、誘電体層２２と導電性媒質１６によりコーティングされている）をカプセル化して、この導電性金属層２０を第２電極用の電気的終端として機能させる。導電性金属層２０の金属として、多様な金属が使用可能である。１つの実施形態においては、高い導電性を有する銀ペーストが使用される。導電性金属層は、ブラッシング法やディッピング法を含む多様な手法により形成可能である。好適な金属は、ロード社（米国、ノースカロライナ州、キャリー）、エマーソン・アンド・カミング社（米国、カリフォルニア州、アーバイン）、デュポン社を含む多様な提供元から入手可能である。
【００２３】
図３は、本発明による別の実施形態を示している。図３に示す各層は、図１に関して上述した材料やプロセスを用いて形成可能である。この実施形態において、コンデンサ１００は、第１電極２１２を備えており、この第１電極２１２は、この例では、金属箔から構成されている。金属箔の第１電極２１２の上に、第１セラミック層２１７が形成される。第１セラミック層２１７の上に、多孔質セラミック本体２１８が形成される。なお、多孔質セラミック本体２１８は、第１電極２１２上に直接形成してもよい。多孔質セラミック本体２１８の上に、誘電体層２２２が形成される。多孔質セラミック本体２１８は、導電性媒質２１６によってカプセル化される。導電性媒質２１６は、本質的に第２電極を形成する。好適な導電性媒質としては、図１に関して上述した導電性ポリマー等が使用可能である。
【００２４】
なお、図中に示すように、参照符号「２２２」、「２１８」、「２１６」は、同じ構成要素に付加されている。これは、図中において、各種の薄い層を区別して描くことが困難であることに起因する。誘電体層２２２は、一般的に、多孔質セラミック本体２１８の自由表面を覆うように形成される。多孔質セラミック本体２１８の形状は、誘電体層２２２の形成後も、（厚みにおける非常にわずかな増加を除いて）本質的に変化することなく維持される。その後、導電性媒質２１６によって多孔質セラミック本体２１８をカプセル化し、図３に示すような一般的に矩形形状のコンデンサ本体を得る。
【００２５】
図３中の残りの構成要素は、上記のプロセスで得られたコンデンサ本体における電気的終端の形成およびコンデンサ本体のカプセル化のために付加される。この実施形態において、導電性ポリマー等の導電性媒質２１６の少なくとも一部は、高い導電性を有する銀ペースト層２６０でカバーされる。第１電気リード２７０が第１電極２１２に電気的に接続され、第２電気リード２８０が銀ペースト層２６０に接続される。リード付のこのコンデンサ本体は、カプセル層２９０によりカプセル化される。カプセル層２９０は、エポキシ、レジン、パリレンなどの各種の材料から構成可能であり、多様な周知のモールド成形技術により形成可能である。最終的に得られたコンデンサアセンブリは、以下に詳述するような実装基板２９５に実装可能である。
【００２６】
図４は、典型的なプリント回路（ＰＣ）基板などの実装基板２９５を示している。実装基板２９５は、従来のＰＣ基板技術を用いて作製可能なベース部３００を有する。このベース部３００の上に、第１と第２のメタライゼーション３０２，３０４が形成される。第１と第２のメタライゼーション３０２，３０４は、一般的に、図３に示すような第１と第２の電気リード２７０，２８０と位置合せするために、間隔を空けて形成される。なお、第１と第２のメタライゼーション３０２，３０４は、１つ以上の回路トレース（図示せず）に接続可能である。第１と第２の電気リード２７０，２８０を、第１と第２のメタライゼーション３０２，３０４に電気的に接続するために、導電性接着剤３０６が使用される。第１と第２のメタライゼーション３０２，３０４の間に、非導電性接着剤３０８を使用してもよい。コンデンサ１００を基板に実装した後、従来技術を用いてハンダ付けを行ってもよい。なお、本発明の範囲内で多種多様な実装技術が使用可能である。
【００２７】
図５は、本発明による別の実施形態を示している。この実施形態において、第１電極５１２は、図４に示した中央配置の第１電極２１２とは逆に、コンデンサ本体のエッジに沿って配置されている。図５に示す各層は、図１に関して上述した材料やプロセスを用いて形成可能である。この実施形態において、コンデンサ４００は、第１電極５１２を備えている。金属箔の第１電極５１２の上に、第１セラミック層５１７が形成される。第１セラミック層５１７の上に、多孔質セラミック本体５１８が形成される。なお、多孔質セラミック本体５１８は、第１電極５１２上に直接形成してもよい。
【００２８】
多孔質セラミック本体５１８の自由表面上に、誘電体層５２２が形成される。また、多孔質セラミック本体５１８に導電性媒質５１６（導電性ポリマー等）を含浸させる。
【００２９】
なお、図中に示すように、参照符号「５２２」、「５１８」、「５１６」は、同じ構成要素に付加されている。これは、図中において、各種の薄い層を区別して描くことが困難であることに起因する。誘電体層５２２は、一般的に、多孔質セラミック本体５１８の自由表面を覆うように形成される。多孔質セラミック本体５１８の形状は、誘電体層５２２の形成後も、（厚みにおける非常にわずかな増加を除いて）本質的に変化することなく維持される。その後、導電性媒質５１６によって多孔質セラミック本体５１８をカプセル化し、図５に示すような一般的に矩形形状のコンデンサ本体を得る。
【００３０】
導電性媒質５１６の層の典型的な厚みは、１〜１０μｍである。多孔質セラミック本体５１８の全ての開気孔に導電性媒質を充填することが望ましく、これにより、最大のキャパシタンスが実現できる。良好な電気特性を確保するために、導電性ポリマーは、誘電体層５２２に対して高い接着性を持つことが望ましい。第１電極５１２と、第２電極に接続される残りの層との間には、絶縁層５１３が形成され、２つの電極間を電気的に絶縁している。この用途において、多種多様な絶縁材料が使用可能である。
【００３１】
図５中の残りの構成要素は、上記のプロセスで得られたコンデンサ本体における第２電極用の電気的終端の形成およびコンデンサ本体のカプセル化のために付加される。導電性媒質５１６の一部には、導電性金属ペースト層５６０（銀ペースト等）が形成される。第１電気リード５７０が第１電極５１２に電気的に接続され、第２電気リード５８０が導電性金属ペースト層５６０に接続される。リード付のこのコンデンサ本体は、カプセル層５９０によりカプセル化される。カプセル層５９０は、エポキシ、レジン、パリレンなどの各種の材料から構成可能であり、多様な周知技術の１つにより形成可能である。なお、本発明の範囲内で、多様な電気的終端技術や多様なカプセル化技術が利用可能である。また、本発明の範囲内で、コンデンサ本体に追加的な層をさらに付加することも可能である。
【００３２】
図６は、本発明のバルクコンデンサの製造方法の１つの実施形態を示している。図６に示す各種のステップは、上述したように実行される。ステップ６００においては、好適なセラミック材料を用意する。次に、ブロック６０２に示すように、層形成用の好適な懸濁液（例えば、ＥＰＤ）中にセラミック粒子を分散させる。ブロック６０４に示すように、従来方法を用いて、第１電極（例えば、コバール箔）を所望の幾何学形状にする。
【００３３】
次に、ブロック６０６に示すように、第１電極上に第１セラミック（薄膜）層を形成する。次に、ブロック６０８に示すように、第１セラミック層を、還元雰囲気（例えば、Ａｒ／Ｈ2）中で最大密度となるように焼成して焼結させる。還元処理温度は、典型的には９００〜１４００℃である。ピーク温度の持続時間は、典型的には５〜６０分である。次に、ブロック６１０に示すように、第１セラミック層の上に多孔質セラミック本体を形成する。次に、上述したように、ブロック６１２において、多孔質セラミック本体を、還元雰囲気中で焼成して焼結させる。還元雰囲気は、多様なガス組成から選択可能である。還元処理温度は、典型的には、開気孔構造を維持し、かつ、大きな密度増加を回避するように選択される。
【００３４】
次に、ブロック６１４に示すように、多孔質セラミック本体を酸化処理して、薄い誘電体層を形成する。例えば、酸素含有雰囲気中において、９００℃の温度、５〜１２０分の処理時間で多孔質セラミック本体を加熱処理する。この結果、誘電体層が形成される。多孔質セラミック本体の気孔内に酸素を確実に保持するために、このプロセス中にポンピングとパージのサイクルを利用してもよい。
【００３５】
次に、ブロック６１６に示すように、多孔質セラミック本体（この時点では、薄い誘電体層でカバーされている）に、導電性媒質（例えば、上述したような導電性ポリマー）を含浸させる。この例においては、次に、ブロック６１８に示すように、多孔質セラミック本体の少なくとも一部を、好適な銀化合物（例えば、銀ペースト）でコーティングする。ブロック６２０に示すように、コンデンサ本体に、陽極と陰極を構成する電気リードを取り付け、この電気リード付のコンデンサ本体全体をカプセル化する。
【００３６】
以上のように、バルクコンデンサとその製造方法について説明したが、上記の説明は単なる例示にすぎない。本発明は、請求の範囲に記載した発明の範囲内で、多種多様な変形例を包含するものである。当業者であれば、本発明の範囲内で、上記の実施形態に関して、多種多様な変更、代替、組合せによる変形例を実施可能であり、そのような変更、代替、組合せによる変形例もまた、本発明の範囲内に包含される。請求の範囲の記載は、本発明の範囲内に包含されるそのような全ての変形例を包含することを意図している。
【符号の説明】
【００３７】
１０，１００，４００：コンデンサ
１２，２１２，５１２：第１電極
１６，２１６，５１６：導電性媒質
１７，２１７，５１７：第１セラミック層
１８，２１８，５１８：多孔質セラミック本体
２０：導電性金属層
２２，２２２，５２２：誘電体層
２６０，５６０：導電性金属ペースト層
２７０，５７０：第１電気リード
２８０，５８０：第２電気リード
２９０，５９０：カプセル層
【技術分野】
【０００１】
本発明は、コンデンサに関するものであり、特に、高いキャパシタンス密度を達成可能なコンデンサに関する。
【背景技術】
【０００２】
コンデンサ（電解コンデンサおよびセラミックゴンデンサを含む）を製造する技術は、それらの実質上の物理的限界にまで迫りつつある。従来は、カーボン２重層コンデンサやタンタル電解コンデンサ等の表面積が大きなコンデンサにより、高いキャパシタンス密度が達成されている。他の手法として、積層セラミックコンデンサにおいて使用されているような高い誘電率（Ｋ）を有する薄い誘電体材料により高いキャパシタンス密度を達成することも可能である。このような技術の進歩にも関わらず、課題が残されている。特に、高いキャパシタンス密度に対する要求は、そのような方法に関連する限界を超えて増大し続けている。高いキャパシタンス密度は、より小型の電子デバイスを作製するために、非常に切望されている特性である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
そのため、高いキャパシタンス密度を達成可能なコンデンサが要求されている。したがって、本明細書中で開示している実施形態の目的、特徴、または効果は、高いキャパシタンス密度を達成可能なコンデンサとその製造方法を提供することである。
【０００４】
これらの目的、特徴、または効果は、以下の明細書および特許請求の範囲の記載から明白である。
【課題を解決するための手段】
【０００５】
本明細書中で開示している実施形態の一つの態様によれば、バルクコンデンサは、金属箔、この金属箔上に形成された半導体多孔質セラミック本体、この多孔質セラミック本体上に（例えば、酸化によって）形成された誘電体層、多孔質セラミック本体に充填される導電性媒質、多孔質セラミック本体をカプセル化する導電性金属層、を有する。本発明の別の態様によれば、バルクコンデンサの製造方法は、金属箔上に半導体多孔質セラミック本体を形成する工程、半導体多孔質セラミック本体を酸化して誘電体層を形成する工程、多孔質セラミック本体に導電性媒質を充填する工程、導電性金属層で多孔質セラミック本体をカプセル化する工程、を有する。
【図面の簡単な説明】
【０００６】
【図１】本発明によるコンデンサの１つの実施形態を示す図である。
【図２】本発明の１つの態様による第１電極、第１セラミック層、多孔質セラミック本体の一部を示す断面図である。
【図３】本発明によるコンデンサの別の実施形態を示す図である。
【図４】本発明による実装基板を示す図である。
【図５】本発明によるコンデンサの別の実施形態を示す図である。
【図６】本発明の１つの態様による方法を示す図である。
【発明を実施するための形態】
【０００７】
本発明によれば、高いキャパシタンス密度を有するコンデンサを提供できる。本発明は、高誘電率のセラミックと表面積の大きな多孔質マトリックスとの画期的な組合せによって、高いキャパシタンス密度を達成するものである。特に、コンデンサには、高誘電率のセラミック材料を、大きな表面積を有する多孔質セラミック本体と組合せて使用してもよい。
【０００８】
多孔質セラミック本体は、金属箔上に形成される。一般的に、金属箔は、第１電極として機能する。多孔質セラミック本体と金属箔の間に中間セラミック層を設けてもよい。次に、多孔質セラミック本体が酸化処理される。この酸化処理は、熱酸化処理または電気化学的酸化処理などの各種の手法によって実現可能である。この酸化処理によって、多孔質セラミック本体の自由表面上に高誘電率（Ｋ）の薄い誘電体層が形成される。多孔質セラミック本体には、次に、例えば、導電性ポリマーなどの導電性媒質が充填される。一般的に、導電性媒質は、第２電極を形成する。得られたコンデンサ本体をカプセル化して好適な実装構造や電気的終端またはその両方を形成するために、構成要素を追加してもよい。例えば、多孔質セラミック本体に導電性媒質を充填した後、例えば、銀等の導電性金属層でカプセル化してもよい。
【０００９】
このように、多孔質構造によって与えられる大きな表面積と、誘電体によって与えられる高誘電率（Ｋ）の薄い誘電体層とを組合せることによって、小型の、高いキャパシタンス密度を有するコンデンサを作製できる。
【００１０】
図１は、コンデンサ１０を単純化した実施形態を示している。このコンデンサ１０は、第１電極１２を備えており、この第１電極１２は、金属箔を含む多様な材料により形成可能である。金属箔についても、多様な金属箔が使用可能である。金属箔は、Ｔａ，Ｎｉ，Ｗ，Ｎｂ，Ｖ，Ｍｏ，Ｆｅ、またはそれらの合金を含む要素のグループから選択可能である。コバール合金やインバー合金もまた、それらの熱膨張係数（ＣＴＥ： coefficient of thermal expansion）が誘電体層やセラミック層の熱膨張係数（ＣＴＥ）と同等であるため、好適な材料である。好適な金属箔は、カーペンター・テクノロジー社（米国、ペンシルベニア州、ワイオミッシング）、キャボット・スーパーメタル社（米国、ペンシルベニア州、ボイヤータウン）、ＨＣスタルク社（米国、マサチューセッツ州、ニュートン）を含む多様な提供元から入手可能であるが、好適な金属箔の提供元はこれらに限定されない。上記のように、第１電極１２は、誘電体要素やセラミック要素の熱膨張係数（ＣＴＥ）と同等となるように選択された熱膨張係数（ＣＴＥ）を有するため、熱ストレスを最小にすることができる。典型的な実施形態においては、３〜１５ｐｐｍの熱膨張係数（ＣＴＥ）が使用される。金属箔の厚みは、例えば、２０〜２５０μｍの範囲内で適宜選択可能である。より典型的には、金属箔の厚みは、１００〜１５０μｍの範囲内で選択される。
【００１１】
半導体多孔質セラミック本体１８は、第１電極１２上に形成される。なお、本発明の範囲内で、多様な幾何学的外形形状（主として第１電極１２の形状に依存）が使用可能である。また、多孔質セラミック本体は、多様なセラミック層や多様な組成物による多様な処理を用いて形成可能である。１つの実施形態においては、半導体多孔質セラミック本体１８を形成する前に、第１電極１２上に薄い半導体セラミック層が形成される。チタン酸バリウム・ストロンチウム（ＢＳＴ）を含む多様な半導体セラミック材料が使用可能である。Ｎｂ2Ｏ5，ＴｉＯ2，ＢａＣＯ3，ＳｒＴｉＯ3等の要素を含むセラミック組成物もまた、好適なセラミック材料として使用可能である。さらに他の好適な材料としては、マグネシウムニオブ酸塩（すなわち、Ｐｂ3ＭｇＮｂ2Ｏ9）、チタン酸鉛、およびペロブスカイト型酸化物等も使用可能である。
【００１２】
図２は、一つの実施形態を単純化した断面図を示しており、この実施形態は、第１電極１２、半導体第１セラミック層１７、および半導体多孔質セラミック本体１８を有する。図示している各層の厚みは、実際の寸法比率を示すものではない。第１セラミック層１７は、相対的に薄く、１〜１０μｍの厚みで第１電極１２上に形成される。第１セラミック層１７は、典型的には還元雰囲気中で最大密度となるように焼成されて焼結する。還元雰囲気は、多様なガス組成から選択可能である。例えば、還元雰囲気は、１〜１０％の水素濃度を有するＡｒとＨ2の混合ガスである。Ｎ2とＨ2の混合ガス等の他のガス組成も同様に使用可能である。還元処理温度は、典型的には９００〜１４００℃である。ピーク温度の持続時間は、典型的には５〜６０分である。これに限らず、多様な温度条件で処理可能である。第１セラミック層１７は、還元焼成処理後に、５Ωｃｍを超える導電性を有することが望ましい。
【００１３】
多孔質セラミック本体１８は、第１セラミック層１７の上に第２セラミック層として形成される。なお、多孔質セラミック本体１８は第１電極１２上に直接形成してもよい。第１セラミック層１７と多孔質セラミック本体１８は、スクリーン印刷、ドクターブレード法、ラミネート法、スプレー法、ディップコーティング法、等の、従来のセラミック形成手法を用いて形成可能である。最近の例としては、第１セラミック層１７と多孔質セラミック本体１８は、電気泳動法（ＥＰＤ： Electrophoretic Deposition）を用いて形成される。
【００１４】
第１セラミック層１７は、還元焼成処理後に半導体の特性を有するため、第２層（例えば、多孔質セラミック本体１８を形成する層）を、電気泳動法（ＥＰＤ）を用いて形成してもよい。一般的に、電気泳動法（ＥＰＤ）は、電界の影響で荷電と反対の電極に堆積する荷電粒子を利用する手法である。電気泳動法（ＥＰＤ）を用いた場合には、化学的な組成にほとんど依存することなく、広範な粒子材料を堆積させることができる。電気泳動法（ＥＰＤ）によれば、自立的な本体および自立的な層が形成可能である。層の厚みに関しては、ミクロンレベルの厚みからミリレベルの厚みの層が形成可能である。懸濁液中の粒子の固体添加量、電界強度、および時間は、電気泳動法（ＥＰＤ）のプロセスにおける堆積量を調整するための主要なパラメータである。
【００１５】
多孔質セラミック本体１８は、例えば、ＢＥＴ理論（ＢＥＴ： Brunauer, Emmett, Teller）により計算した場合に０．５〜５ｍ2／ｇと大きい比表面積を有する粒子から構成される。多孔質セラミック本体１８は、典型的には、第１セラミック層に関して上述した各種の混合ガス等の還元雰囲気中で焼成されて焼結する。多様な還元処理温度が使用可能である。還元処理温度は、典型的には、開気孔構造を維持し、かつ、大きな密度増加を回避するように選択される。還元処理後の多孔質セラミック本体１８の厚みは、典型的には、１０〜２５０μｍの範囲内である。
【００１６】
この処理によって得られたセラミック本体は、体積の７５％に及ぶ空隙率を持つ開気孔構造を有する。この開気孔構造には、０．１〜６μｍの広範な気孔サイズを持たせることができる。望ましい気孔サイズは、０．３〜３μｍの範囲内である。多孔質セラミック本体１８は、多様な幾何学的外形形状とすることが可能であるが、その形状は、典型的には第１電極１２の形状に依存する。例えば、第１電極１２は、約１００μｍの厚みを有する矩形形状としてもよい。この場合に、多孔質セラミック本体１８は、第１電極１２の上に、複数の角度から（例えば、２つのサイドから）形成可能である。第１電極は、他の幾何学的外形形状とすることも可能であり、例えば、櫛形状や、１つ以上の多角形を含む複雑形状、単純形状、さらにはそれらの組合せを含む各種の形状とすることが可能である。
【００１７】
図１を再び参照すれば、誘電体層２２が、多孔質セラミック本体１８の上に（第１セラミック層１７を設けた場合には、第１セラミック層１７と多孔質セラミック本体１８の上に）形成されている。なお、図中に示すように、参照符号「２２」、「１８」は、同じ構成要素に付加されている。これは、図中において、各種の薄い層を区別して描くことが困難であることに起因する。誘電体層２２は、一般的に、多孔質セラミック本体１８の自由表面を覆うように形成される。多孔質セラミック本体１８の形状は、誘電体層２２の形成後も、（厚みにおける非常にわずかな増加を除いて）本質的に変化することなく維持される。誘電体層２２は、熱酸化処理または電気化学的酸化処理を含む多様なプロセスを通じて形成可能である。熱酸化処理を使用する１つの実施形態においては、多孔質セラミック本体１８は、酸素含有雰囲気中において、５００〜１４００℃の温度、５〜１２０分の処理時間で加熱処理される。この処理によって、多孔質セラミック本体１８の上に（第１セラミック層１７を設けた場合には、第１セラミック層１７と多孔質セラミック本体１８の上に）薄い誘電体層が形成される。多孔質セラミック本体１８の気孔内に酸素を確実に保持するために、熱酸化処理中やピーク温度時にポンピングとパージのサイクルを利用してもよい。
【００１８】
電気化学的酸化処理を使用する１つの実施形態において、多孔質セラミック本体１８（第１セラミック層１７を設けた場合には、第１セラミック層１７と多孔質セラミック本体１８）は、アルカリ性（ｐＨ＞１０）の１種類以上の高塩基性溶液に浸漬される。この処理によって誘電体層が形成される。例えば、この溶液としては、アンモニアベースのＳｒ，Ｂａ(ＯＨ)2（水酸化ストロンチウム、水酸化バリウム）が使用可能であり、選択的にＢｒ，Ｓｔ，８(ＯＨ)2と組み合わせて使用可能である。多孔質セラミック本体１８は、典型的には、４０〜１３０℃の温度に加熱された溶液中に浸漬される。一般的には、陽極処理用の電界を印加することにより、多孔質セラミック本体１８の自由表面に溶解と還元を発生させる。典型的には、印加電圧は２〜２０Ｖ、処理時間は１〜１２時間である。誘電体層が形成された時点で、誘電体層２２を安定化させるための後処理を行ってもよい（例えば、酸素雰囲気中における２５０〜１２００℃の加熱処理）。
【００１９】
誘電体層の特性は、溶液中にＭｎ，Ｎｂ，Ｍｇ，Ｓｉ，Ｚｒ，Ｔｉ，Ｂｉ，Ｃｕ，Ａｇ等の要素を溶解することによってさらに変更可能である。これらの要素は、電気化学的に形成された酸化物層内の成分となる。また、１２００℃の後処理を採用してもよい。例えば、酸化処理と後続の加熱処理により、高安定化した誘電体層としてマンガン層（ＭｎｘＯｙ， ｘ＞２， ｙ＞３）を形成してもよい。誘電体層２２（熱的酸化処理、電気化学的酸化処理またはその他の処理によって形成される）は、典型的には、０．１〜１μｍの厚みで形成され、１０6〜１０11Ωの高い絶縁抵抗（ＩＲ： insulation resistance）を有する。酸化処理された時点で、多孔質セラミック本体１８（第１セラミック層１７を設けた場合には、第１セラミック層１７と多孔質セラミック本体１８）は、典型的には、５００〜５００００の高い誘電率（Ｋ）によって特徴付けられる。
【００２０】
導電性媒質１６は、多孔質セラミック本体１８に充填するために使用される。導電性媒質としては、ポリエチレンジオキシチオフェン（ＰＥＤＴ）、ポリ（３，４−エチレンジオキシチオフェン）、ポリ（アセチレン）類、ポリ（ピロール）類、ポリ（チオフェン）類、ポリアニリン類、ポリチオフェン類、ポリ（ｐ−フェニレンサルファイド）、ポリ（パラ-フェニレンビニレン）類（ＰＰＶ）およびその可溶性誘導体類、ポリ（３−アルキルチオフェン）類、ポリインドール、ポリピレン、ポリカルバゾール、ポリアズレン、ポリアゼピン、ポリ（フルオレン）類、および、ポリナフタレン、等の導電性ポリマーを含む多様な組成の物質が使用可能である。
【００２１】
１つの実施形態においては、商業的に入手可能なポリエチレンジオキシチオフェン（ＰＥＤＴ）の構成が利用可能である（例えば、ＨＣスタルク社（米国、マサチューセッツ州、ニュートン）提供の「Ｃｌｅｖｉｏｓ（登録商標）」（ＰＥＤＴ））。一般的に、導電性媒質は、１００ジーメンス（Ｓ）／ｃｍより高い導電率を持つ必要があり、望ましくは、１０００Ｓ／ｃｍ以上である。導電性媒質は、ディップコーティング含浸法を含む多様なプロセスによって付加される。一般的に、多孔質セラミック本体１８には、導電性媒質の微細な分散粒子（例えば、ナノサイズの粒子）を含む希釈混合液を含浸させる。
【００２２】
一般的に、導電性媒質１６は、第２電極を形成する。得られたコンデンサ本体をカプセル化して好適な実装構造や電気的終端またはその両方を形成するために、構成要素を追加してもよい。そのような一例として、導電性金属層２０により多孔質セラミック本体１８（この時点では、誘電体層２２と導電性媒質１６によりコーティングされている）をカプセル化して、この導電性金属層２０を第２電極用の電気的終端として機能させる。導電性金属層２０の金属として、多様な金属が使用可能である。１つの実施形態においては、高い導電性を有する銀ペーストが使用される。導電性金属層は、ブラッシング法やディッピング法を含む多様な手法により形成可能である。好適な金属は、ロード社（米国、ノースカロライナ州、キャリー）、エマーソン・アンド・カミング社（米国、カリフォルニア州、アーバイン）、デュポン社を含む多様な提供元から入手可能である。
【００２３】
図３は、本発明による別の実施形態を示している。図３に示す各層は、図１に関して上述した材料やプロセスを用いて形成可能である。この実施形態において、コンデンサ１００は、第１電極２１２を備えており、この第１電極２１２は、この例では、金属箔から構成されている。金属箔の第１電極２１２の上に、第１セラミック層２１７が形成される。第１セラミック層２１７の上に、多孔質セラミック本体２１８が形成される。なお、多孔質セラミック本体２１８は、第１電極２１２上に直接形成してもよい。多孔質セラミック本体２１８の上に、誘電体層２２２が形成される。多孔質セラミック本体２１８は、導電性媒質２１６によってカプセル化される。導電性媒質２１６は、本質的に第２電極を形成する。好適な導電性媒質としては、図１に関して上述した導電性ポリマー等が使用可能である。
【００２４】
なお、図中に示すように、参照符号「２２２」、「２１８」、「２１６」は、同じ構成要素に付加されている。これは、図中において、各種の薄い層を区別して描くことが困難であることに起因する。誘電体層２２２は、一般的に、多孔質セラミック本体２１８の自由表面を覆うように形成される。多孔質セラミック本体２１８の形状は、誘電体層２２２の形成後も、（厚みにおける非常にわずかな増加を除いて）本質的に変化することなく維持される。その後、導電性媒質２１６によって多孔質セラミック本体２１８をカプセル化し、図３に示すような一般的に矩形形状のコンデンサ本体を得る。
【００２５】
図３中の残りの構成要素は、上記のプロセスで得られたコンデンサ本体における電気的終端の形成およびコンデンサ本体のカプセル化のために付加される。この実施形態において、導電性ポリマー等の導電性媒質２１６の少なくとも一部は、高い導電性を有する銀ペースト層２６０でカバーされる。第１電気リード２７０が第１電極２１２に電気的に接続され、第２電気リード２８０が銀ペースト層２６０に接続される。リード付のこのコンデンサ本体は、カプセル層２９０によりカプセル化される。カプセル層２９０は、エポキシ、レジン、パリレンなどの各種の材料から構成可能であり、多様な周知のモールド成形技術により形成可能である。最終的に得られたコンデンサアセンブリは、以下に詳述するような実装基板２９５に実装可能である。
【００２６】
図４は、典型的なプリント回路（ＰＣ）基板などの実装基板２９５を示している。実装基板２９５は、従来のＰＣ基板技術を用いて作製可能なベース部３００を有する。このベース部３００の上に、第１と第２のメタライゼーション３０２，３０４が形成される。第１と第２のメタライゼーション３０２，３０４は、一般的に、図３に示すような第１と第２の電気リード２７０，２８０と位置合せするために、間隔を空けて形成される。なお、第１と第２のメタライゼーション３０２，３０４は、１つ以上の回路トレース（図示せず）に接続可能である。第１と第２の電気リード２７０，２８０を、第１と第２のメタライゼーション３０２，３０４に電気的に接続するために、導電性接着剤３０６が使用される。第１と第２のメタライゼーション３０２，３０４の間に、非導電性接着剤３０８を使用してもよい。コンデンサ１００を基板に実装した後、従来技術を用いてハンダ付けを行ってもよい。なお、本発明の範囲内で多種多様な実装技術が使用可能である。
【００２７】
図５は、本発明による別の実施形態を示している。この実施形態において、第１電極５１２は、図４に示した中央配置の第１電極２１２とは逆に、コンデンサ本体のエッジに沿って配置されている。図５に示す各層は、図１に関して上述した材料やプロセスを用いて形成可能である。この実施形態において、コンデンサ４００は、第１電極５１２を備えている。金属箔の第１電極５１２の上に、第１セラミック層５１７が形成される。第１セラミック層５１７の上に、多孔質セラミック本体５１８が形成される。なお、多孔質セラミック本体５１８は、第１電極５１２上に直接形成してもよい。
【００２８】
多孔質セラミック本体５１８の自由表面上に、誘電体層５２２が形成される。また、多孔質セラミック本体５１８に導電性媒質５１６（導電性ポリマー等）を含浸させる。
【００２９】
なお、図中に示すように、参照符号「５２２」、「５１８」、「５１６」は、同じ構成要素に付加されている。これは、図中において、各種の薄い層を区別して描くことが困難であることに起因する。誘電体層５２２は、一般的に、多孔質セラミック本体５１８の自由表面を覆うように形成される。多孔質セラミック本体５１８の形状は、誘電体層５２２の形成後も、（厚みにおける非常にわずかな増加を除いて）本質的に変化することなく維持される。その後、導電性媒質５１６によって多孔質セラミック本体５１８をカプセル化し、図５に示すような一般的に矩形形状のコンデンサ本体を得る。
【００３０】
導電性媒質５１６の層の典型的な厚みは、１〜１０μｍである。多孔質セラミック本体５１８の全ての開気孔に導電性媒質を充填することが望ましく、これにより、最大のキャパシタンスが実現できる。良好な電気特性を確保するために、導電性ポリマーは、誘電体層５２２に対して高い接着性を持つことが望ましい。第１電極５１２と、第２電極に接続される残りの層との間には、絶縁層５１３が形成され、２つの電極間を電気的に絶縁している。この用途において、多種多様な絶縁材料が使用可能である。
【００３１】
図５中の残りの構成要素は、上記のプロセスで得られたコンデンサ本体における第２電極用の電気的終端の形成およびコンデンサ本体のカプセル化のために付加される。導電性媒質５１６の一部には、導電性金属ペースト層５６０（銀ペースト等）が形成される。第１電気リード５７０が第１電極５１２に電気的に接続され、第２電気リード５８０が導電性金属ペースト層５６０に接続される。リード付のこのコンデンサ本体は、カプセル層５９０によりカプセル化される。カプセル層５９０は、エポキシ、レジン、パリレンなどの各種の材料から構成可能であり、多様な周知技術の１つにより形成可能である。なお、本発明の範囲内で、多様な電気的終端技術や多様なカプセル化技術が利用可能である。また、本発明の範囲内で、コンデンサ本体に追加的な層をさらに付加することも可能である。
【００３２】
図６は、本発明のバルクコンデンサの製造方法の１つの実施形態を示している。図６に示す各種のステップは、上述したように実行される。ステップ６００においては、好適なセラミック材料を用意する。次に、ブロック６０２に示すように、層形成用の好適な懸濁液（例えば、ＥＰＤ）中にセラミック粒子を分散させる。ブロック６０４に示すように、従来方法を用いて、第１電極（例えば、コバール箔）を所望の幾何学形状にする。
【００３３】
次に、ブロック６０６に示すように、第１電極上に第１セラミック（薄膜）層を形成する。次に、ブロック６０８に示すように、第１セラミック層を、還元雰囲気（例えば、Ａｒ／Ｈ2）中で最大密度となるように焼成して焼結させる。還元処理温度は、典型的には９００〜１４００℃である。ピーク温度の持続時間は、典型的には５〜６０分である。次に、ブロック６１０に示すように、第１セラミック層の上に多孔質セラミック本体を形成する。次に、上述したように、ブロック６１２において、多孔質セラミック本体を、還元雰囲気中で焼成して焼結させる。還元雰囲気は、多様なガス組成から選択可能である。還元処理温度は、典型的には、開気孔構造を維持し、かつ、大きな密度増加を回避するように選択される。
【００３４】
次に、ブロック６１４に示すように、多孔質セラミック本体を酸化処理して、薄い誘電体層を形成する。例えば、酸素含有雰囲気中において、９００℃の温度、５〜１２０分の処理時間で多孔質セラミック本体を加熱処理する。この結果、誘電体層が形成される。多孔質セラミック本体の気孔内に酸素を確実に保持するために、このプロセス中にポンピングとパージのサイクルを利用してもよい。
【００３５】
次に、ブロック６１６に示すように、多孔質セラミック本体（この時点では、薄い誘電体層でカバーされている）に、導電性媒質（例えば、上述したような導電性ポリマー）を含浸させる。この例においては、次に、ブロック６１８に示すように、多孔質セラミック本体の少なくとも一部を、好適な銀化合物（例えば、銀ペースト）でコーティングする。ブロック６２０に示すように、コンデンサ本体に、陽極と陰極を構成する電気リードを取り付け、この電気リード付のコンデンサ本体全体をカプセル化する。
【００３６】
以上のように、バルクコンデンサとその製造方法について説明したが、上記の説明は単なる例示にすぎない。本発明は、請求の範囲に記載した発明の範囲内で、多種多様な変形例を包含するものである。当業者であれば、本発明の範囲内で、上記の実施形態に関して、多種多様な変更、代替、組合せによる変形例を実施可能であり、そのような変更、代替、組合せによる変形例もまた、本発明の範囲内に包含される。請求の範囲の記載は、本発明の範囲内に包含されるそのような全ての変形例を包含することを意図している。
【符号の説明】
【００３７】
１０，１００，４００：コンデンサ
１２，２１２，５１２：第１電極
１６，２１６，５１６：導電性媒質
１７，２１７，５１７：第１セラミック層
１８，２１８，５１８：多孔質セラミック本体
２０：導電性金属層
２２，２２２，５２２：誘電体層
２６０，５６０：導電性金属ペースト層
２７０，５７０：第１電気リード
２８０，５８０：第２電気リード
２９０，５９０：カプセル層
【特許請求の範囲】
【請求項１】
金属箔から形成された第１電極と、
前記金属箔の上に形成された半導体の多孔質セラミック本体と、
前記多孔質セラミック本体の上に形成された誘電体層と、
前記多孔質セラミック本体の少なくとも一部に充填されて第２電極を形成する導電性媒質、を備えた、
ことを特徴とするバルクコンデンサ。
【請求項２】
前記多孔質セラミック本体をカプセル化する導電性金属層、をさらに備えた、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項３】
前記導電性金属層は銀を含む、
ことを特徴とする請求項２記載のバルクコンデンサ。
【請求項４】
前記金属箔と前記多孔質セラミック本体との間に形成された半導体セラミック層、をさらに備えた、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項５】
前記金属箔は、幾何学的外形形状を有する、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項６】
前記導電性媒質は、導電性ポリマーを含む、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項７】
前記誘電体層は、前記多孔質セラミック本体の自由表面上に形成されている、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項８】
前記誘電体層は、前記多孔質セラミック本体および前記金属箔の上に形成されている、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項９】
前記第１電極に接続された第１電気リードと、前記第２電極に接続された第２電気リード、をさらに備え、
前記第１電気リードと第２電気リードは、実装基板に設けられた第１導電性パッドと第２導電性パッドの位置関係に適合した位置関係となるように構成されている、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項１０】
前記第１電気リードと第２電気リードは、導電性接着剤を介して前記第１導電性パッドと第２導電性パッドに接続される、
ことを特徴とする請求項９記載のバルクコンデンサ。
【請求項１１】
前記第１電気リードと第２電気リードの間に設けられた非導電性接着剤、をさらに備えた、
ことを特徴とする請求項１０記載のバルクコンデンサ。
【請求項１２】
金属箔を含む第１電極の上に半導体の多孔質セラミック本体を形成する工程と、
前記多孔質セラミック本体を酸化処理して誘電体層を形成する工程と、
前記多孔質セラミック本体に導電性媒質を充填して第２電極を形成する工程、を有する、
ことを特徴とするバルクコンデンサの製造方法。
【請求項１３】
前記多孔質セラミック本体を導電性金属層でカプセル化する工程、をさらに有する、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項１４】
前記導電性金属層は、銀を含む、
ことを特徴とする請求項１３記載のバルクコンデンサの製造方法。
【請求項１５】
前記金属箔と前記多孔質セラミック本体の間に半導体セラミック層を形成する工程、をさらに有する、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項１６】
前記金属箔を幾何学的外形形状にする工程、をさらに有する、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項１７】
前記酸化処理は、熱的に行われる、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項１８】
前記酸化処理は、電気化学的に行われる、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項１９】
前記導電性媒質は、導電性ポリマーを含む、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項２０】
前記誘電体層は、前記多孔質セラミック本体および前記金属箔の上に形成される、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項２１】
前記第１電極に第１電気リードを接続し、かつ、前記第２電極に第２電気リードを接続する工程、をさらに備え、
前記第１電気リードと第２電気リードは、実装基板に設けられた第１導電性パッドと第２導電性パッドの位置関係に適合した位置関係となるように構成される、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項２２】
前記第１電気リードと第２電気リードは、導電性接着剤を介して前記第１導電性パッドと第２導電性パッドに接続される、
ことを特徴とする請求項２１記載のバルクコンデンサの製造方法。
【請求項２３】
前記第１電気リードと第２電気リードの間に非導電性接着剤が設けられる、
ことを特徴とする請求項２２記載のバルクコンデンサの製造方法。
【請求項１】
金属箔から形成された第１電極と、
前記金属箔の上に形成された半導体の多孔質セラミック本体と、
前記多孔質セラミック本体の上に形成された誘電体層と、
前記多孔質セラミック本体の少なくとも一部に充填されて第２電極を形成する導電性媒質、を備えた、
ことを特徴とするバルクコンデンサ。
【請求項２】
前記多孔質セラミック本体をカプセル化する導電性金属層、をさらに備えた、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項３】
前記導電性金属層は銀を含む、
ことを特徴とする請求項２記載のバルクコンデンサ。
【請求項４】
前記金属箔と前記多孔質セラミック本体との間に形成された半導体セラミック層、をさらに備えた、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項５】
前記金属箔は、幾何学的外形形状を有する、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項６】
前記導電性媒質は、導電性ポリマーを含む、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項７】
前記誘電体層は、前記多孔質セラミック本体の自由表面上に形成されている、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項８】
前記誘電体層は、前記多孔質セラミック本体および前記金属箔の上に形成されている、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項９】
前記第１電極に接続された第１電気リードと、前記第２電極に接続された第２電気リード、をさらに備え、
前記第１電気リードと第２電気リードは、実装基板に設けられた第１導電性パッドと第２導電性パッドの位置関係に適合した位置関係となるように構成されている、
ことを特徴とする請求項１記載のバルクコンデンサ。
【請求項１０】
前記第１電気リードと第２電気リードは、導電性接着剤を介して前記第１導電性パッドと第２導電性パッドに接続される、
ことを特徴とする請求項９記載のバルクコンデンサ。
【請求項１１】
前記第１電気リードと第２電気リードの間に設けられた非導電性接着剤、をさらに備えた、
ことを特徴とする請求項１０記載のバルクコンデンサ。
【請求項１２】
金属箔を含む第１電極の上に半導体の多孔質セラミック本体を形成する工程と、
前記多孔質セラミック本体を酸化処理して誘電体層を形成する工程と、
前記多孔質セラミック本体に導電性媒質を充填して第２電極を形成する工程、を有する、
ことを特徴とするバルクコンデンサの製造方法。
【請求項１３】
前記多孔質セラミック本体を導電性金属層でカプセル化する工程、をさらに有する、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項１４】
前記導電性金属層は、銀を含む、
ことを特徴とする請求項１３記載のバルクコンデンサの製造方法。
【請求項１５】
前記金属箔と前記多孔質セラミック本体の間に半導体セラミック層を形成する工程、をさらに有する、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項１６】
前記金属箔を幾何学的外形形状にする工程、をさらに有する、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項１７】
前記酸化処理は、熱的に行われる、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項１８】
前記酸化処理は、電気化学的に行われる、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項１９】
前記導電性媒質は、導電性ポリマーを含む、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項２０】
前記誘電体層は、前記多孔質セラミック本体および前記金属箔の上に形成される、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項２１】
前記第１電極に第１電気リードを接続し、かつ、前記第２電極に第２電気リードを接続する工程、をさらに備え、
前記第１電気リードと第２電気リードは、実装基板に設けられた第１導電性パッドと第２導電性パッドの位置関係に適合した位置関係となるように構成される、
ことを特徴とする請求項１２記載のバルクコンデンサの製造方法。
【請求項２２】
前記第１電気リードと第２電気リードは、導電性接着剤を介して前記第１導電性パッドと第２導電性パッドに接続される、
ことを特徴とする請求項２１記載のバルクコンデンサの製造方法。
【請求項２３】
前記第１電気リードと第２電気リードの間に非導電性接着剤が設けられる、
ことを特徴とする請求項２２記載のバルクコンデンサの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公表番号】特表２０１２−５０２４８１（Ｐ２０１２−５０２４８１Ａ）
【公表日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願番号】特願２０１１−５２６１９６（Ｐ２０１１−５２６１９６）
【出願日】平成２１年９月３日（２００９．９．３）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０５５８７４
【国際公開番号】ＷＯ２０１０／０２８１３８
【国際公開日】平成２２年３月１１日（２０１０．３．１１）
【出願人】（５１０２４６００２）ヴィシェイ スプラーグ インコーポレイテッド (3)
【Ｆターム（参考）】
【公表日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願日】平成２１年９月３日（２００９．９．３）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０５５８７４
【国際公開番号】ＷＯ２０１０／０２８１３８
【国際公開日】平成２２年３月１１日（２０１０．３．１１）
【出願人】（５１０２４６００２）ヴィシェイ スプラーグ インコーポレイテッド (3)
【Ｆターム（参考）】
[ Back to top ]