フォトディテクタおよびその作製方法
【課題】横型フォトダイオードの高速応答性を向上させる。
【解決手段】半導体基板11の上方に、活性領域13,14と、互いに基板表面と平行な方向に並べて配置されたp型領域15およびn型領域16とを備えてなる横型構造のフォトディテクタ10において、前記活性領域13,14を、互いに基板厚さ方向に積層されてpn接合を構成するn層およびp層から形成するとともに、この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層12を設ける。
【解決手段】半導体基板11の上方に、活性領域13,14と、互いに基板表面と平行な方向に並べて配置されたp型領域15およびn型領域16とを備えてなる横型構造のフォトディテクタ10において、前記活性領域13,14を、互いに基板厚さ方向に積層されてpn接合を構成するn層およびp層から形成するとともに、この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層12を設ける。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は横型のフォトディテクタおよび、その作製方法に関するものである。
【背景技術】
【0002】
従来、例えば特許文献1に示されるように横型(ラテラル)フォトダイオード、つまりp型領域およびn型領域が基板表面と平行に並ぶタイプのフォトダイオードが公知となっている。図8はこの横型フォトダイオードの基本構造を示すものである。この構造においては、図示の通り基板1の上に入射光Lを受ける半導体層2が形成され、この半導体層2内にp型領域3およびn型領域4が基板表面と平行に並ぶ状態に形成されている。そしてp型領域3およびn型領域4にそれぞれ電極8、9が接続された上で、半導体層2を上から覆う形に絶縁層7が形成されている。このような構造を有する横型フォトダイオードにおいては、光吸収およびキャリア移動が半導体層のごく表面に近いところで行われるため、従来から良く知られている縦型のフォトダイオード、つまりp型領域とn型領域とが基板厚さ方向に積層されてなるフォトダイオードと比べると高速動作を実現できる。
【0003】
しかし、この種の横型フォトダイオードに対しても、さらなる高速化の要望が高まって来ている。すなわち、従来の横型フォトダイオードにおいてp型領域およびn型領域を構成するSi(シリコン)は、汎用的な用途で主な検出対象となる650nm以上の長波長域の光に対する吸収が小さいため、キャリアの移動に長時間を要し、それが高速応答を阻害する要因となっている。
【0004】
横型フォトディテクタの高速応答を実現するための構造として、従来、例えば非特許文献1に記載が有るように、p型領域、n型領域にそれぞれ接続する櫛形電極を、深く掘られたトレンチ構造内に形成したものが知られている。さらには、例えば非特許文献2や特許文献2に記載が有るように、活性層を、電気的あるいは物理的なバリア層を用いて基板から孤立させることにより、高速応答を実現するようにした横型フォトディテクタも知られている。
【0005】
他方、非特許文献3には、互いに基板厚さ方向に積層されてpn接合を構成するp層およびn層からなる活性領域を有する横型フォトディテクタが記載されている。この構造は、電極が接続される部分の活性領域が、pn接合によって基板のキャリアから分離されるものとなっている。
【0006】
なお特許文献3に示されるように、半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されて前記活性領域との間にショットキー金属接点を構成するカソードおよびアノードとを備えてなる横型構造のMSM(Metal-Semiconductor-Metal)フォトディテクタも知られており、このタイプの横型フォトディテクタにおいても、さらなる高速応答が求められている。
【特許文献1】特開平05−175536号公報
【特許文献2】特開2004−200685号公報
【特許文献3】米国特許公開2004/0119093号公報
【非特許文献1】M. Yang et Al. “A high speed, high sensitivity silicon lateral trench photodetector” IEEE Electron Device Letters, vol.23, pp. 395-397, July 2002
【非特許文献2】C. Schow et al. “Design and implementation of high speed planar Si photodiods fabricated on SOI substrates” IEEE Journal of Quantum Electronics, vol.35, pp. 1478-1482, October 1999
【非特許文献3】W. P. Giziewica, L.C. Kimerling, J. Michel “Large Diameter CMOS-Manufacturable Photodetectors for over 2 Gbps Polymer Optical Fiber Applications” Proceedings "Integrated Photonics Research and Applications", April 2006
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかし、非特許文献1に示された構造は、作製する際に深いトレンチ構造を形成するために付加的なプロセスが必要となり、それがフォトディテクタのコストアップにつながるという問題がある。また非特許文献2に示された構造は、活性層に高抵抗の材料を用いることが必要となり、そのために作製が困難なものとなっている。活性層に高抵抗の材料を用いない場合は、活性層の全域が空乏層にならないため、キャリアが拡散にて移動することが必要となり、十分な高速化が得られない。
【0008】
他方、非特許文献3に示された構造は、入射光が強くなると周波数応答が非常に遅くなり、高速応答は得られないものであることが分かっている。
【0009】
本発明は上記の事情に鑑みてなされたものであり、十分高速応答可能で、しかも作製も容易なフォトディテクタを提供することを目的とする。
【0010】
さらに本発明は、そのようなフォトディテクタを効率的に作製することができる方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明による一つのフォトディテクタは、前述したように、半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されたp型領域およびn型領域とを備えてなる横型構造のフォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてpn接合を構成するp層およびn層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成されていることを特徴とするものである。
【0012】
なお上記のバリア層は、SiO2を含むものであることが望ましい。
【0013】
また本発明のフォトディテクタは、ハンドリング基板の上に絶縁層およびシリコン層がこの順に形成されてなるSOI(Silicon On Insulator )基板を用いて構成され、
このSOI基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記p層およびn層のうち少なくともバリア層に近い方の層が形成されていることが望ましい。
【0014】
また本発明のフォトディテクタにおいては、前記p層およびn層のうちバリア層に近い方の層がn層であり、このn層の厚みが、n型領域の下方においてp型領域の下方よりも大となっている構造を適用することができる。あるいは、前記p層およびn層のうちバリア層に近い方の層がp層であり、このp層の厚みが、p型領域の下方においてn型領域の下方よりも大となっている構造も適用可能である。
【0015】
さらに本発明のフォトディテクタにおいては、活性領域、p型領域およびn型領域によりpinフォトディテクタ構造が構成されていることが望ましい。
【0016】
また、本発明による別のフォトディテクタは、前述したように半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されて前記活性領域との間にショットキー金属接点を構成するカソードおよびアノードとを備えてなる横型構造のMSM(Metal-Semiconductor-Metal)フォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてpn接合を構成するp層およびn層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成されていることを特徴とするものである。
【0017】
この本発明による別のフォトディテクタにおいても、バリア層は、SiO2を含むものであることが望ましい。
【0018】
また、この本発明による別のフォトディテクタも、ハンドリング基板の上に絶縁層およびシリコン層がこの順に形成されてなるSOI(Silicon On Insulator )基板を用いて構成され、
このSOI基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記p層およびn層のうち少なくともバリア層に近い方の層が形成されていることが望ましい。
【0019】
さらに、この本発明による別のフォトディテクタにおいては、前記p層およびn層のうちバリア層に近い方の層がn層であり、このn層の厚みが、アノードの下方においてカソードの下方よりも大となっている構造を適用することができる。あるいは、前記p層およびn層のうちバリア層に近い方の層がp層であり、このp層の厚みが、カソードの下方においてアノードの下方よりも大となっている構造も適用可能である。
【0020】
一方、本発明による一つのフォトディテクタの作製方法は、上述した本発明のフォトディテクタを作製する方法であって、
一つの基板の上に前記バリア層を形成し、
別の基板にドーパントを打ち込んで前記pn接合を形成し、
この別の基板を前記一つの基板の上に貼り合わせ、
次にこの別の基板を研磨して薄くした後、該基板の上にフォトディテクタを構成する部品を形成する工程を含むことを特徴とするものである。
【0021】
また、本発明による別のフォトディテクタの作製方法は、上述した本発明のフォトディテクタを作製する方法であって、
SOI(Silicon On Insulator )基板にドーパントを打ち込んで前記pn接合を形成し、
次にこの基板の上にフォトディテクタを形成する工程を含むことを特徴とするものである。
【0022】
また、本発明によるさらに別のフォトディテクタの作製方法は、上述した本発明のフォトディテクタを作製する方法であって、
SOI(Silicon On Insulator )基板上に、該基板と逆の導電型になるようにエピタキシャル層を成長させ、
次に前記エピタキシャル層の上にフォトディテクタを形成する工程を含むことを特徴とするものである。
【0023】
なお、そのような方法においては、例えばSOI基板の前記n層とするシリコン層の上にGeエピタキシャル層を成長させて、それを前記p層とさせる方法を好適に用いることができる。
【発明の効果】
【0024】
本発明の一つのフォトディテクタにおいては、前述した通りのpn接合が形成されているので、そのpn接合の内蔵電位がp型領域、n型領域間つまりアノード、カソード間の横方向(基板と平行な方向およびそれに近い方向)の電場とぶつかることにより、空乏層が著しく広く発達して、横方向の電場が強く増強される。またそれに加えて、前述した通りのバリア層が形成されていることから、基板側からの比較的遅いキャリア移動も阻止されるので、横方向の高速のキャリア移動が支配的となる。以上の2つの点から本発明のフォトディテクタは、極めて高速で応答可能なものとなる。
【0025】
以上の効果は、横型構造のMSM(Metal-Semiconductor-Metal)フォトディテクタである本発明の別のフォトディテクタにおいても同様に得られるものである。
【0026】
なお、上記構成の本発明のフォトディテクタにおいては、非特許文献2に示された構造と異なり、活性領域を特に高抵抗の材料で形成する必要はない。すなわち、該活性領域のドーピング濃度は例えば1×1016cm−3程度とすることができ、よって、このフォトディテクタは容易に作製され得るものとなる。ただしそのようにする場合、もし前述のpn接合が形成されていないと、周波数帯域は数百MHz以下程度に制限されてしまう。しかし本発明のフォトディテクタにおいてはこのpn接合が形成されていることにより、周波数帯域が上述のように制限されることも防止できる。
【発明を実施するための最良の形態】
【0027】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【0028】
《第1の実施形態》
図1は、本発明の第1の実施形態による横型フォトディテクタの概略側面形状を示すものである。本実施形態のフォトディテクタは一例としてフォトダイオードであり、図示の通りこのフォトダイオード10は、基板11と、その上に順次形成されたバリア層12、n型活性領域(吸収領域)13およびp型活性領域14とを有している。また、上記p型活性領域14の表面に近い部分には、互いに基板11の表面と平行な方向に並ぶ状態にして、フィンガー状のp+領域15およびn+領域16が形成されている。そしてp+領域15、n+領域16にはそれぞれカソード17、アノード18が接続されている。
【0029】
上記構成のフォトダイオード10に対して図中上方から光が照射されると、p+領域15とn+領域16との間でキャリア(正孔および電子)が移動し、カソード17およびアノード18に負荷が接続されていればそこに電流が流れるので、その電流を検出することによって光検出がなされ得る。
【0030】
またこのフォトダイオード10においては、n型活性領域13とp型活性領域14とによってpn接合が形成されているので、そのpn接合の内蔵電位がカソード17、アノード18間の横方向、つまり基板11と平行な方向もしくはそれに近い方向の電場とぶつかることにより、空乏層が著しく広く横方向に発達して、横方向の電場が強く増強される。それに加えて、バリア層12が形成されていることから、基板11側から発生する比較的遅いキャリア移動も阻止されるので、横方向の高速のキャリア移動が支配的となる。以上の2つの点からこのフォトダイオード10は、極めて高速で応答可能なものとなる。なお、上述のような比較的遅いキャリア移動が生じれば、カソード17およびアノード18に接続された負荷には遅れた電流が流れるので、それにより高速応答性が損なわれる。
【0031】
本実施形態のフォトダイオード10は、一例としてSOI(Silicon On Insulator )基板を用いて作製されたものである。すなわち本例では、ハンドリング基板11上にSiO2からなる絶縁層およびn型単結晶Si層がこの順に形成されてなるn型のSOI基板が用意され、このn型単結晶Si層の表面から所定深さの領域にp型ドーパントを打ち込んでp型活性領域14が形成される。そして、SOI基板のドーパントが打ち込まれない領域がそのままn型活性領域13とされ、また上記SiO2からなる絶縁層がバリア層12とされる。その後、一般的な横型フォトダイオードを作製する場合と同様にしてp+領域15、n+領域16、カソード17およびアノード18が形成され、フォトダイオード10が完成する。
【0032】
ここで、本実施形態のフォトダイオード10の応答性を計算機によるシミュレーションで求めた結果について説明する。このシミュレーションにおいてはドーピング濃度を、n型活性領域13は5×1015cm−3、p型活性領域14は1×1016cm−3、p+領域15およびn+領域16は1×1019cm−3とし、カソード17とアノード18の幅は各々1μm、それら電極間の距離は2μm、負荷抵抗は50Ω、逆方向バイアス電圧は0〜5Vと仮定した。
【0033】
図2は、従来装置との比較も含めて、
(A)p型バルク基板が用いられて、pn接合もバリア層も存在しない場合(図中「p bulk」で表示)
(B)pn接合のみが存在する場合(図中「Buried junction」で表示)
(C)SOI基板が用いられて、バリア層のみが存在する場合(図中「SOI」で表示)
(D)本実施形態の場合(図中「Buried junction on SOI」で表示)
のそれぞれについて、受光部の直径を50μm、100μmとしたときの遮断周波数(いわゆる3dB帯域)をシミュレーションした結果を示すものである。なおこのときの逆方向バイアス電圧は3Vである。これらの図から分かる通り本実施形態のフォトダイオード10は、バリア層もpn接合も存在しない場合と比べれば勿論のこと、pn接合のみあるいはバリア層のみが存在する場合と比べても、著しく高速応答性に優れたものとなっている。
【0034】
一方図3は、本実施形態のフォトダイオード10について、逆方向バイアス電圧と遮断周波数との関係を、受光部の直径を50μm、100μm、200μmとしてシミュレーションした結果を示すものである。ここでも、本実施形態のフォトダイオード10は高速応答性に優れたものであることが裏付けられている。
【0035】
また図4、5、6および7にはそれぞれ、上記(A)、(B)、(C)および(D)の場合の空乏層の拡がり状態をシミュレーションした結果を示す。これらの図より、本実施形態の場合(D)はその他の場合と比べて、空乏層が顕著に横方向に拡がった上で、基板)側への拡がりが抑えられていることが分かる。
【0036】
これらの図4〜7において、水平方向に延びる破線はp層とn層との境界を示し、ドットからなる楕円は空乏層が拡がっている領域を示す。そしてこの楕円内にある複数の破線は、それぞれ、逆方向バイアス電位が互いに等しい点を結んだ等電位線であって、それらにより空乏層の拡がり状態を示している。
【0037】
なお本実施形態では、p型ドーパントの打ち込みによりp型(p−型)活性領域14が形成されているが、その代わりに、n型単結晶Si層の上にGeエピタキシャル層を成長させることにより、p型活性領域を形成することも可能である。なお、その際にGeエピタキシャル層は自然にp−型になる。そのような構成のフォトダイオードも、高速応答性に優れたものとなる。
【0038】
《第2の実施形態》
次に、本発明の第2の実施形態について説明する。図9は、本発明の第2の実施形態による横型フォトディテクタの概略側面形状を示すものである。なおこの図9において、図1中の要素と同等の要素には同番号を付してあり、それらについての説明は特に必要のない限り省略する(以下、同様)。
【0039】
本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード20は図1に示したフォトダイオード10と比べると、SOI基板としてよりドーピング濃度が高いものが用いられたことにより、n型活性領域13よりもドーピング濃度が高いn型(n+型)活性領域23が形成されている点が異なるものである。具体的にこのドーピング濃度は1×1019cm−3とされている。
【0040】
上述のようにドーピング濃度が高いn型(n+型)活性領域23が形成されている場合は、空乏層を上方へ、つまり基板11と反対側へ拡張させて、電場を強くする効果が得られる。本実施形態の場合は簡単に見積もると、ドーピング濃度が1×1016cm−3であるn型活性領域が形成されている場合と比べて、上方への空乏層の拡がりが約1.5倍程度まで拡大する。また、このn型(n+型)活性領域23はドーピング濃度が高いため、キャイアのライフタイムが短いものとなる。その結果、電極までの距離が比較的大きい下部位置から発生して、高速応答を阻害するキャリアの発生が少なくなるので、高速応答を実現する上で有利となる。
【0041】
《第3の実施形態》
次に、本発明の第3の実施形態について説明する。図10は、本発明の第3の実施形態による横型フォトディテクタの概略側面形状を示すものである。本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード30は図1に示したフォトダイオード10と比べると、平坦なn型活性領域13の代わりに、厚さが一部で変化しているn型活性領域33が形成されている点が異なるものである。すなわちこのn型活性領域33は、n+領域16およびアノード18の下方における厚さが、p+領域15およびカソード17の下方における厚さよりも大きくなるように形成されている。
【0042】
上記構成を有する本実施形態のフォトダイオード30においても、基本的に第1の実施形態や第2の実施形態におけるのと同様の効果が得られるが、それに加えて、n型活性領域33とp型活性領域14との境界面積がより大となっていること、および、内蔵電位による電場が直接横方向に生じることにより、電場増強作用がより大きくなるという効果が得られる。
【0043】
なお図11に、この第3の実施形態のフォトダイオード30における空乏層の拡がり状態をシミュレーションした結果を示す。
【0044】
ここで図12を参照して、本実施形態のフォトダイオード30の作製方法について説明する。まず同図(1)に示すように、ハンドリング基板11上にSiO2からなる絶縁層(バリア層12)および、n型活性領域33となるn型単結晶Si層がこの順に形成されてなるn型のSOI基板が用意される。そしてこのSOI基板の表面に、後述のように利用される図示外のアライメントマークが形成される。次に同図(2)に示すように、上記n型単結晶Si層の表面から所定深さの領域に、イオン打ち込みによりp型ドーパントを打ち込んでp型活性領域14が形成される。
【0045】
次に同図(3)に示すように、p型活性領域14の上において、アノード18(図10参照)が形成される領域およびその周辺領域を覆うマスク39が、一般的なフォトリソおよびエッチング工程によって形成される。このとき、マスク39を形成する領域は、上記アライメントマークを基準にして定められる。
【0046】
次いで同図(4)に示すように、このマスク39越しに再度p型ドーパントの打ち込みが行われる。それにより、マスク39の影響を受けない領域ではp型活性領域14の厚さが増大し、つまりn型活性領域33の厚さが減少して、図10に示すような層構成となる。その後、p+領域15およびn+領域16、並びにカソード17およびアノード18が通常の方法により形成されると、本実施形態のフォトダイオード30が完成する。
【0047】
なお、以上説明した第3の実施形態では、バリア層12に近い側にn型活性領域33が、そして遠い側にp型活性領域14が形成されてそれらによりpn接合が構成されているが、これとは反対にバリア層12に近い側にp型活性領域を、そして遠い側にn型活性領域を配置する構成を採用することもできる。その場合にはp型活性領域を、p+領域15およびカソード17の下方における厚さが、n+領域16およびアノード18の下方における厚さよりも大きくなるように形成すればよい。
【0048】
《第4の実施形態》
次に、本発明の第4の実施形態について説明する。図13は、本発明の第4の実施形態による横型フォトディテクタの概略側面形状を、その作製工程と併せて示すものである。本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード40を作製するに当たっては、同図(1)に示すようにまず1つの基板41が用意され、その上に例えばSiO2からなるバリア層42が形成される。また同図(2)に示すように別の例えばp型Si基板43が用意され、その上にn型ドーパントを打ち込んでn型活性領域44が形成される。
【0049】
次に同図(3)に示すように、基板41のバリア層42の上に基板43がn型活性領域44側から貼り付けられた後、該基板43が研磨されて薄くされ、そしてそこにp+領域15およびn+領域16、並びにカソード17およびアノード18が通常の方法により形成されると、本実施形態のフォトダイオード40が完成する。
【0050】
上記構成のフォトダイオード40も、基板41の上にバリア層42が形成され、そしてその上にpn接合が形成されていることにより、基本的に、既述の実施形態におけるとの同様にして高速応答性に優れたものとなる。
【0051】
《第5の実施形態》
次に、本発明の第5の実施形態について説明する。図14は、本発明の第5の実施形態による横型フォトディテクタの概略側面形状を、その作製工程と併せて示すものである。本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード50を作製するに当たっては、同図(1)に示すようにまず、第1の実施形態で用いられたものと同様に、ハンドリング基板11上にSiO2からなる絶縁層(バリア層12)および、n型活性領域13となるn型単結晶Si層がこの順に形成されてなるn型のSOI基板が用意される。
【0052】
次に同図(2)に示すように、n型活性領域13の上に通常のエピタキシャル成長工程により、p型活性領域51が形成される。次に同図(3)に示すように、p型活性領域51にp+領域15およびn+領域16、並びにカソード17およびアノード18が通常の方法により形成されると、本実施形態のフォトダイオード50が完成する。
【0053】
上記構成のフォトダイオード50も、基板11の上にバリア層12が形成され、そしてその上にpn接合が形成されていることにより、基本的に、既述の実施形態におけるとの同様にして高速応答性に優れたものとなる。
【0054】
《第6の実施形態》
次に、本発明の第6の実施形態について説明する。図15は、本発明の第6の実施形態による横型フォトディテクタの概略側面形状を示すものである。本実施形態のフォトディテクタは先に説明した横型構造のMSM(Metal-Semiconductor-Metal)フォトダイオード60であり、このフォトダイオード60は図1に示したフォトダイオード10と比べると、基本的にp+領域15およびn+領域16が省かれている点が異なる。
【0055】
このフォトダイオード60においては、カソード17とp型活性領域14との間、およびアノード18とp型活性領域14との間にショットキー金属接点が形成され、その接点に出来るポテンシャル障壁(ショットキー障壁)を利用して、pinフォトダイオードと同様の光検出作用が得られる。このフォトダイオード60も、基板11の上にバリア層12が形成され、そしてその上にpn接合が形成されていることにより、既述の実施形態におけるとの同様にして高速応答性に優れたものとなる。
【図面の簡単な説明】
【0056】
【図1】本発明の第1の実施形態によるフォトダイオードを示す概略側面図
【図2】図1のフォトダイオードの応答性を、従来装置と比較してシミュレーションにより求めた結果を示すグラフ(A)と(D)の凡例を逆にする
【図3】図1のフォトダイオードの応答性を、条件を変えてシミュレーションにより求めた結果を示すグラフ
【図4】従来のフォトダイオードの一例における空乏層の拡がり状態をシミュレーションにより示す図
【図5】従来のフォトダイオードの別の例における空乏層の拡がり状態をシミュレーションにより示す図
【図6】従来のフォトダイオードのさらに別の例における空乏層の拡がり状態をシミュレーションにより示す図
【図7】図1のフォトダイオードにおける空乏層の拡がり状態をシミュレーションにより示す図
【図8】横型フォトダイオードの基本構造を示す概略図
【図9】本発明の第2の実施形態によるフォトダイオードを示す概略側面図
【図10】本発明の第3の実施形態によるフォトダイオードを示す概略側面図
【図11】図10のフォトダイオードにおける空乏層の拡がり状態をシミュレーションにより示す図
【図12】図10のフォトダイオードの作製方法を概略的に示す図
【図13】本発明の第4の実施形態によるフォトダイオードを、その作製方法と併せて示す概略図
【図14】本発明の第5の実施形態によるフォトダイオードを、その作製方法と併せて示す概略図
【図15】本発明の第6の実施形態によるフォトダイオードを示す概略側面図
【符号の説明】
【0057】
10,20,30,40,50,60 横型フォトダイオード
11,41,43 基板
12,42 バリア層
13,23,33,44 n型活性領域
14,51 p型活性領域
15 p+領域
16 n+領域
17 カソード
18 アノード
39 マスク
【技術分野】
【0001】
本発明は横型のフォトディテクタおよび、その作製方法に関するものである。
【背景技術】
【0002】
従来、例えば特許文献1に示されるように横型(ラテラル)フォトダイオード、つまりp型領域およびn型領域が基板表面と平行に並ぶタイプのフォトダイオードが公知となっている。図8はこの横型フォトダイオードの基本構造を示すものである。この構造においては、図示の通り基板1の上に入射光Lを受ける半導体層2が形成され、この半導体層2内にp型領域3およびn型領域4が基板表面と平行に並ぶ状態に形成されている。そしてp型領域3およびn型領域4にそれぞれ電極8、9が接続された上で、半導体層2を上から覆う形に絶縁層7が形成されている。このような構造を有する横型フォトダイオードにおいては、光吸収およびキャリア移動が半導体層のごく表面に近いところで行われるため、従来から良く知られている縦型のフォトダイオード、つまりp型領域とn型領域とが基板厚さ方向に積層されてなるフォトダイオードと比べると高速動作を実現できる。
【0003】
しかし、この種の横型フォトダイオードに対しても、さらなる高速化の要望が高まって来ている。すなわち、従来の横型フォトダイオードにおいてp型領域およびn型領域を構成するSi(シリコン)は、汎用的な用途で主な検出対象となる650nm以上の長波長域の光に対する吸収が小さいため、キャリアの移動に長時間を要し、それが高速応答を阻害する要因となっている。
【0004】
横型フォトディテクタの高速応答を実現するための構造として、従来、例えば非特許文献1に記載が有るように、p型領域、n型領域にそれぞれ接続する櫛形電極を、深く掘られたトレンチ構造内に形成したものが知られている。さらには、例えば非特許文献2や特許文献2に記載が有るように、活性層を、電気的あるいは物理的なバリア層を用いて基板から孤立させることにより、高速応答を実現するようにした横型フォトディテクタも知られている。
【0005】
他方、非特許文献3には、互いに基板厚さ方向に積層されてpn接合を構成するp層およびn層からなる活性領域を有する横型フォトディテクタが記載されている。この構造は、電極が接続される部分の活性領域が、pn接合によって基板のキャリアから分離されるものとなっている。
【0006】
なお特許文献3に示されるように、半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されて前記活性領域との間にショットキー金属接点を構成するカソードおよびアノードとを備えてなる横型構造のMSM(Metal-Semiconductor-Metal)フォトディテクタも知られており、このタイプの横型フォトディテクタにおいても、さらなる高速応答が求められている。
【特許文献1】特開平05−175536号公報
【特許文献2】特開2004−200685号公報
【特許文献3】米国特許公開2004/0119093号公報
【非特許文献1】M. Yang et Al. “A high speed, high sensitivity silicon lateral trench photodetector” IEEE Electron Device Letters, vol.23, pp. 395-397, July 2002
【非特許文献2】C. Schow et al. “Design and implementation of high speed planar Si photodiods fabricated on SOI substrates” IEEE Journal of Quantum Electronics, vol.35, pp. 1478-1482, October 1999
【非特許文献3】W. P. Giziewica, L.C. Kimerling, J. Michel “Large Diameter CMOS-Manufacturable Photodetectors for over 2 Gbps Polymer Optical Fiber Applications” Proceedings "Integrated Photonics Research and Applications", April 2006
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかし、非特許文献1に示された構造は、作製する際に深いトレンチ構造を形成するために付加的なプロセスが必要となり、それがフォトディテクタのコストアップにつながるという問題がある。また非特許文献2に示された構造は、活性層に高抵抗の材料を用いることが必要となり、そのために作製が困難なものとなっている。活性層に高抵抗の材料を用いない場合は、活性層の全域が空乏層にならないため、キャリアが拡散にて移動することが必要となり、十分な高速化が得られない。
【0008】
他方、非特許文献3に示された構造は、入射光が強くなると周波数応答が非常に遅くなり、高速応答は得られないものであることが分かっている。
【0009】
本発明は上記の事情に鑑みてなされたものであり、十分高速応答可能で、しかも作製も容易なフォトディテクタを提供することを目的とする。
【0010】
さらに本発明は、そのようなフォトディテクタを効率的に作製することができる方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明による一つのフォトディテクタは、前述したように、半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されたp型領域およびn型領域とを備えてなる横型構造のフォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてpn接合を構成するp層およびn層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成されていることを特徴とするものである。
【0012】
なお上記のバリア層は、SiO2を含むものであることが望ましい。
【0013】
また本発明のフォトディテクタは、ハンドリング基板の上に絶縁層およびシリコン層がこの順に形成されてなるSOI(Silicon On Insulator )基板を用いて構成され、
このSOI基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記p層およびn層のうち少なくともバリア層に近い方の層が形成されていることが望ましい。
【0014】
また本発明のフォトディテクタにおいては、前記p層およびn層のうちバリア層に近い方の層がn層であり、このn層の厚みが、n型領域の下方においてp型領域の下方よりも大となっている構造を適用することができる。あるいは、前記p層およびn層のうちバリア層に近い方の層がp層であり、このp層の厚みが、p型領域の下方においてn型領域の下方よりも大となっている構造も適用可能である。
【0015】
さらに本発明のフォトディテクタにおいては、活性領域、p型領域およびn型領域によりpinフォトディテクタ構造が構成されていることが望ましい。
【0016】
また、本発明による別のフォトディテクタは、前述したように半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されて前記活性領域との間にショットキー金属接点を構成するカソードおよびアノードとを備えてなる横型構造のMSM(Metal-Semiconductor-Metal)フォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてpn接合を構成するp層およびn層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成されていることを特徴とするものである。
【0017】
この本発明による別のフォトディテクタにおいても、バリア層は、SiO2を含むものであることが望ましい。
【0018】
また、この本発明による別のフォトディテクタも、ハンドリング基板の上に絶縁層およびシリコン層がこの順に形成されてなるSOI(Silicon On Insulator )基板を用いて構成され、
このSOI基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記p層およびn層のうち少なくともバリア層に近い方の層が形成されていることが望ましい。
【0019】
さらに、この本発明による別のフォトディテクタにおいては、前記p層およびn層のうちバリア層に近い方の層がn層であり、このn層の厚みが、アノードの下方においてカソードの下方よりも大となっている構造を適用することができる。あるいは、前記p層およびn層のうちバリア層に近い方の層がp層であり、このp層の厚みが、カソードの下方においてアノードの下方よりも大となっている構造も適用可能である。
【0020】
一方、本発明による一つのフォトディテクタの作製方法は、上述した本発明のフォトディテクタを作製する方法であって、
一つの基板の上に前記バリア層を形成し、
別の基板にドーパントを打ち込んで前記pn接合を形成し、
この別の基板を前記一つの基板の上に貼り合わせ、
次にこの別の基板を研磨して薄くした後、該基板の上にフォトディテクタを構成する部品を形成する工程を含むことを特徴とするものである。
【0021】
また、本発明による別のフォトディテクタの作製方法は、上述した本発明のフォトディテクタを作製する方法であって、
SOI(Silicon On Insulator )基板にドーパントを打ち込んで前記pn接合を形成し、
次にこの基板の上にフォトディテクタを形成する工程を含むことを特徴とするものである。
【0022】
また、本発明によるさらに別のフォトディテクタの作製方法は、上述した本発明のフォトディテクタを作製する方法であって、
SOI(Silicon On Insulator )基板上に、該基板と逆の導電型になるようにエピタキシャル層を成長させ、
次に前記エピタキシャル層の上にフォトディテクタを形成する工程を含むことを特徴とするものである。
【0023】
なお、そのような方法においては、例えばSOI基板の前記n層とするシリコン層の上にGeエピタキシャル層を成長させて、それを前記p層とさせる方法を好適に用いることができる。
【発明の効果】
【0024】
本発明の一つのフォトディテクタにおいては、前述した通りのpn接合が形成されているので、そのpn接合の内蔵電位がp型領域、n型領域間つまりアノード、カソード間の横方向(基板と平行な方向およびそれに近い方向)の電場とぶつかることにより、空乏層が著しく広く発達して、横方向の電場が強く増強される。またそれに加えて、前述した通りのバリア層が形成されていることから、基板側からの比較的遅いキャリア移動も阻止されるので、横方向の高速のキャリア移動が支配的となる。以上の2つの点から本発明のフォトディテクタは、極めて高速で応答可能なものとなる。
【0025】
以上の効果は、横型構造のMSM(Metal-Semiconductor-Metal)フォトディテクタである本発明の別のフォトディテクタにおいても同様に得られるものである。
【0026】
なお、上記構成の本発明のフォトディテクタにおいては、非特許文献2に示された構造と異なり、活性領域を特に高抵抗の材料で形成する必要はない。すなわち、該活性領域のドーピング濃度は例えば1×1016cm−3程度とすることができ、よって、このフォトディテクタは容易に作製され得るものとなる。ただしそのようにする場合、もし前述のpn接合が形成されていないと、周波数帯域は数百MHz以下程度に制限されてしまう。しかし本発明のフォトディテクタにおいてはこのpn接合が形成されていることにより、周波数帯域が上述のように制限されることも防止できる。
【発明を実施するための最良の形態】
【0027】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【0028】
《第1の実施形態》
図1は、本発明の第1の実施形態による横型フォトディテクタの概略側面形状を示すものである。本実施形態のフォトディテクタは一例としてフォトダイオードであり、図示の通りこのフォトダイオード10は、基板11と、その上に順次形成されたバリア層12、n型活性領域(吸収領域)13およびp型活性領域14とを有している。また、上記p型活性領域14の表面に近い部分には、互いに基板11の表面と平行な方向に並ぶ状態にして、フィンガー状のp+領域15およびn+領域16が形成されている。そしてp+領域15、n+領域16にはそれぞれカソード17、アノード18が接続されている。
【0029】
上記構成のフォトダイオード10に対して図中上方から光が照射されると、p+領域15とn+領域16との間でキャリア(正孔および電子)が移動し、カソード17およびアノード18に負荷が接続されていればそこに電流が流れるので、その電流を検出することによって光検出がなされ得る。
【0030】
またこのフォトダイオード10においては、n型活性領域13とp型活性領域14とによってpn接合が形成されているので、そのpn接合の内蔵電位がカソード17、アノード18間の横方向、つまり基板11と平行な方向もしくはそれに近い方向の電場とぶつかることにより、空乏層が著しく広く横方向に発達して、横方向の電場が強く増強される。それに加えて、バリア層12が形成されていることから、基板11側から発生する比較的遅いキャリア移動も阻止されるので、横方向の高速のキャリア移動が支配的となる。以上の2つの点からこのフォトダイオード10は、極めて高速で応答可能なものとなる。なお、上述のような比較的遅いキャリア移動が生じれば、カソード17およびアノード18に接続された負荷には遅れた電流が流れるので、それにより高速応答性が損なわれる。
【0031】
本実施形態のフォトダイオード10は、一例としてSOI(Silicon On Insulator )基板を用いて作製されたものである。すなわち本例では、ハンドリング基板11上にSiO2からなる絶縁層およびn型単結晶Si層がこの順に形成されてなるn型のSOI基板が用意され、このn型単結晶Si層の表面から所定深さの領域にp型ドーパントを打ち込んでp型活性領域14が形成される。そして、SOI基板のドーパントが打ち込まれない領域がそのままn型活性領域13とされ、また上記SiO2からなる絶縁層がバリア層12とされる。その後、一般的な横型フォトダイオードを作製する場合と同様にしてp+領域15、n+領域16、カソード17およびアノード18が形成され、フォトダイオード10が完成する。
【0032】
ここで、本実施形態のフォトダイオード10の応答性を計算機によるシミュレーションで求めた結果について説明する。このシミュレーションにおいてはドーピング濃度を、n型活性領域13は5×1015cm−3、p型活性領域14は1×1016cm−3、p+領域15およびn+領域16は1×1019cm−3とし、カソード17とアノード18の幅は各々1μm、それら電極間の距離は2μm、負荷抵抗は50Ω、逆方向バイアス電圧は0〜5Vと仮定した。
【0033】
図2は、従来装置との比較も含めて、
(A)p型バルク基板が用いられて、pn接合もバリア層も存在しない場合(図中「p bulk」で表示)
(B)pn接合のみが存在する場合(図中「Buried junction」で表示)
(C)SOI基板が用いられて、バリア層のみが存在する場合(図中「SOI」で表示)
(D)本実施形態の場合(図中「Buried junction on SOI」で表示)
のそれぞれについて、受光部の直径を50μm、100μmとしたときの遮断周波数(いわゆる3dB帯域)をシミュレーションした結果を示すものである。なおこのときの逆方向バイアス電圧は3Vである。これらの図から分かる通り本実施形態のフォトダイオード10は、バリア層もpn接合も存在しない場合と比べれば勿論のこと、pn接合のみあるいはバリア層のみが存在する場合と比べても、著しく高速応答性に優れたものとなっている。
【0034】
一方図3は、本実施形態のフォトダイオード10について、逆方向バイアス電圧と遮断周波数との関係を、受光部の直径を50μm、100μm、200μmとしてシミュレーションした結果を示すものである。ここでも、本実施形態のフォトダイオード10は高速応答性に優れたものであることが裏付けられている。
【0035】
また図4、5、6および7にはそれぞれ、上記(A)、(B)、(C)および(D)の場合の空乏層の拡がり状態をシミュレーションした結果を示す。これらの図より、本実施形態の場合(D)はその他の場合と比べて、空乏層が顕著に横方向に拡がった上で、基板)側への拡がりが抑えられていることが分かる。
【0036】
これらの図4〜7において、水平方向に延びる破線はp層とn層との境界を示し、ドットからなる楕円は空乏層が拡がっている領域を示す。そしてこの楕円内にある複数の破線は、それぞれ、逆方向バイアス電位が互いに等しい点を結んだ等電位線であって、それらにより空乏層の拡がり状態を示している。
【0037】
なお本実施形態では、p型ドーパントの打ち込みによりp型(p−型)活性領域14が形成されているが、その代わりに、n型単結晶Si層の上にGeエピタキシャル層を成長させることにより、p型活性領域を形成することも可能である。なお、その際にGeエピタキシャル層は自然にp−型になる。そのような構成のフォトダイオードも、高速応答性に優れたものとなる。
【0038】
《第2の実施形態》
次に、本発明の第2の実施形態について説明する。図9は、本発明の第2の実施形態による横型フォトディテクタの概略側面形状を示すものである。なおこの図9において、図1中の要素と同等の要素には同番号を付してあり、それらについての説明は特に必要のない限り省略する(以下、同様)。
【0039】
本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード20は図1に示したフォトダイオード10と比べると、SOI基板としてよりドーピング濃度が高いものが用いられたことにより、n型活性領域13よりもドーピング濃度が高いn型(n+型)活性領域23が形成されている点が異なるものである。具体的にこのドーピング濃度は1×1019cm−3とされている。
【0040】
上述のようにドーピング濃度が高いn型(n+型)活性領域23が形成されている場合は、空乏層を上方へ、つまり基板11と反対側へ拡張させて、電場を強くする効果が得られる。本実施形態の場合は簡単に見積もると、ドーピング濃度が1×1016cm−3であるn型活性領域が形成されている場合と比べて、上方への空乏層の拡がりが約1.5倍程度まで拡大する。また、このn型(n+型)活性領域23はドーピング濃度が高いため、キャイアのライフタイムが短いものとなる。その結果、電極までの距離が比較的大きい下部位置から発生して、高速応答を阻害するキャリアの発生が少なくなるので、高速応答を実現する上で有利となる。
【0041】
《第3の実施形態》
次に、本発明の第3の実施形態について説明する。図10は、本発明の第3の実施形態による横型フォトディテクタの概略側面形状を示すものである。本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード30は図1に示したフォトダイオード10と比べると、平坦なn型活性領域13の代わりに、厚さが一部で変化しているn型活性領域33が形成されている点が異なるものである。すなわちこのn型活性領域33は、n+領域16およびアノード18の下方における厚さが、p+領域15およびカソード17の下方における厚さよりも大きくなるように形成されている。
【0042】
上記構成を有する本実施形態のフォトダイオード30においても、基本的に第1の実施形態や第2の実施形態におけるのと同様の効果が得られるが、それに加えて、n型活性領域33とp型活性領域14との境界面積がより大となっていること、および、内蔵電位による電場が直接横方向に生じることにより、電場増強作用がより大きくなるという効果が得られる。
【0043】
なお図11に、この第3の実施形態のフォトダイオード30における空乏層の拡がり状態をシミュレーションした結果を示す。
【0044】
ここで図12を参照して、本実施形態のフォトダイオード30の作製方法について説明する。まず同図(1)に示すように、ハンドリング基板11上にSiO2からなる絶縁層(バリア層12)および、n型活性領域33となるn型単結晶Si層がこの順に形成されてなるn型のSOI基板が用意される。そしてこのSOI基板の表面に、後述のように利用される図示外のアライメントマークが形成される。次に同図(2)に示すように、上記n型単結晶Si層の表面から所定深さの領域に、イオン打ち込みによりp型ドーパントを打ち込んでp型活性領域14が形成される。
【0045】
次に同図(3)に示すように、p型活性領域14の上において、アノード18(図10参照)が形成される領域およびその周辺領域を覆うマスク39が、一般的なフォトリソおよびエッチング工程によって形成される。このとき、マスク39を形成する領域は、上記アライメントマークを基準にして定められる。
【0046】
次いで同図(4)に示すように、このマスク39越しに再度p型ドーパントの打ち込みが行われる。それにより、マスク39の影響を受けない領域ではp型活性領域14の厚さが増大し、つまりn型活性領域33の厚さが減少して、図10に示すような層構成となる。その後、p+領域15およびn+領域16、並びにカソード17およびアノード18が通常の方法により形成されると、本実施形態のフォトダイオード30が完成する。
【0047】
なお、以上説明した第3の実施形態では、バリア層12に近い側にn型活性領域33が、そして遠い側にp型活性領域14が形成されてそれらによりpn接合が構成されているが、これとは反対にバリア層12に近い側にp型活性領域を、そして遠い側にn型活性領域を配置する構成を採用することもできる。その場合にはp型活性領域を、p+領域15およびカソード17の下方における厚さが、n+領域16およびアノード18の下方における厚さよりも大きくなるように形成すればよい。
【0048】
《第4の実施形態》
次に、本発明の第4の実施形態について説明する。図13は、本発明の第4の実施形態による横型フォトディテクタの概略側面形状を、その作製工程と併せて示すものである。本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード40を作製するに当たっては、同図(1)に示すようにまず1つの基板41が用意され、その上に例えばSiO2からなるバリア層42が形成される。また同図(2)に示すように別の例えばp型Si基板43が用意され、その上にn型ドーパントを打ち込んでn型活性領域44が形成される。
【0049】
次に同図(3)に示すように、基板41のバリア層42の上に基板43がn型活性領域44側から貼り付けられた後、該基板43が研磨されて薄くされ、そしてそこにp+領域15およびn+領域16、並びにカソード17およびアノード18が通常の方法により形成されると、本実施形態のフォトダイオード40が完成する。
【0050】
上記構成のフォトダイオード40も、基板41の上にバリア層42が形成され、そしてその上にpn接合が形成されていることにより、基本的に、既述の実施形態におけるとの同様にして高速応答性に優れたものとなる。
【0051】
《第5の実施形態》
次に、本発明の第5の実施形態について説明する。図14は、本発明の第5の実施形態による横型フォトディテクタの概略側面形状を、その作製工程と併せて示すものである。本実施形態のフォトディテクタも一例としてフォトダイオードであり、このフォトダイオード50を作製するに当たっては、同図(1)に示すようにまず、第1の実施形態で用いられたものと同様に、ハンドリング基板11上にSiO2からなる絶縁層(バリア層12)および、n型活性領域13となるn型単結晶Si層がこの順に形成されてなるn型のSOI基板が用意される。
【0052】
次に同図(2)に示すように、n型活性領域13の上に通常のエピタキシャル成長工程により、p型活性領域51が形成される。次に同図(3)に示すように、p型活性領域51にp+領域15およびn+領域16、並びにカソード17およびアノード18が通常の方法により形成されると、本実施形態のフォトダイオード50が完成する。
【0053】
上記構成のフォトダイオード50も、基板11の上にバリア層12が形成され、そしてその上にpn接合が形成されていることにより、基本的に、既述の実施形態におけるとの同様にして高速応答性に優れたものとなる。
【0054】
《第6の実施形態》
次に、本発明の第6の実施形態について説明する。図15は、本発明の第6の実施形態による横型フォトディテクタの概略側面形状を示すものである。本実施形態のフォトディテクタは先に説明した横型構造のMSM(Metal-Semiconductor-Metal)フォトダイオード60であり、このフォトダイオード60は図1に示したフォトダイオード10と比べると、基本的にp+領域15およびn+領域16が省かれている点が異なる。
【0055】
このフォトダイオード60においては、カソード17とp型活性領域14との間、およびアノード18とp型活性領域14との間にショットキー金属接点が形成され、その接点に出来るポテンシャル障壁(ショットキー障壁)を利用して、pinフォトダイオードと同様の光検出作用が得られる。このフォトダイオード60も、基板11の上にバリア層12が形成され、そしてその上にpn接合が形成されていることにより、既述の実施形態におけるとの同様にして高速応答性に優れたものとなる。
【図面の簡単な説明】
【0056】
【図1】本発明の第1の実施形態によるフォトダイオードを示す概略側面図
【図2】図1のフォトダイオードの応答性を、従来装置と比較してシミュレーションにより求めた結果を示すグラフ(A)と(D)の凡例を逆にする
【図3】図1のフォトダイオードの応答性を、条件を変えてシミュレーションにより求めた結果を示すグラフ
【図4】従来のフォトダイオードの一例における空乏層の拡がり状態をシミュレーションにより示す図
【図5】従来のフォトダイオードの別の例における空乏層の拡がり状態をシミュレーションにより示す図
【図6】従来のフォトダイオードのさらに別の例における空乏層の拡がり状態をシミュレーションにより示す図
【図7】図1のフォトダイオードにおける空乏層の拡がり状態をシミュレーションにより示す図
【図8】横型フォトダイオードの基本構造を示す概略図
【図9】本発明の第2の実施形態によるフォトダイオードを示す概略側面図
【図10】本発明の第3の実施形態によるフォトダイオードを示す概略側面図
【図11】図10のフォトダイオードにおける空乏層の拡がり状態をシミュレーションにより示す図
【図12】図10のフォトダイオードの作製方法を概略的に示す図
【図13】本発明の第4の実施形態によるフォトダイオードを、その作製方法と併せて示す概略図
【図14】本発明の第5の実施形態によるフォトダイオードを、その作製方法と併せて示す概略図
【図15】本発明の第6の実施形態によるフォトダイオードを示す概略側面図
【符号の説明】
【0057】
10,20,30,40,50,60 横型フォトダイオード
11,41,43 基板
12,42 バリア層
13,23,33,44 n型活性領域
14,51 p型活性領域
15 p+領域
16 n+領域
17 カソード
18 アノード
39 マスク
【特許請求の範囲】
【請求項1】
半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されたp型領域およびn型領域とを備えてなる横型構造のフォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてpn接合を構成するp層およびn層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成されていることを特徴とするフォトディテクタ。
【請求項2】
前記バリア層が、SiO2を含むものであることを特徴とする請求項1記載のフォトディテクタ。
【請求項3】
ハンドリング基板の上に絶縁層およびシリコン層がこの順に形成されてなるSOI(Silicon On Insulator )基板を用いて構成され、
このSOI基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記p層およびn層のうち少なくともバリア層に近い方の層が形成されていることを特徴とする請求項1または2記載のフォトディテクタ。
【請求項4】
前記p層およびn層のうちバリア層に近い方の層がn層であり、
このn層の厚みが、前記n型領域の下方において前記p型領域の下方よりも大となっていることを特徴とする請求項1から3いずれか1項記載のフォトディテクタ。
【請求項5】
前記p層およびn層のうちバリア層に近い方の層がp層であり、
このp層の厚みが、前記p型領域の下方において前記n型領域の下方よりも大となっていることを特徴とする請求項1から3いずれか1項記載のフォトディテクタ。
【請求項6】
前記活性領域、p型領域およびn型領域によりpinフォトディテクタ構造が構成されていることを特徴とする請求項1から5いずれか1項記載のフォトディテクタ。
【請求項7】
半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されて前記活性領域との間にショットキー金属接点を構成するカソードおよびアノードとを備えてなる横型構造のMSM(Metal-Semiconductor-Metal)フォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてpn接合を構成するp層およびn層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成されていることを特徴とするフォトディテクタ。
【請求項8】
前記バリア層が、SiO2を含むものであることを特徴とする請求項7記載のフォトディテクタ。
【請求項9】
ハンドリング基板の上に絶縁層およびシリコン層がこの順に形成されてなるSOI(Silicon On Insulator )基板を用いて構成され、
このSOI基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記p層およびn層のうち少なくともバリア層に近い方の層が形成されていることを特徴とする請求項7または8記載のフォトディテクタ。
【請求項10】
前記p層およびn層のうちバリア層に近い方の層がn層であり、
このn層の厚みが、前記アノードの下方において前記カソードの下方よりも大となっていることを特徴とする請求項7から9いずれか1項記載のフォトディテクタ。
【請求項11】
前記p層およびn層のうちバリア層に近い方の層がp層であり、
このp層の厚みが、前記カソードの下方において前記アノードの下方よりも大となっていることを特徴とする請求項7から9いずれか1項記載のフォトディテクタ。
【請求項12】
請求項1から11いずれか1項記載のフォトディテクタを作製する方法であって、
一つの基板の上に前記バリア層を形成し、
別の基板にドーパントを打ち込んで前記pn接合を形成し、
この別の基板を前記一つの基板の上に貼り合わせ、
次にこの別の基板を研磨して薄くした後、該基板の上にフォトディテクタを構成する部品を形成する工程を含むことを特徴とするフォトディテクタの作製方法。
【請求項13】
請求項1から11いずれか1項記載のフォトディテクタを作製する方法であって、
SOI(Silicon On Insulator )基板にドーパントを打ち込んで前記pn接合を形成し、
次にこの基板の上にフォトディテクタを形成する工程を含むことを特徴とするフォトディテクタの作製方法。
【請求項14】
請求項1から11いずれか1項記載のフォトディテクタを作製する方法であって、
SOI(Silicon On Insulator )基板上に、該基板と逆の導電型になるようにエピタキシャル層を成長させ、
次に前記エピタキシャル層の上にフォトディテクタを形成する工程を含むことを特徴とするフォトディテクタの作製方法。
【請求項15】
SOI基板の前記n層とするシリコン層の上に、前記p層となるGeエピタキシャル層を成長させることを特徴とする請求項14記載のフォトディテクタの作製方法。
【請求項1】
半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されたp型領域およびn型領域とを備えてなる横型構造のフォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてpn接合を構成するp層およびn層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成されていることを特徴とするフォトディテクタ。
【請求項2】
前記バリア層が、SiO2を含むものであることを特徴とする請求項1記載のフォトディテクタ。
【請求項3】
ハンドリング基板の上に絶縁層およびシリコン層がこの順に形成されてなるSOI(Silicon On Insulator )基板を用いて構成され、
このSOI基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記p層およびn層のうち少なくともバリア層に近い方の層が形成されていることを特徴とする請求項1または2記載のフォトディテクタ。
【請求項4】
前記p層およびn層のうちバリア層に近い方の層がn層であり、
このn層の厚みが、前記n型領域の下方において前記p型領域の下方よりも大となっていることを特徴とする請求項1から3いずれか1項記載のフォトディテクタ。
【請求項5】
前記p層およびn層のうちバリア層に近い方の層がp層であり、
このp層の厚みが、前記p型領域の下方において前記n型領域の下方よりも大となっていることを特徴とする請求項1から3いずれか1項記載のフォトディテクタ。
【請求項6】
前記活性領域、p型領域およびn型領域によりpinフォトディテクタ構造が構成されていることを特徴とする請求項1から5いずれか1項記載のフォトディテクタ。
【請求項7】
半導体基板の上に、活性領域と、互いに基板表面と平行な方向に並べて配置されて前記活性領域との間にショットキー金属接点を構成するカソードおよびアノードとを備えてなる横型構造のMSM(Metal-Semiconductor-Metal)フォトディテクタにおいて、
前記活性領域が、互いに基板厚さ方向に積層されてpn接合を構成するp層およびn層から形成され、
この活性領域の基板側に、基板側から活性領域側へのキャリア移動を阻止するバリア層が形成されていることを特徴とするフォトディテクタ。
【請求項8】
前記バリア層が、SiO2を含むものであることを特徴とする請求項7記載のフォトディテクタ。
【請求項9】
ハンドリング基板の上に絶縁層およびシリコン層がこの順に形成されてなるSOI(Silicon On Insulator )基板を用いて構成され、
このSOI基板のハンドリング基板により前記半導体基板が形成され、その上の絶縁層により前記バリア層が形成され、その上のシリコン層により前記p層およびn層のうち少なくともバリア層に近い方の層が形成されていることを特徴とする請求項7または8記載のフォトディテクタ。
【請求項10】
前記p層およびn層のうちバリア層に近い方の層がn層であり、
このn層の厚みが、前記アノードの下方において前記カソードの下方よりも大となっていることを特徴とする請求項7から9いずれか1項記載のフォトディテクタ。
【請求項11】
前記p層およびn層のうちバリア層に近い方の層がp層であり、
このp層の厚みが、前記カソードの下方において前記アノードの下方よりも大となっていることを特徴とする請求項7から9いずれか1項記載のフォトディテクタ。
【請求項12】
請求項1から11いずれか1項記載のフォトディテクタを作製する方法であって、
一つの基板の上に前記バリア層を形成し、
別の基板にドーパントを打ち込んで前記pn接合を形成し、
この別の基板を前記一つの基板の上に貼り合わせ、
次にこの別の基板を研磨して薄くした後、該基板の上にフォトディテクタを構成する部品を形成する工程を含むことを特徴とするフォトディテクタの作製方法。
【請求項13】
請求項1から11いずれか1項記載のフォトディテクタを作製する方法であって、
SOI(Silicon On Insulator )基板にドーパントを打ち込んで前記pn接合を形成し、
次にこの基板の上にフォトディテクタを形成する工程を含むことを特徴とするフォトディテクタの作製方法。
【請求項14】
請求項1から11いずれか1項記載のフォトディテクタを作製する方法であって、
SOI(Silicon On Insulator )基板上に、該基板と逆の導電型になるようにエピタキシャル層を成長させ、
次に前記エピタキシャル層の上にフォトディテクタを形成する工程を含むことを特徴とするフォトディテクタの作製方法。
【請求項15】
SOI基板の前記n層とするシリコン層の上に、前記p層となるGeエピタキシャル層を成長させることを特徴とする請求項14記載のフォトディテクタの作製方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2008−193037(P2008−193037A)
【公開日】平成20年8月21日(2008.8.21)
【国際特許分類】
【出願番号】特願2007−83431(P2007−83431)
【出願日】平成19年3月28日(2007.3.28)
【出願人】(306037311)富士フイルム株式会社 (25,513)
【出願人】(596060697)マサチューセッツ・インスティテュート・オブ・テクノロジー (233)
【Fターム(参考)】
【公開日】平成20年8月21日(2008.8.21)
【国際特許分類】
【出願日】平成19年3月28日(2007.3.28)
【出願人】(306037311)富士フイルム株式会社 (25,513)
【出願人】(596060697)マサチューセッツ・インスティテュート・オブ・テクノロジー (233)
【Fターム(参考)】
[ Back to top ]