レーダトランスポンダ
【課題】パルスレーダ、パルス圧縮レーダ、ＦＭ−ＣＷレーダ、及び符号化レーダ等の広汎な種類のレーダ電波を受信したとき、各レーダ方式に対応する識別符号付き応答電波を送信可能とする。
【解決手段】受信レーダ電波からダウンコンバートした入力信号４０から、遅延回路６０を構成する複数の遅延ユニット５０により、所定時間遅延した複数の遅延信号を生成し、合成回路６２により、前記複数の遅延信号と、入力信号４０とを合成し、アップコンバートするための信号としての識別信号４２を生成する。
【解決手段】受信レーダ電波からダウンコンバートした入力信号４０から、遅延回路６０を構成する複数の遅延ユニット５０により、所定時間遅延した複数の遅延信号を生成し、合成回路６２により、前記複数の遅延信号と、入力信号４０とを合成し、アップコンバートするための信号としての識別信号４２を生成する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、船舶等のレーダＰＰＩ上にレーダトランスポンダ（レーダビーコン）の符号を表示させるレーダトランスポンダに関し、特に、パルスレーダはもとより、パルス圧縮レーダやＦＭ−ＣＷレーダ等、レーダ方式・種類を選ばずに応答電波を発射することのできる新規な方式を採用したレーダトランスポンダに関する。
【背景技術】
【０００２】
図１２に模式的に示すように、従来から、例えば陸地１０、１２に臨む航路の所定位置に設置されたレーダトランスポンダ２は、船舶４のレーダから発射されたレーダパルス電波６を受信すると、これをトリガとして直ちに船舶４のレーダに使用されている周波数帯（９，３４０〜９，４７０［ＭＨｚ］）で応答レーダパルス電波８を返送発射する。
【０００３】
船舶４のレーダでこの応答レーダパルス電波８を受信すると、船舶４のレーダＰＰＩ（Plan Position Indicator）上に、図１３に示すように、陸地映像１０ｉ、１２ｉとＰＰＩ中心位置の自船１３とともに、レーダトランスポンダ２の設置位置（レーダトランスポンダ設置位置）２ｉとレーダトランスポンダ２を識別する識別信号であるレーダトランスポンダ符号画像１４が表示される。このレーダトランスポンダ符号画像１４は、モールス符号の「Ｋ」＝「長線、短点、長線」に対応する（非特許文献１参照）。
【０００４】
【非特許文献１】「改訂 電波標識（上巻）」 財団法人 日本航路標識協会 １９９８年２月１５日改訂版発行（第１１４頁〜第１１５頁）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、パルスレーダは、短時間で大電力のパルスを発生することが必要であるため、電子管（マグネトロン）を使用し、パルス発生時のみ高圧をかけてマイクロ波で発振させる構成が採用されている。この発振は間欠的な発振であり、連続発振ではないため、発振が不安定になり易く、異常発振が起こりやすい。その結果、必要なスペクトラム以外のスペクトラムであるスプリアス（不要輻射）が発生する。このようなスプリアスは、妨害電波として他の電子機器に悪影響を与えるおそれがあり、できるだけ小さいレベルであることが好ましい。そして、パルスレーダ等において、スプリアスの規制が強化される方向にある。このため、大電力のパルスレーダを使用し難い環境になってきている。
【０００６】
スプリアスを小さくするために、長時間小電力で送信することで電力を稼ぐ方式であって、周波数が連続的に変化するチャープ波を使用したパルス圧縮レーダや連続波（ＣＷ）信号の周波数を周期的に変化させた信号を送信するＦＭ−ＣＷレーダ等の各電波に応答するレーダトランスポンダが要望されている。この場合、パルス圧縮レーダやＦＭ−ＣＷレーダでは、小電力であることからマグネトロンを使用することなく半導体により回路を構成することができ、信頼性も向上することが見込まれる。
【０００７】
この発明はこのような課題・要望を考慮してなされたものであり、パルスレーダ、パルス圧縮レーダ、ＦＭ−ＣＷレーダ、及び符号化レーダ等の広汎なレーダ方式のうち、任意のレーダ方式の電波を受信したときに、各レーダ方式に対応する応答電波を確実に返送発射することを可能とするレーダトランスポンダを提供することを目的とする。
【０００８】
すなわち、この発明は、受信されるレーダ電波の種類を問わずに識別符号付き応答電波を送信することを可能とするレーダトランスポンダを提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係るレーダトランスポンダは、入力電波を受信したときに応答電波を発射するレーダトランスポンダであって、複数の遅延ユニットを有し、前記入力電波をダウンコンバートした信号が供給され、前記ダウンコンバートした信号から前記複数の遅延ユニットにより所定時間遅延した複数の遅延信号を生成する遅延回路と、前記遅延回路から出力される前記複数の遅延信号と、前記ダウンコンバートした信号とを合成し、アップコンバートするための信号としての識別信号を生成する合成回路とを備えることを特徴とする。
【００１０】
この発明によれば、遅延回路を構成する複数の遅延ユニットにより、ダウンコンバートした信号から所定時間遅延した複数の遅延信号を生成し、合成回路により前記遅延回路から出力される複数の遅延信号と、前記ダウンコンバートした信号とを合成し、アップコンバートするための信号としての識別信号を生成するようにしている。
【００１１】
この識別信号をアップコンバートして電波として発射（送信）することにより、受信されるレーダ電波の種類を問わずに、換言すればレーダ方式を問わずに、入力電波を受信したときに、受信した入力電波のレーダ方式・種類に応じた識別符号付き応答電波を発射（送信）することができる。
【００１２】
この場合、入力電波は、レーダ方式の異なる少なくとも２つのレーダから相互に独立に送信され、レーダトランスポンダの受信アンテナを通じて受信された電波であり、応答電波は、受信された電波に基づき各々生成された識別信号が、アップコンバートされ、レーダトランスポンダの送信アンテナを通じて発射（送信）される識別符号付き応答電波であって各レーダ方式に自動的に対応した電波となる。
【００１３】
例えば、入力電波は、少なくともパルスレーダ及びパルス圧縮レーダから送信されて受信アンテナを通じて受信された電波とすることができる。
【００１４】
なお、入力電波は、パルスレーダ、パルス圧縮レーダ、ＦＭ−ＣＷレーダ、及び符号化レーダの中、レーダ方式の異なる任意の２つ以上のレーダから送信され、トランスポンダの受信アンテナを通じて受信された電波とすることができる。
【発明の効果】
【００１５】
この発明によれば、受信されるレーダ電波の種類を問わずに、換言すればレーダ方式を問わずに、入力電波を受信したときに識別符号付き応答電波を発射（送信）することができる。
【００１６】
例えば、不要輻射であるスプリアスの発生を抑制するために、パルス圧縮レーダ、ＦＭ−ＣＷレーダ等、送信波に変調を施したレーダであっても、これらパルス圧縮レーダ及びＦＭ−ＣＷレーダ等が受信可能な識別符号付き応答電波を返送することができ、また、パルスレーダであっても、同一の構成で、該パルスレーダが受信可能な識別符号付き応答電波を返送することができる。
【発明を実施するための最良の形態】
【００１７】
以下、この発明の実施形態について図面を参照して説明する。なお、以下に参照する図面において、上記図１２、図１３に示したものと対応するものには同一の符号を付けてその詳細な説明は省略する。また、繁雑さを避けるために、必要に応じて上記図１２、図１３をも参照して説明する。
【００１８】
図１は、この発明の原理的な概念図を示している。例えば、Ｘバンド（９３００［ＭＨｚ］〜９５００［ＭＨｚ］）を使用した船舶レーダの全てが受信できるように、換言すれば、どのようなレーダ方式にも対応できるレーダトランスポンダとして、その動作原理は、反射板２０的な作用を有するものが考えられる。このように単純な反射板２０であれば、入力されるレーダ波が、パルス波２２、パルス圧縮波であるＦＭ・チャープ波２４、符号波２６等であっても、同じ波形を打ち返すことができる。等価回路２８的には、受信アンテナ３０で受信されたレーダ波をそのまま送信アンテナ３２で送り返す系統になる。
【００１９】
図２は、この系統の等価回路２８に、複数の遅延ユニット（アナログ遅延素子あるいはデジタル遅延素子）３１を含む等価回路３４の構成とすることにより、遅延ユニット３１の遅延分だけ遠くの距離にある物標として認識される。すなわち、遅延ユニット３１を複数組み合わせると入力波形３６から符号状の波形３８を生成することができることが分かる。
【００２０】
図３は、パルス幅Ｔｗ、ここでは、Ｔｗ＝０．５［μｓ］の１つの入力パルス（入力信号）４０に対して、出力信号として、所定の識別信号（識別符号）４２、この場合、モールス符号の「Ｋ」を生成する遅延合成ブロック４４の構成例を示している。この遅延合成ブロック４４を備えるレーダトランスポンダを考慮した場合、入力端子４６から入力される入力信号４０は入力電波をダウンコンバートした信号と考えることができ、出力端子４８から出力される識別信号４２はアップコンバートするための信号と考えることができる。
【００２１】
この遅延合成ブロック４４は、入力端子４６に、入力信号４０のパルス幅Ｔｗと同一の遅延時間Ｔｓ＝０．５［μｓ］を有する遅延ユニット５０が複数個直列に接続されている遅延回路６０と、直列に接続される遅延ユニット５０の必要な接続箇所から信号が分岐され、同様に入力端子４６に対して直列に接続される複数の加算器（単一の複数入力加算器でもよい。）５２からなる合成回路６２とから構成される。
【００２２】
このように構成することにより、入力端子４６に入力信号４０が供給されると、各遅延ユニット５０の出力にはそれぞれ所定時間遅延した複数の遅延信号が生成され、この遅延信号に対して入力信号４０が最も左側の最初の加算器５２で加算され、さらに入力信号４０に遅延信号が加算された信号にさらに遅延信号が順次加算されることで、出力端子４８に長線３［μｓ］、ブランク１［μｓ］、短点１［μｓ］、ブランク１［μｓ］、及び長線３［μｓ］からなるモールス符号「Ｋ」に対応する識別信号４２が生成される。
【００２３】
なお、識別信号４２中にブランク期間を生成するためには、例えば図３の遅延ユニット５０ａ、５０ｂ、５０ｃのように、中点に加算器５２を接続しないように構成すればよい。もちろん、遅延ユニット５０ａ〜５０ｃは、遅延時間３×Ｔｓ＝１．５［μｓ］の１つの遅延ユニットにまとめることができる。
【００２４】
図３に示した遅延合成ブロック４４は、アナログ回路あるいはデジタル回路のいずれの回路でも実現することが可能であるが、例えば遅延ユニット５０としてアナログ遅延素子であるバルクアコースティック素子を用いることができる。バルクアコースティック素子は、電気信号を音響波に変換して遅延させ、さらにそれを電気信号に変換しなおす方式の遅延素子である。
【００２５】
また、デジタル回路としては、ＦＰＧＡ（Field Programmable Gate Array）やＤＳＰ（Digital Signal Processor）を使用して遅延合成ブロック４４を構成することができる。
【００２６】
アナログ回路では高周波を扱うことが可能であり、直接レーダ周波数そのものを処理することが可能で、帯域も広くレーダ周波数帯全てをカバーすることができる。しかしながら、遅延素子が高価であり、識別信号４２としての符号生成のためにこの遅延素子を多数使用することが必要となり、さらに挿入損失が約数１０ｄＢと大きく、多数の遅延素子を組み合わせて遅延合成ブロック４４を構成することは技術的にも高度である。
【００２７】
一方、デジタル回路では、レーダ周波数帯での処理は、現在では不可能であるため、レーダ信号を中間周波数帯に変換しなければならない不都合はあるが、全体としての回路規模は小さく、符号変更等もハードウエアを変更することなくＦＰＧＡプログラムの書き換えのみで容易に行うことができる。
【００２８】
図４は、図３に示した原理的な遅延合成ブロック４４を２系統含む、ＦＰＧＡで構成した遅延合成ブロック４４Ａを使用したレーダトランスポンダ７０の回路構成を示している。
【００２９】
レーダトランスポンダ７０は、基本的には、ＲＦ信号を取り扱うマイクロ波部６４と、ＩＦ信号を取り扱う遅延合成ブロック６６とから構成される。
【００３０】
マイクロ波部６４において、入力電波が受信アンテナ３０で受信されたレーダ波であるＲＦ信号は、帯域通過フィルタ（ＢＰＦ）７２を通じて低雑音増幅器（ＬＮＡ）７４で増幅された後、電力分配器（Power Divider）７６により分配され、混合器（Mixer）７８、８０の一方の入力端子に供給される。
【００３１】
ここで、混合器７８、８０の他方の入力端子には、局部発振器（Local Oscillator）８２からの局部発振周波数の信号が電力分配器８４で分配され、さらに、ハイブリッド回路８６で、同相信号と９０゜信号に変換された信号が供給される。
【００３２】
混合器７８、８０により周波数変換（低周波数への変換）がなされ、中間周波数にダウンコンバートされた信号であるＩ軸に関する信号（Ｉ軸信号という。）及びＱ軸に関する信号（Ｑ軸信号といい、Ｉ軸に関する信号に対して位相が９０゜異なる信号）が得られる。Ｉ軸信号及びＱ軸信号は、それぞれ低域通過フィルタ（ＬＰＦ）８８、９０を通じてＡ／Ｄ変換器９２、９４に供給され、Ａ／Ｄ変換器９２、９４によりデジタル信号に変換される。ここで、低域通過フィルタ８８、９０は、Ａ／Ｄ変換を行った際のエリアジングの発生を防止するフィルタである。
【００３３】
９０゜位相の異なるデジタル信号が入力信号４０Ｉ、４０Ｑとして遅延合成ブロック４４Ａに入力され、遅延合成ブロック４４Ａでは、図３で参照した遅延処理及び演算処理（合成処理）が行われ、９０゜位相の異なる、所望の信号である所定の識別信号４２Ｉ、４２Ｑが得られる。
【００３４】
識別信号４２Ｉ、４２Ｑは、Ｄ／Ａ変換器９６、９８及び低域通過フィルタ１００、１０２を通じて、アナログ信号である中間周波数のＩ軸信号及びＱ軸信号に変換されて、混合器１０４、１０６の一方の入力端子に供給される。
【００３５】
ここで、混合器１０４、１０６の他方の入力端子には、局部発振器８２からの局部発振周波数の信号が電力分配器８４で分配され、さらに、ハイブリッド回路１０８で、同相信号と９０゜信号に変換された信号が供給される。
【００３６】
このため、混合器１０４、１０６の出力側では周波数変換（高周波数への変換）されてアップコンバートされ、かつ同相信号とされた高周波のＲＦ信号が得られ、分配端子からＲＦ信号が入力されることで電力合成器として動作する電力分配器１１０により、その共通端子に合成後のＲＦ信号が出力される。
【００３７】
この識別符号付きのＲＦ信号は、電力増幅器（Power Amplifier）１１２によって所要の出力電力まで増幅され、帯域通過フィルタ１１４及び送信アンテナ３２を通じ、識別符号付き応答電波として送信される。
【００３８】
なお、図４に示したデジタル方式のレーダトランスポンダ７０では、レーダ帯域全てをカバーすることができないため、局部発振器８２の周波数を従来の低速掃引型レーダビーコンのようにゆっくり掃引させることで、帯域を全てカバーし性能を満足させることができる。ただし、このように掃引をさせた場合でも、局部発振器８２が周波数を掃引しているのみであり、不要な周波数を送信し続けているわけではないので、従来の低速掃引型レーダビーコンのように目的とするレーダに合致しない不要な電波を発生することがない。
【００３９】
新マイクロ波標識としての図４に示した遅延合成方式を採用したレーダトランスポンダ７０は、どのようなレーダ方式・種類の波形に対しても応答でき、かつレーダビーコン局を表す識別符号を挿入できる。そこで、次に、図４に示したレーダトランスポンダ７０に種々のレーダ波形を入力した場合の応答波形についてシミュレーションにより説明する。
【００４０】
図５は、シミュレーションに用いた遅延合成ブロック４４Ｂの基本的な構成を示している。なお、実際上、遅延合成ブロック４４Ａは、この遅延合成ブロック４４ＢをＩ軸信号とＱ軸信号を処理するための２系統有する構成とされる。
【００４１】
図５に示す遅延合成ブロック４４Ｂは、入力電波をダウンコンバートした信号が入力端子４６より入力信号Ｓｉとして供給され、アップコンバートするための信号としての識別信号Ｓｏを出力端子４８から出力する。
【００４２】
遅延合成ブロック４４Ｂは、基本的には、図５中に示した所定の遅延時間（Delay Time）０．５［μｓ］、１．０［μｓ］、…８．５［μｓ］をそれぞれ有する複数の遅延ユニット１５１〜１６３からなる遅延回路６０Ｂと、入力信号Ｓｉ及び遅延ユニット１５１〜１６３により所定時間遅延した複数の遅延信号が供給される複数の加算器１７１〜１８３からなる合成回路６２Ｂとから構成される。
【００４３】
したがって、この遅延合成ブロック４４Ｂでは、１３個の遅延ユニット１５１〜１６３により、入力信号Ｓｉからそれぞれ所定時間遅延した１３個の遅延信号が生成され、合成回路６２Ｂでは、入力信号Ｓｉと、１３個の遅延信号とを合成して識別信号Ｓｏを生成する。
【００４４】
図６は、入力信号Ｓｉの波形が、既存の船舶レーダとして使用されているパルスレーダの単純パルス波形であり、この単純パルス波形の入力信号Ｓｉに対して、遅延合成ブロック４４Ｂで生成される識別信号Ｓｏ＝Ｓｏｐを示している。
【００４５】
このシミュレーションでは、パルスレーダの送信パルスのパルス幅ＴｗはＴｗ＝０．５［μｓ］であり、各遅延ユニット１５１〜１６３の遅延時間Ｔｓは、単位遅延時間０．５［μｓ］の倍数（１、２、３、４、５、８、９、１２、１３、１４、１５、１６、１７の各倍数）で構成されている。図６から分かるように、識別信号Ｓｏｐの応答符号は、長線３［μｓ］、短点１［μｓ］のモールス符号「Ｋ」である。
【００４６】
この場合、最初の長線３［μｓ］部分の信号Ｓ１は、遅延ユニット１５１〜１５５と加算器１７１〜１７６で生成され、最初の１［μｓ］分の空白部分の信号Ｓ２は、３［μｓ］と３．５［μｓ］の遅延ユニットが存在していないことにより生成され、最初の短点１［μｓ］部分の信号Ｓ３は、遅延ユニット１５６、１５７と加算器１７７、１７８により生成され、次の１［μｓ］分の空白部分の信号Ｓ３は、５［μｓ］と５．５［μｓ］の遅延ユニットが存在していないことにより生成され、最後の長線３［μｓ］部分の信号Ｓ５は、遅延ユニット１５８〜１６３と加算器１７９〜１８３で生成される。
【００４７】
なお、加算器１７１〜１８３は、１４入力の１つの加算器（合成回路６２Ｂ）と等価である。
【００４８】
図６から、入力信号Ｓｉのパルス幅Ｔｗと単位遅延ユニットの遅延時間が一致している場合には、理想的な応答符号である識別信号Ｓｏｐが得られることが分かる。識別信号Ｓｏｐが、図４に示した送信側の遅延合成ブロック６６及びマイクロ波部６４を通じて識別符号付き応答電波として送信される。
【００４９】
次に、図５に示す遅延合成ブロック４４Ｂに、入力信号Ｓｉとしてパルス圧縮レーダからのリニアＦＭチャープパルス波が入力される場合について説明する。
【００５０】
図７は、パルス圧縮レーダから送信パルスに対応してダウンコンバートされた信号であるＩ軸の入力信号ＳｉｉとＱ軸の入力信号Ｓｉｑを示している。パルス幅は、１５［μｓ］であり、周波数掃引幅は、２［ＭＨｚ］のチャープ波である。なお、パルス幅１５［μｓ］は、パルス圧縮レーダ側での圧縮処理により１／３０の０．５［μｓ］に圧縮されるものとしている。このＩ軸の入力信号ＳｉｉとＱ軸の入力信号Ｓｉｑのデジタル信号が、遅延合成ブロック４４Ｂに入力される。
【００５１】
図８は、遅延合成ブロック４４Ｂの出力信号であるＩ軸の識別信号ＳｏｉとＱ軸の識別信号Ｓｏｑの出力波形を示している。
【００５２】
図９は、この識別信号Ｓｏｉ、Ｓｏｑがアップコンバートされ、識別符号付き応答電波としてレーダトランスポンダ７０から送信され、パルス圧縮レーダにより受信され、該パルス圧縮レーダで圧縮処理された後の波形の識別信号Ｓｏｃを示している。識別信号Ｓｏｃからモールス符号「Ｋ」の形状が発生できていることが分かる。なお、識別信号Ｓｏｃのサイドローブレベルは、パルス圧縮レーダ側でのサイドロープ抑圧処理により小さくすることができる。
【００５３】
図１０は、図５に示す遅延合成ブロック４４Ｂに、入力信号ＳｉとしてＦＭ−ＣＷレーダの送信波が入力された場合のレーダトランスポンダ７０からの識別信号Ｓｏｆに対する応答波であるビート信号Ｓｂを示している。
【００５４】
図１１は、このビート信号ＳｂをＦＭ−ＣＷレーダ側で高速フーリエ変換（ＦＦＴ）処理した場合の波形を示している。図１１の横軸は、ＦＭ−ＣＷレーダにおいて距離を意味するビート周波数ｆｂにとっており、パルスレーダにおける時間軸と等価である。図１１から分かるように、遅延合成ブロック４４Ｂを適用したレーダトランスポンダ７０は、ＦＭ−ＣＷレーダに対しても符号である識別信号Ｓｏｆを生成できていることが分かる。なお、この識別信号Ｓｏｆにサイドローブが現れていないのは、ＦＭ−ＣＷレーダ側でのＦＦＴ処理において、ブラックマンウインドウ処理を施してレンジサイドローブ抑圧を行っているからである。
【００５５】
このように上述の実施形態によれば、入力電波を受信したときに受信電波のレーダ方式・種類に応じた応答電波を自動的に発射可能なレーダトランスポンダ７０であって、入力電波をダウンコンバートした信号であるＩ軸信号４０ＩとＱ軸信号４０Ｑが供給され、これらＩ軸信号４０ＩとＱ軸信号４０Ｑから所定の識別信号４２Ｉ、４２Ｑを生成するための複数の遅延ユニット５０（又は、１５１〜１６３）を有し、複数の遅延ユニット５０（又は、１５１〜１６３）によりＩ軸信号４０ＩとＱ軸信号４０Ｑから所定時間遅延した複数の遅延信号を生成する遅延回路６０（又は、６０Ｂ）と、遅延回路６０（又は、６０Ｂ）から出力される複数の遅延信号と、Ｉ軸信号４０ＩとＱ軸信号４０Ｑとを合成し、アップコンバートするための信号としての識別信号４２Ｉ、４２Ｑを生成する合成回路６２（又は、６２Ｂ）とを備える。
【００５６】
この実施形態によれば、遅延回路６０（又は、６０Ｂ）を構成する複数の遅延ユニット５０（又は、１５１〜１６３）により、ダウンコンバートした信号であるＩ軸信号４０ＩとＱ軸信号４０Ｑから所定時間遅延した複数の遅延信号を生成し、合成回路６２（又は、６２Ｂ）により遅延回路６０（又は、６０Ｂ）から出力される複数の遅延信号と、前記ダウンコンバートした信号であるＩ軸信号４０ＩとＱ軸信号４０Ｑとを合成し、アップコンバートするための信号としての識別信号４２Ｉ、４２Ｑを生成するようにしている。
【００５７】
この識別信号４２Ｉ、４２Ｑの位相を同相として合成した後、アップコンバートして送信アンテナ３２から電波として送信することにより、受信されるレーダ電波の種類を問わずに、受信電波のレーダ方式・種類に対応した識別符号付き応答電波を自動的に生成して送信することができる。
【００５８】
この場合、入力電波は、レーダ方式の異なる少なくとも２つのレーダ、例えばパルスレーダ及びパルス圧縮レーダ（又はパルス圧縮レーダ及びＦＭ−ＣＷレーダ）から相互に独立に送信され、受信アンテナ３０により受信された電波であり、応答電波は、生成された識別信号に基づく識別符号付き応答電波であって各レーダ方式に自動的に対応した電波となる。
【００５９】
なお、入力電波は、パルスレーダ、パルス圧縮レーダ、ＦＭ−ＣＷレーダ、及び符号化レーダの中、レーダ方式の異なる少なくとも任意の２つのレーダから相互に独立に送信され、受信アンテナ３０により受信された電波とすることができる。
【００６０】
また、この発明は、上述の実施形態に限らず、この明細書の記載内容に基づき、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【００６１】
【図１】この発明の原理的な概念図である。
【図２】この発明の原理的な等価回路である。
【図３】識別信号としての符号「Ｋ」を生成する遅延ブロックの概念図である。
【図４】ＦＰＧＡで構成した遅延合成ブロックを使用したレーダトランスポンダの回路図である。
【図５】応答シミュレーションに用いた遅延合成ブロックの基本的な構成図である。
【図６】パルスレーダ波に対して遅延合成ブロックで生成される識別信号の波形図である。
【図７】パルス圧縮レーダ波のダウンコンバート信号の波形図である。
【図８】パルス圧縮レーダ波に対して遅延合成ブロックで生成される識別信号の波形図である。
【図９】図８に示す識別信号がアップコンバートされ、識別符号付き応答電波としてレーダトランスポンダから送信され、パルス圧縮レーダにより受信され、該パルス圧縮レーダで圧縮処理された後の波形図である。
【図１０】ＦＭ−ＣＷレーダ波に対して遅延合成ブロックで生成される識別信号であるビート信号の波形図である。
【図１１】図１０のビート信号をＦＭ−ＣＷレーダ側で高速フーリエ変換（ＦＦＴ）処理した場合の波形図である。
【図１２】レーダトランスポンダ（レーダビーコン）の動作説明図である。
【図１３】図１２例に関連するレーダ表示装置上の表示画像の説明図である。
【符号の説明】
【００６２】
２０…反射板 ２２…パルス波
２４…ＦＭ・チャープ波 ２６…符号波
２８、３４…等価回路 ３０…受信アンテナ
３１、５０、５０ａ〜５０ｃ、１５１〜１６３…遅延ユニット
３２…送信アンテナ ３６…入力波形
３８…符号状の波形
４０、４０Ｉ、４０Ｑ、Ｓｉ、Ｓｉｉ、Ｓｉｑ…入力信号（入力パルス）
４２、４２Ｉ、４２Ｑ、Ｓｏ、Ｓｏｐ、Ｓｏｉ、Ｓｏｑ、Ｓｏｃ、Ｓｏｆ…識別信号（識別符号）
４４、４４Ａ、４４Ｂ、６６…遅延合成ブロック
４６…入力端子 ４８…出力端子
５２、１７１〜１８３…加算器 ６０、６０Ｂ…遅延回路
６２、６２Ｂ…合成回路 ６４…マイクロ波部
７０…レーダトランスポンダ
【技術分野】
【０００１】
この発明は、船舶等のレーダＰＰＩ上にレーダトランスポンダ（レーダビーコン）の符号を表示させるレーダトランスポンダに関し、特に、パルスレーダはもとより、パルス圧縮レーダやＦＭ−ＣＷレーダ等、レーダ方式・種類を選ばずに応答電波を発射することのできる新規な方式を採用したレーダトランスポンダに関する。
【背景技術】
【０００２】
図１２に模式的に示すように、従来から、例えば陸地１０、１２に臨む航路の所定位置に設置されたレーダトランスポンダ２は、船舶４のレーダから発射されたレーダパルス電波６を受信すると、これをトリガとして直ちに船舶４のレーダに使用されている周波数帯（９，３４０〜９，４７０［ＭＨｚ］）で応答レーダパルス電波８を返送発射する。
【０００３】
船舶４のレーダでこの応答レーダパルス電波８を受信すると、船舶４のレーダＰＰＩ（Plan Position Indicator）上に、図１３に示すように、陸地映像１０ｉ、１２ｉとＰＰＩ中心位置の自船１３とともに、レーダトランスポンダ２の設置位置（レーダトランスポンダ設置位置）２ｉとレーダトランスポンダ２を識別する識別信号であるレーダトランスポンダ符号画像１４が表示される。このレーダトランスポンダ符号画像１４は、モールス符号の「Ｋ」＝「長線、短点、長線」に対応する（非特許文献１参照）。
【０００４】
【非特許文献１】「改訂 電波標識（上巻）」 財団法人 日本航路標識協会 １９９８年２月１５日改訂版発行（第１１４頁〜第１１５頁）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、パルスレーダは、短時間で大電力のパルスを発生することが必要であるため、電子管（マグネトロン）を使用し、パルス発生時のみ高圧をかけてマイクロ波で発振させる構成が採用されている。この発振は間欠的な発振であり、連続発振ではないため、発振が不安定になり易く、異常発振が起こりやすい。その結果、必要なスペクトラム以外のスペクトラムであるスプリアス（不要輻射）が発生する。このようなスプリアスは、妨害電波として他の電子機器に悪影響を与えるおそれがあり、できるだけ小さいレベルであることが好ましい。そして、パルスレーダ等において、スプリアスの規制が強化される方向にある。このため、大電力のパルスレーダを使用し難い環境になってきている。
【０００６】
スプリアスを小さくするために、長時間小電力で送信することで電力を稼ぐ方式であって、周波数が連続的に変化するチャープ波を使用したパルス圧縮レーダや連続波（ＣＷ）信号の周波数を周期的に変化させた信号を送信するＦＭ−ＣＷレーダ等の各電波に応答するレーダトランスポンダが要望されている。この場合、パルス圧縮レーダやＦＭ−ＣＷレーダでは、小電力であることからマグネトロンを使用することなく半導体により回路を構成することができ、信頼性も向上することが見込まれる。
【０００７】
この発明はこのような課題・要望を考慮してなされたものであり、パルスレーダ、パルス圧縮レーダ、ＦＭ−ＣＷレーダ、及び符号化レーダ等の広汎なレーダ方式のうち、任意のレーダ方式の電波を受信したときに、各レーダ方式に対応する応答電波を確実に返送発射することを可能とするレーダトランスポンダを提供することを目的とする。
【０００８】
すなわち、この発明は、受信されるレーダ電波の種類を問わずに識別符号付き応答電波を送信することを可能とするレーダトランスポンダを提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係るレーダトランスポンダは、入力電波を受信したときに応答電波を発射するレーダトランスポンダであって、複数の遅延ユニットを有し、前記入力電波をダウンコンバートした信号が供給され、前記ダウンコンバートした信号から前記複数の遅延ユニットにより所定時間遅延した複数の遅延信号を生成する遅延回路と、前記遅延回路から出力される前記複数の遅延信号と、前記ダウンコンバートした信号とを合成し、アップコンバートするための信号としての識別信号を生成する合成回路とを備えることを特徴とする。
【００１０】
この発明によれば、遅延回路を構成する複数の遅延ユニットにより、ダウンコンバートした信号から所定時間遅延した複数の遅延信号を生成し、合成回路により前記遅延回路から出力される複数の遅延信号と、前記ダウンコンバートした信号とを合成し、アップコンバートするための信号としての識別信号を生成するようにしている。
【００１１】
この識別信号をアップコンバートして電波として発射（送信）することにより、受信されるレーダ電波の種類を問わずに、換言すればレーダ方式を問わずに、入力電波を受信したときに、受信した入力電波のレーダ方式・種類に応じた識別符号付き応答電波を発射（送信）することができる。
【００１２】
この場合、入力電波は、レーダ方式の異なる少なくとも２つのレーダから相互に独立に送信され、レーダトランスポンダの受信アンテナを通じて受信された電波であり、応答電波は、受信された電波に基づき各々生成された識別信号が、アップコンバートされ、レーダトランスポンダの送信アンテナを通じて発射（送信）される識別符号付き応答電波であって各レーダ方式に自動的に対応した電波となる。
【００１３】
例えば、入力電波は、少なくともパルスレーダ及びパルス圧縮レーダから送信されて受信アンテナを通じて受信された電波とすることができる。
【００１４】
なお、入力電波は、パルスレーダ、パルス圧縮レーダ、ＦＭ−ＣＷレーダ、及び符号化レーダの中、レーダ方式の異なる任意の２つ以上のレーダから送信され、トランスポンダの受信アンテナを通じて受信された電波とすることができる。
【発明の効果】
【００１５】
この発明によれば、受信されるレーダ電波の種類を問わずに、換言すればレーダ方式を問わずに、入力電波を受信したときに識別符号付き応答電波を発射（送信）することができる。
【００１６】
例えば、不要輻射であるスプリアスの発生を抑制するために、パルス圧縮レーダ、ＦＭ−ＣＷレーダ等、送信波に変調を施したレーダであっても、これらパルス圧縮レーダ及びＦＭ−ＣＷレーダ等が受信可能な識別符号付き応答電波を返送することができ、また、パルスレーダであっても、同一の構成で、該パルスレーダが受信可能な識別符号付き応答電波を返送することができる。
【発明を実施するための最良の形態】
【００１７】
以下、この発明の実施形態について図面を参照して説明する。なお、以下に参照する図面において、上記図１２、図１３に示したものと対応するものには同一の符号を付けてその詳細な説明は省略する。また、繁雑さを避けるために、必要に応じて上記図１２、図１３をも参照して説明する。
【００１８】
図１は、この発明の原理的な概念図を示している。例えば、Ｘバンド（９３００［ＭＨｚ］〜９５００［ＭＨｚ］）を使用した船舶レーダの全てが受信できるように、換言すれば、どのようなレーダ方式にも対応できるレーダトランスポンダとして、その動作原理は、反射板２０的な作用を有するものが考えられる。このように単純な反射板２０であれば、入力されるレーダ波が、パルス波２２、パルス圧縮波であるＦＭ・チャープ波２４、符号波２６等であっても、同じ波形を打ち返すことができる。等価回路２８的には、受信アンテナ３０で受信されたレーダ波をそのまま送信アンテナ３２で送り返す系統になる。
【００１９】
図２は、この系統の等価回路２８に、複数の遅延ユニット（アナログ遅延素子あるいはデジタル遅延素子）３１を含む等価回路３４の構成とすることにより、遅延ユニット３１の遅延分だけ遠くの距離にある物標として認識される。すなわち、遅延ユニット３１を複数組み合わせると入力波形３６から符号状の波形３８を生成することができることが分かる。
【００２０】
図３は、パルス幅Ｔｗ、ここでは、Ｔｗ＝０．５［μｓ］の１つの入力パルス（入力信号）４０に対して、出力信号として、所定の識別信号（識別符号）４２、この場合、モールス符号の「Ｋ」を生成する遅延合成ブロック４４の構成例を示している。この遅延合成ブロック４４を備えるレーダトランスポンダを考慮した場合、入力端子４６から入力される入力信号４０は入力電波をダウンコンバートした信号と考えることができ、出力端子４８から出力される識別信号４２はアップコンバートするための信号と考えることができる。
【００２１】
この遅延合成ブロック４４は、入力端子４６に、入力信号４０のパルス幅Ｔｗと同一の遅延時間Ｔｓ＝０．５［μｓ］を有する遅延ユニット５０が複数個直列に接続されている遅延回路６０と、直列に接続される遅延ユニット５０の必要な接続箇所から信号が分岐され、同様に入力端子４６に対して直列に接続される複数の加算器（単一の複数入力加算器でもよい。）５２からなる合成回路６２とから構成される。
【００２２】
このように構成することにより、入力端子４６に入力信号４０が供給されると、各遅延ユニット５０の出力にはそれぞれ所定時間遅延した複数の遅延信号が生成され、この遅延信号に対して入力信号４０が最も左側の最初の加算器５２で加算され、さらに入力信号４０に遅延信号が加算された信号にさらに遅延信号が順次加算されることで、出力端子４８に長線３［μｓ］、ブランク１［μｓ］、短点１［μｓ］、ブランク１［μｓ］、及び長線３［μｓ］からなるモールス符号「Ｋ」に対応する識別信号４２が生成される。
【００２３】
なお、識別信号４２中にブランク期間を生成するためには、例えば図３の遅延ユニット５０ａ、５０ｂ、５０ｃのように、中点に加算器５２を接続しないように構成すればよい。もちろん、遅延ユニット５０ａ〜５０ｃは、遅延時間３×Ｔｓ＝１．５［μｓ］の１つの遅延ユニットにまとめることができる。
【００２４】
図３に示した遅延合成ブロック４４は、アナログ回路あるいはデジタル回路のいずれの回路でも実現することが可能であるが、例えば遅延ユニット５０としてアナログ遅延素子であるバルクアコースティック素子を用いることができる。バルクアコースティック素子は、電気信号を音響波に変換して遅延させ、さらにそれを電気信号に変換しなおす方式の遅延素子である。
【００２５】
また、デジタル回路としては、ＦＰＧＡ（Field Programmable Gate Array）やＤＳＰ（Digital Signal Processor）を使用して遅延合成ブロック４４を構成することができる。
【００２６】
アナログ回路では高周波を扱うことが可能であり、直接レーダ周波数そのものを処理することが可能で、帯域も広くレーダ周波数帯全てをカバーすることができる。しかしながら、遅延素子が高価であり、識別信号４２としての符号生成のためにこの遅延素子を多数使用することが必要となり、さらに挿入損失が約数１０ｄＢと大きく、多数の遅延素子を組み合わせて遅延合成ブロック４４を構成することは技術的にも高度である。
【００２７】
一方、デジタル回路では、レーダ周波数帯での処理は、現在では不可能であるため、レーダ信号を中間周波数帯に変換しなければならない不都合はあるが、全体としての回路規模は小さく、符号変更等もハードウエアを変更することなくＦＰＧＡプログラムの書き換えのみで容易に行うことができる。
【００２８】
図４は、図３に示した原理的な遅延合成ブロック４４を２系統含む、ＦＰＧＡで構成した遅延合成ブロック４４Ａを使用したレーダトランスポンダ７０の回路構成を示している。
【００２９】
レーダトランスポンダ７０は、基本的には、ＲＦ信号を取り扱うマイクロ波部６４と、ＩＦ信号を取り扱う遅延合成ブロック６６とから構成される。
【００３０】
マイクロ波部６４において、入力電波が受信アンテナ３０で受信されたレーダ波であるＲＦ信号は、帯域通過フィルタ（ＢＰＦ）７２を通じて低雑音増幅器（ＬＮＡ）７４で増幅された後、電力分配器（Power Divider）７６により分配され、混合器（Mixer）７８、８０の一方の入力端子に供給される。
【００３１】
ここで、混合器７８、８０の他方の入力端子には、局部発振器（Local Oscillator）８２からの局部発振周波数の信号が電力分配器８４で分配され、さらに、ハイブリッド回路８６で、同相信号と９０゜信号に変換された信号が供給される。
【００３２】
混合器７８、８０により周波数変換（低周波数への変換）がなされ、中間周波数にダウンコンバートされた信号であるＩ軸に関する信号（Ｉ軸信号という。）及びＱ軸に関する信号（Ｑ軸信号といい、Ｉ軸に関する信号に対して位相が９０゜異なる信号）が得られる。Ｉ軸信号及びＱ軸信号は、それぞれ低域通過フィルタ（ＬＰＦ）８８、９０を通じてＡ／Ｄ変換器９２、９４に供給され、Ａ／Ｄ変換器９２、９４によりデジタル信号に変換される。ここで、低域通過フィルタ８８、９０は、Ａ／Ｄ変換を行った際のエリアジングの発生を防止するフィルタである。
【００３３】
９０゜位相の異なるデジタル信号が入力信号４０Ｉ、４０Ｑとして遅延合成ブロック４４Ａに入力され、遅延合成ブロック４４Ａでは、図３で参照した遅延処理及び演算処理（合成処理）が行われ、９０゜位相の異なる、所望の信号である所定の識別信号４２Ｉ、４２Ｑが得られる。
【００３４】
識別信号４２Ｉ、４２Ｑは、Ｄ／Ａ変換器９６、９８及び低域通過フィルタ１００、１０２を通じて、アナログ信号である中間周波数のＩ軸信号及びＱ軸信号に変換されて、混合器１０４、１０６の一方の入力端子に供給される。
【００３５】
ここで、混合器１０４、１０６の他方の入力端子には、局部発振器８２からの局部発振周波数の信号が電力分配器８４で分配され、さらに、ハイブリッド回路１０８で、同相信号と９０゜信号に変換された信号が供給される。
【００３６】
このため、混合器１０４、１０６の出力側では周波数変換（高周波数への変換）されてアップコンバートされ、かつ同相信号とされた高周波のＲＦ信号が得られ、分配端子からＲＦ信号が入力されることで電力合成器として動作する電力分配器１１０により、その共通端子に合成後のＲＦ信号が出力される。
【００３７】
この識別符号付きのＲＦ信号は、電力増幅器（Power Amplifier）１１２によって所要の出力電力まで増幅され、帯域通過フィルタ１１４及び送信アンテナ３２を通じ、識別符号付き応答電波として送信される。
【００３８】
なお、図４に示したデジタル方式のレーダトランスポンダ７０では、レーダ帯域全てをカバーすることができないため、局部発振器８２の周波数を従来の低速掃引型レーダビーコンのようにゆっくり掃引させることで、帯域を全てカバーし性能を満足させることができる。ただし、このように掃引をさせた場合でも、局部発振器８２が周波数を掃引しているのみであり、不要な周波数を送信し続けているわけではないので、従来の低速掃引型レーダビーコンのように目的とするレーダに合致しない不要な電波を発生することがない。
【００３９】
新マイクロ波標識としての図４に示した遅延合成方式を採用したレーダトランスポンダ７０は、どのようなレーダ方式・種類の波形に対しても応答でき、かつレーダビーコン局を表す識別符号を挿入できる。そこで、次に、図４に示したレーダトランスポンダ７０に種々のレーダ波形を入力した場合の応答波形についてシミュレーションにより説明する。
【００４０】
図５は、シミュレーションに用いた遅延合成ブロック４４Ｂの基本的な構成を示している。なお、実際上、遅延合成ブロック４４Ａは、この遅延合成ブロック４４ＢをＩ軸信号とＱ軸信号を処理するための２系統有する構成とされる。
【００４１】
図５に示す遅延合成ブロック４４Ｂは、入力電波をダウンコンバートした信号が入力端子４６より入力信号Ｓｉとして供給され、アップコンバートするための信号としての識別信号Ｓｏを出力端子４８から出力する。
【００４２】
遅延合成ブロック４４Ｂは、基本的には、図５中に示した所定の遅延時間（Delay Time）０．５［μｓ］、１．０［μｓ］、…８．５［μｓ］をそれぞれ有する複数の遅延ユニット１５１〜１６３からなる遅延回路６０Ｂと、入力信号Ｓｉ及び遅延ユニット１５１〜１６３により所定時間遅延した複数の遅延信号が供給される複数の加算器１７１〜１８３からなる合成回路６２Ｂとから構成される。
【００４３】
したがって、この遅延合成ブロック４４Ｂでは、１３個の遅延ユニット１５１〜１６３により、入力信号Ｓｉからそれぞれ所定時間遅延した１３個の遅延信号が生成され、合成回路６２Ｂでは、入力信号Ｓｉと、１３個の遅延信号とを合成して識別信号Ｓｏを生成する。
【００４４】
図６は、入力信号Ｓｉの波形が、既存の船舶レーダとして使用されているパルスレーダの単純パルス波形であり、この単純パルス波形の入力信号Ｓｉに対して、遅延合成ブロック４４Ｂで生成される識別信号Ｓｏ＝Ｓｏｐを示している。
【００４５】
このシミュレーションでは、パルスレーダの送信パルスのパルス幅ＴｗはＴｗ＝０．５［μｓ］であり、各遅延ユニット１５１〜１６３の遅延時間Ｔｓは、単位遅延時間０．５［μｓ］の倍数（１、２、３、４、５、８、９、１２、１３、１４、１５、１６、１７の各倍数）で構成されている。図６から分かるように、識別信号Ｓｏｐの応答符号は、長線３［μｓ］、短点１［μｓ］のモールス符号「Ｋ」である。
【００４６】
この場合、最初の長線３［μｓ］部分の信号Ｓ１は、遅延ユニット１５１〜１５５と加算器１７１〜１７６で生成され、最初の１［μｓ］分の空白部分の信号Ｓ２は、３［μｓ］と３．５［μｓ］の遅延ユニットが存在していないことにより生成され、最初の短点１［μｓ］部分の信号Ｓ３は、遅延ユニット１５６、１５７と加算器１７７、１７８により生成され、次の１［μｓ］分の空白部分の信号Ｓ３は、５［μｓ］と５．５［μｓ］の遅延ユニットが存在していないことにより生成され、最後の長線３［μｓ］部分の信号Ｓ５は、遅延ユニット１５８〜１６３と加算器１７９〜１８３で生成される。
【００４７】
なお、加算器１７１〜１８３は、１４入力の１つの加算器（合成回路６２Ｂ）と等価である。
【００４８】
図６から、入力信号Ｓｉのパルス幅Ｔｗと単位遅延ユニットの遅延時間が一致している場合には、理想的な応答符号である識別信号Ｓｏｐが得られることが分かる。識別信号Ｓｏｐが、図４に示した送信側の遅延合成ブロック６６及びマイクロ波部６４を通じて識別符号付き応答電波として送信される。
【００４９】
次に、図５に示す遅延合成ブロック４４Ｂに、入力信号Ｓｉとしてパルス圧縮レーダからのリニアＦＭチャープパルス波が入力される場合について説明する。
【００５０】
図７は、パルス圧縮レーダから送信パルスに対応してダウンコンバートされた信号であるＩ軸の入力信号ＳｉｉとＱ軸の入力信号Ｓｉｑを示している。パルス幅は、１５［μｓ］であり、周波数掃引幅は、２［ＭＨｚ］のチャープ波である。なお、パルス幅１５［μｓ］は、パルス圧縮レーダ側での圧縮処理により１／３０の０．５［μｓ］に圧縮されるものとしている。このＩ軸の入力信号ＳｉｉとＱ軸の入力信号Ｓｉｑのデジタル信号が、遅延合成ブロック４４Ｂに入力される。
【００５１】
図８は、遅延合成ブロック４４Ｂの出力信号であるＩ軸の識別信号ＳｏｉとＱ軸の識別信号Ｓｏｑの出力波形を示している。
【００５２】
図９は、この識別信号Ｓｏｉ、Ｓｏｑがアップコンバートされ、識別符号付き応答電波としてレーダトランスポンダ７０から送信され、パルス圧縮レーダにより受信され、該パルス圧縮レーダで圧縮処理された後の波形の識別信号Ｓｏｃを示している。識別信号Ｓｏｃからモールス符号「Ｋ」の形状が発生できていることが分かる。なお、識別信号Ｓｏｃのサイドローブレベルは、パルス圧縮レーダ側でのサイドロープ抑圧処理により小さくすることができる。
【００５３】
図１０は、図５に示す遅延合成ブロック４４Ｂに、入力信号ＳｉとしてＦＭ−ＣＷレーダの送信波が入力された場合のレーダトランスポンダ７０からの識別信号Ｓｏｆに対する応答波であるビート信号Ｓｂを示している。
【００５４】
図１１は、このビート信号ＳｂをＦＭ−ＣＷレーダ側で高速フーリエ変換（ＦＦＴ）処理した場合の波形を示している。図１１の横軸は、ＦＭ−ＣＷレーダにおいて距離を意味するビート周波数ｆｂにとっており、パルスレーダにおける時間軸と等価である。図１１から分かるように、遅延合成ブロック４４Ｂを適用したレーダトランスポンダ７０は、ＦＭ−ＣＷレーダに対しても符号である識別信号Ｓｏｆを生成できていることが分かる。なお、この識別信号Ｓｏｆにサイドローブが現れていないのは、ＦＭ−ＣＷレーダ側でのＦＦＴ処理において、ブラックマンウインドウ処理を施してレンジサイドローブ抑圧を行っているからである。
【００５５】
このように上述の実施形態によれば、入力電波を受信したときに受信電波のレーダ方式・種類に応じた応答電波を自動的に発射可能なレーダトランスポンダ７０であって、入力電波をダウンコンバートした信号であるＩ軸信号４０ＩとＱ軸信号４０Ｑが供給され、これらＩ軸信号４０ＩとＱ軸信号４０Ｑから所定の識別信号４２Ｉ、４２Ｑを生成するための複数の遅延ユニット５０（又は、１５１〜１６３）を有し、複数の遅延ユニット５０（又は、１５１〜１６３）によりＩ軸信号４０ＩとＱ軸信号４０Ｑから所定時間遅延した複数の遅延信号を生成する遅延回路６０（又は、６０Ｂ）と、遅延回路６０（又は、６０Ｂ）から出力される複数の遅延信号と、Ｉ軸信号４０ＩとＱ軸信号４０Ｑとを合成し、アップコンバートするための信号としての識別信号４２Ｉ、４２Ｑを生成する合成回路６２（又は、６２Ｂ）とを備える。
【００５６】
この実施形態によれば、遅延回路６０（又は、６０Ｂ）を構成する複数の遅延ユニット５０（又は、１５１〜１６３）により、ダウンコンバートした信号であるＩ軸信号４０ＩとＱ軸信号４０Ｑから所定時間遅延した複数の遅延信号を生成し、合成回路６２（又は、６２Ｂ）により遅延回路６０（又は、６０Ｂ）から出力される複数の遅延信号と、前記ダウンコンバートした信号であるＩ軸信号４０ＩとＱ軸信号４０Ｑとを合成し、アップコンバートするための信号としての識別信号４２Ｉ、４２Ｑを生成するようにしている。
【００５７】
この識別信号４２Ｉ、４２Ｑの位相を同相として合成した後、アップコンバートして送信アンテナ３２から電波として送信することにより、受信されるレーダ電波の種類を問わずに、受信電波のレーダ方式・種類に対応した識別符号付き応答電波を自動的に生成して送信することができる。
【００５８】
この場合、入力電波は、レーダ方式の異なる少なくとも２つのレーダ、例えばパルスレーダ及びパルス圧縮レーダ（又はパルス圧縮レーダ及びＦＭ−ＣＷレーダ）から相互に独立に送信され、受信アンテナ３０により受信された電波であり、応答電波は、生成された識別信号に基づく識別符号付き応答電波であって各レーダ方式に自動的に対応した電波となる。
【００５９】
なお、入力電波は、パルスレーダ、パルス圧縮レーダ、ＦＭ−ＣＷレーダ、及び符号化レーダの中、レーダ方式の異なる少なくとも任意の２つのレーダから相互に独立に送信され、受信アンテナ３０により受信された電波とすることができる。
【００６０】
また、この発明は、上述の実施形態に限らず、この明細書の記載内容に基づき、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【００６１】
【図１】この発明の原理的な概念図である。
【図２】この発明の原理的な等価回路である。
【図３】識別信号としての符号「Ｋ」を生成する遅延ブロックの概念図である。
【図４】ＦＰＧＡで構成した遅延合成ブロックを使用したレーダトランスポンダの回路図である。
【図５】応答シミュレーションに用いた遅延合成ブロックの基本的な構成図である。
【図６】パルスレーダ波に対して遅延合成ブロックで生成される識別信号の波形図である。
【図７】パルス圧縮レーダ波のダウンコンバート信号の波形図である。
【図８】パルス圧縮レーダ波に対して遅延合成ブロックで生成される識別信号の波形図である。
【図９】図８に示す識別信号がアップコンバートされ、識別符号付き応答電波としてレーダトランスポンダから送信され、パルス圧縮レーダにより受信され、該パルス圧縮レーダで圧縮処理された後の波形図である。
【図１０】ＦＭ−ＣＷレーダ波に対して遅延合成ブロックで生成される識別信号であるビート信号の波形図である。
【図１１】図１０のビート信号をＦＭ−ＣＷレーダ側で高速フーリエ変換（ＦＦＴ）処理した場合の波形図である。
【図１２】レーダトランスポンダ（レーダビーコン）の動作説明図である。
【図１３】図１２例に関連するレーダ表示装置上の表示画像の説明図である。
【符号の説明】
【００６２】
２０…反射板 ２２…パルス波
２４…ＦＭ・チャープ波 ２６…符号波
２８、３４…等価回路 ３０…受信アンテナ
３１、５０、５０ａ〜５０ｃ、１５１〜１６３…遅延ユニット
３２…送信アンテナ ３６…入力波形
３８…符号状の波形
４０、４０Ｉ、４０Ｑ、Ｓｉ、Ｓｉｉ、Ｓｉｑ…入力信号（入力パルス）
４２、４２Ｉ、４２Ｑ、Ｓｏ、Ｓｏｐ、Ｓｏｉ、Ｓｏｑ、Ｓｏｃ、Ｓｏｆ…識別信号（識別符号）
４４、４４Ａ、４４Ｂ、６６…遅延合成ブロック
４６…入力端子 ４８…出力端子
５２、１７１〜１８３…加算器 ６０、６０Ｂ…遅延回路
６２、６２Ｂ…合成回路 ６４…マイクロ波部
７０…レーダトランスポンダ
【特許請求の範囲】
【請求項１】
入力電波を受信したときに応答電波を発射するレーダトランスポンダであって、
複数の遅延ユニットを有し、前記入力電波をダウンコンバートした信号が供給され、前記ダウンコンバートした信号から前記複数の遅延ユニットにより所定時間遅延した複数の遅延信号を生成する遅延回路と、
前記遅延回路から出力される前記複数の遅延信号と、前記ダウンコンバートした信号とを合成し、アップコンバートするための信号としての識別信号を生成する合成回路と
を備えることを特徴とするレーダトランスポンダ。
【請求項２】
請求項１記載のレーダトランスポンダにおいて、
前記入力電波は、レーダ方式の異なる少なくとも２つのレーダから相互に独立に送信され、該レーダトランスポンダの受信アンテナを通じて受信された電波であり、前記応答電波は、受信された電波に基づき各々生成された前記識別信号が、アップコンバートされ、該レーダトランスポンダの送信アンテナを通じて送信される識別符号付き応答電波である
ことを特徴とするレーダトランスポンダ。
【請求項１】
入力電波を受信したときに応答電波を発射するレーダトランスポンダであって、
複数の遅延ユニットを有し、前記入力電波をダウンコンバートした信号が供給され、前記ダウンコンバートした信号から前記複数の遅延ユニットにより所定時間遅延した複数の遅延信号を生成する遅延回路と、
前記遅延回路から出力される前記複数の遅延信号と、前記ダウンコンバートした信号とを合成し、アップコンバートするための信号としての識別信号を生成する合成回路と
を備えることを特徴とするレーダトランスポンダ。
【請求項２】
請求項１記載のレーダトランスポンダにおいて、
前記入力電波は、レーダ方式の異なる少なくとも２つのレーダから相互に独立に送信され、該レーダトランスポンダの受信アンテナを通じて受信された電波であり、前記応答電波は、受信された電波に基づき各々生成された前記識別信号が、アップコンバートされ、該レーダトランスポンダの送信アンテナを通じて送信される識別符号付き応答電波である
ことを特徴とするレーダトランスポンダ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００６−８４３８９（Ｐ２００６−８４３８９Ａ）
【公開日】平成１８年３月３０日（２００６．３．３０）
【国際特許分類】
【出願番号】特願２００４−２７１２７６（Ｐ２００４−２７１２７６）
【出願日】平成１６年９月１７日（２００４．９．１７）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 平成１６年３月２９日 財団法人日本航路標識協会発行の「平成１５年度 新マイクロ波標識の開発に関する調査研究 中間報告書」に発表
【出願人】（５９１０７１１２６）財団法人日本航路標識協会 (1)
【Ｆターム（参考）】
【公開日】平成１８年３月３０日（２００６．３．３０）
【国際特許分類】
【出願日】平成１６年９月１７日（２００４．９．１７）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 平成１６年３月２９日 財団法人日本航路標識協会発行の「平成１５年度 新マイクロ波標識の開発に関する調査研究 中間報告書」に発表
【出願人】（５９１０７１１２６）財団法人日本航路標識協会 (1)
【Ｆターム（参考）】
[ Back to top ]