位相補償クロック分周回路
【課題】分周クロックが同期信号に対して常に同一位相となるように制御し誤動作や動作遅れを防止する位相補償クロック分周回路を提供する。
【解決手段】所定周期の源クロックを動作クロックとする第１部品１と、源クロックを分周した分周クロックを動作クロックとし第１部品１と同期した処理を行う第２部品２とが混在するシステムで用いられる位相補償クロック分周回路において、源１クロックを発生し第１部品１に出力するクロック発生手段３と、源クロックを分周して生成した分周クロックを第２部品２に出力する分周手段４と、第１部品１が源クロックから生成し第２部品２に出力する同期信号を取り込み該同期信号のパルスエッジから所定の一定期間だけ遅延させた時点に位相を合わせた分周クロックを分周手段４に発生させる同期制御手段５とを備える。
【解決手段】所定周期の源クロックを動作クロックとする第１部品１と、源クロックを分周した分周クロックを動作クロックとし第１部品１と同期した処理を行う第２部品２とが混在するシステムで用いられる位相補償クロック分周回路において、源１クロックを発生し第１部品１に出力するクロック発生手段３と、源クロックを分周して生成した分周クロックを第２部品２に出力する分周手段４と、第１部品１が源クロックから生成し第２部品２に出力する同期信号を取り込み該同期信号のパルスエッジから所定の一定期間だけ遅延させた時点に位相を合わせた分周クロックを分周手段４に発生させる同期制御手段５とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期信号を用いた位相補償クロック分周回路に関する。
【背景技術】
【０００２】
図３は、従来のクロック分周回路を用いたシステム構成図である。このシステムは、源クロックで動作する部品１と源クロックを２分周した分周クロックで動作する部品２とが混在したシステムになっている。
【０００３】
このため、源クロック発生器３で例えば６４ＭＨｚの源クロックを発生させて部品１に与え動作させる共に、フリップフロップ４で源クロックを２分周して３２ＭＨｚの分周クロックを生成し、この分周クロックを部品２に与えて動作させている。そして、部品１と部品２とが同期した処理を行える様に、部品１が源クロックから同期信号を生成し、この同期信号を部品２に与える様になっている。
【０００４】
また、下記特許文献１記載の従来技術では、第１部品から出力される同期信号により第２部品の動作クロックを同期させる場合に、分周器の前段にゲート回路を設け、ゲート回路を通過する範囲（ウインドウ）を制御することで、同期信号の変動により発生する分周クロックのジッタを防いでいる。
【０００５】
【特許文献１】特開平６−４５９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図３に示すシステムでは、電源投入時に、部品１と部品２との同期処理に支障を来す場合が生じる。電源投入後に、部品１は源クロックから同期信号を発生させ部品２に出力するのであるが、部品１が源クロックから同期信号を発生させるときに、図４に示す様に、電源投入後の２ｎ個目の源クロックの入力時点で同期信号ａを発生させるのか、２ｎ＋１個目の源クロックの入力時点で同期信号ｂを発生させるのかにより、分周クロックと同期信号との位相がずれ、部品２の誤動作や動作遅れの原因になってしまうためである。これは、特許文献１記載の従来技術でも同様である。
【０００７】
本発明の目的は、分周クロックが同期信号に対して常に同一位相となるように制御し誤動作や動作遅れを防止する位相補償クロック分周回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の位相補償クロック分周回路は、所定周期の第１クロックを動作クロックとする第１部品と、該第１クロックを分周した分周クロックを動作クロックとし前記第１部品と同期した処理を行う第２部品とが混在するシステムで用いられる位相補償クロック分周回路において、前記所定周期の第１クロックを発生し前記第１部品に出力するクロック発生手段と、前記第１クロックを分周して生成した第２クロックを前記第２部品に出力する分周手段と、前記第１部品が前記第１クロックから生成し前記第２部品に出力する同期信号を取り込み該同期信号のパルスエッジから所定の一定期間だけ遅延させた時点に位相を合わせた前記第２クロックを前記分周手段に発生させる同期制御手段とを備えることを特徴とする。
【０００９】
本発明の位相補償クロック分周回路の前記同期制御手段は、前記同期信号を取り込み該同期信号と前記第１クロックとから所定クロック数幅のパルス信号を生成する同期検出手段と、該パルス信号と前記分周手段の出力クロックとから該分周手段の入力信号をリセットする位相調整手段とを備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、分周クロック（第２クロック）の位相を同期信号に対して常に一定にすることができるため、動作クロックの異なる部品間の同期処理に支障が生じない。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１２】
図１は、本発明の一実施形態に係る位相補償クロック分周回路の構成図である。本実施形態のクロック分周回路は、部品１に源クロック（第１クロック）を与える源クロック発生回路３と、部品２に源クロックを２分周した分周クロック（第２クロック）を与えるフリップフロップ４とを備える点は図３のシステム構成と同様であるが、本実施形態のクロック分周回路は、更に、フリップフロップ４の同期制御を行う同期制御手段５を備える。
【００１３】
同期制御手段５は、図示する例では、同期検出部１０と、位相調整部２０とを備えて構成される。
【００１４】
同期検出部１０は、Ｄ型フリップフロップ１１と、論理積ゲート１２とを備える。フリップフロップ１１のＤ端子には、部品１が源クロックから生成し部品２に与える同期信号が入力され、フリップフロップ１１のクロック端子には源クロック発生回路３からの源クロックが入力される。
【００１５】
２入力論理積ゲート１２には、フリップフロップ１１のＱ出力と、同期信号の反転信号とが入力され、両入力信号の論理積の反転信号が、位相調整部２０に出力される。
【００１６】
位相調整部２０は、２入力論理積ゲート２１を備える。２入力論理積ゲート２１の一方入力端には論理積ゲート１２の出力信号が入力され、他方入力端には、２分周回路であるフリップフロップ４のＱバー出力（Ｑ−と標記）が入力され、ゲート２１からは、両入力信号の論理積信号が出力される。
【００１７】
２分周回路であるＤ型フリップフロップ４のＤ端子には論理積ゲート２１の出力が入力され、クロック端子には源クロック発生回路３からの源クロックが入力され、Ｑ出力すなわち源クロックの２分周クロックが部品２に出力される。
【００１８】
図２は、図１に示す同期信号を用いた位相補償クロック分周回路の動作を説明するタイミングチャートである。
【００１９】
部品１には源クロックが入力され、部品１は、この源クロックから同期信号を生成し出力する。本実施形態の位相補償クロック分周回路は、同期信号のパルス立ち下がりエッジの時点から所定の一定期間ｄ後、図示する例では源クロックの２クロック遅延後のパルス立ち上がり時点に、部品２で使用する２分周クロックの位相を合わせる構成になっている。この所定の一定期間ｄが常に一定であれば、部品１と部品２の同期処理に支障は生じない。
【００２０】
そのため、本実施形態では、同期検出部１０のフリップフロップ１１は、源クロックを抹消して同期信号をサンプリングし、抹消により１クロック分だけ遅延させた遅延同期信号を生成し、Ｑ端子から出力する。
【００２１】
論理積ゲート１２は、遅延していない反転した同期信号と、前記遅延同期信号との論理積信号の反転信号を生成し位相調整部２０に出力する。即ち、同期信号の立ち下がりエッジから抹消により１クロック分のパルス同期信号を発生させる。
【００２２】
位相調整部２０では、同期検出部１０で生成されたパルス同期信号で分周器のフリップフロップ４をリセットし、同期信号に対し、２分周したクロックの位相を一定にする。これにより、源クロックで動作する部品１と、２分周クロックで動作する部品２との同期処理が可能となる。
【００２３】
以上述べた様に、本実施形態によれば、分周クロックの位相を同期信号に対して常に一定にすることができるため、動作クロックの異なる部品間の同期処理に支障は生じない。
【００２４】
尚、図示する例では、部品２に与える２分周クロックをフリップフロップのＱ出力から得ているが、反転位相のクロックが必要な場合にはＱ−出力を使用すれば良いことはいうまでもない。
【００２５】
また、２分周した分周クロックについて述べているが、部品２を３分周，４分周，…と任意数の分周クロックで動作させる場合にも、上述した実施形態を適用して同期処理を保証することが可能である。
【産業上の利用可能性】
【００２６】
本発明に係る位相補償クロック分周回路は、あるクロックで動作する部品とこのクロックを任意数だけ分周したクロックで動作する部品とが混在するシステムで部品間の同期処理を確実に行うことができるため、例えば固体撮像素子の評価システムの様に異なるクロックで動作する部品が混在するシステムに適用すると有用である。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態に係る位相補償クロック分周回路の回路図である。
【図２】図１に示す位相補償クロック分周回路の動作を説明するタイミングチャートである。
【図３】従来のクロック分周回路の回路図である。
【図４】図３に示すクロック分周回路の動作を説明するタイミングチャートである。
【符号の説明】
【００２８】
１ 源クロックで動作する部品
２ 源クロックを分周したクロックで動作する部品
３ 源クロック発生回路
４ 分周器を構成するフリップフロップ
５ 同期制御手段
１０ 同期信号検出部
１１ フリップフロップ
１２ 論理積ゲート
２０ 位相調整部
２１ 論理積ゲート
【技術分野】
【０００１】
本発明は、同期信号を用いた位相補償クロック分周回路に関する。
【背景技術】
【０００２】
図３は、従来のクロック分周回路を用いたシステム構成図である。このシステムは、源クロックで動作する部品１と源クロックを２分周した分周クロックで動作する部品２とが混在したシステムになっている。
【０００３】
このため、源クロック発生器３で例えば６４ＭＨｚの源クロックを発生させて部品１に与え動作させる共に、フリップフロップ４で源クロックを２分周して３２ＭＨｚの分周クロックを生成し、この分周クロックを部品２に与えて動作させている。そして、部品１と部品２とが同期した処理を行える様に、部品１が源クロックから同期信号を生成し、この同期信号を部品２に与える様になっている。
【０００４】
また、下記特許文献１記載の従来技術では、第１部品から出力される同期信号により第２部品の動作クロックを同期させる場合に、分周器の前段にゲート回路を設け、ゲート回路を通過する範囲（ウインドウ）を制御することで、同期信号の変動により発生する分周クロックのジッタを防いでいる。
【０００５】
【特許文献１】特開平６−４５９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図３に示すシステムでは、電源投入時に、部品１と部品２との同期処理に支障を来す場合が生じる。電源投入後に、部品１は源クロックから同期信号を発生させ部品２に出力するのであるが、部品１が源クロックから同期信号を発生させるときに、図４に示す様に、電源投入後の２ｎ個目の源クロックの入力時点で同期信号ａを発生させるのか、２ｎ＋１個目の源クロックの入力時点で同期信号ｂを発生させるのかにより、分周クロックと同期信号との位相がずれ、部品２の誤動作や動作遅れの原因になってしまうためである。これは、特許文献１記載の従来技術でも同様である。
【０００７】
本発明の目的は、分周クロックが同期信号に対して常に同一位相となるように制御し誤動作や動作遅れを防止する位相補償クロック分周回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の位相補償クロック分周回路は、所定周期の第１クロックを動作クロックとする第１部品と、該第１クロックを分周した分周クロックを動作クロックとし前記第１部品と同期した処理を行う第２部品とが混在するシステムで用いられる位相補償クロック分周回路において、前記所定周期の第１クロックを発生し前記第１部品に出力するクロック発生手段と、前記第１クロックを分周して生成した第２クロックを前記第２部品に出力する分周手段と、前記第１部品が前記第１クロックから生成し前記第２部品に出力する同期信号を取り込み該同期信号のパルスエッジから所定の一定期間だけ遅延させた時点に位相を合わせた前記第２クロックを前記分周手段に発生させる同期制御手段とを備えることを特徴とする。
【０００９】
本発明の位相補償クロック分周回路の前記同期制御手段は、前記同期信号を取り込み該同期信号と前記第１クロックとから所定クロック数幅のパルス信号を生成する同期検出手段と、該パルス信号と前記分周手段の出力クロックとから該分周手段の入力信号をリセットする位相調整手段とを備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、分周クロック（第２クロック）の位相を同期信号に対して常に一定にすることができるため、動作クロックの異なる部品間の同期処理に支障が生じない。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１２】
図１は、本発明の一実施形態に係る位相補償クロック分周回路の構成図である。本実施形態のクロック分周回路は、部品１に源クロック（第１クロック）を与える源クロック発生回路３と、部品２に源クロックを２分周した分周クロック（第２クロック）を与えるフリップフロップ４とを備える点は図３のシステム構成と同様であるが、本実施形態のクロック分周回路は、更に、フリップフロップ４の同期制御を行う同期制御手段５を備える。
【００１３】
同期制御手段５は、図示する例では、同期検出部１０と、位相調整部２０とを備えて構成される。
【００１４】
同期検出部１０は、Ｄ型フリップフロップ１１と、論理積ゲート１２とを備える。フリップフロップ１１のＤ端子には、部品１が源クロックから生成し部品２に与える同期信号が入力され、フリップフロップ１１のクロック端子には源クロック発生回路３からの源クロックが入力される。
【００１５】
２入力論理積ゲート１２には、フリップフロップ１１のＱ出力と、同期信号の反転信号とが入力され、両入力信号の論理積の反転信号が、位相調整部２０に出力される。
【００１６】
位相調整部２０は、２入力論理積ゲート２１を備える。２入力論理積ゲート２１の一方入力端には論理積ゲート１２の出力信号が入力され、他方入力端には、２分周回路であるフリップフロップ４のＱバー出力（Ｑ−と標記）が入力され、ゲート２１からは、両入力信号の論理積信号が出力される。
【００１７】
２分周回路であるＤ型フリップフロップ４のＤ端子には論理積ゲート２１の出力が入力され、クロック端子には源クロック発生回路３からの源クロックが入力され、Ｑ出力すなわち源クロックの２分周クロックが部品２に出力される。
【００１８】
図２は、図１に示す同期信号を用いた位相補償クロック分周回路の動作を説明するタイミングチャートである。
【００１９】
部品１には源クロックが入力され、部品１は、この源クロックから同期信号を生成し出力する。本実施形態の位相補償クロック分周回路は、同期信号のパルス立ち下がりエッジの時点から所定の一定期間ｄ後、図示する例では源クロックの２クロック遅延後のパルス立ち上がり時点に、部品２で使用する２分周クロックの位相を合わせる構成になっている。この所定の一定期間ｄが常に一定であれば、部品１と部品２の同期処理に支障は生じない。
【００２０】
そのため、本実施形態では、同期検出部１０のフリップフロップ１１は、源クロックを抹消して同期信号をサンプリングし、抹消により１クロック分だけ遅延させた遅延同期信号を生成し、Ｑ端子から出力する。
【００２１】
論理積ゲート１２は、遅延していない反転した同期信号と、前記遅延同期信号との論理積信号の反転信号を生成し位相調整部２０に出力する。即ち、同期信号の立ち下がりエッジから抹消により１クロック分のパルス同期信号を発生させる。
【００２２】
位相調整部２０では、同期検出部１０で生成されたパルス同期信号で分周器のフリップフロップ４をリセットし、同期信号に対し、２分周したクロックの位相を一定にする。これにより、源クロックで動作する部品１と、２分周クロックで動作する部品２との同期処理が可能となる。
【００２３】
以上述べた様に、本実施形態によれば、分周クロックの位相を同期信号に対して常に一定にすることができるため、動作クロックの異なる部品間の同期処理に支障は生じない。
【００２４】
尚、図示する例では、部品２に与える２分周クロックをフリップフロップのＱ出力から得ているが、反転位相のクロックが必要な場合にはＱ−出力を使用すれば良いことはいうまでもない。
【００２５】
また、２分周した分周クロックについて述べているが、部品２を３分周，４分周，…と任意数の分周クロックで動作させる場合にも、上述した実施形態を適用して同期処理を保証することが可能である。
【産業上の利用可能性】
【００２６】
本発明に係る位相補償クロック分周回路は、あるクロックで動作する部品とこのクロックを任意数だけ分周したクロックで動作する部品とが混在するシステムで部品間の同期処理を確実に行うことができるため、例えば固体撮像素子の評価システムの様に異なるクロックで動作する部品が混在するシステムに適用すると有用である。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態に係る位相補償クロック分周回路の回路図である。
【図２】図１に示す位相補償クロック分周回路の動作を説明するタイミングチャートである。
【図３】従来のクロック分周回路の回路図である。
【図４】図３に示すクロック分周回路の動作を説明するタイミングチャートである。
【符号の説明】
【００２８】
１ 源クロックで動作する部品
２ 源クロックを分周したクロックで動作する部品
３ 源クロック発生回路
４ 分周器を構成するフリップフロップ
５ 同期制御手段
１０ 同期信号検出部
１１ フリップフロップ
１２ 論理積ゲート
２０ 位相調整部
２１ 論理積ゲート
【特許請求の範囲】
【請求項１】
所定周期の第１クロックを動作クロックとする第１部品と、該第１クロックを分周した分周クロックを動作クロックとし前記第１部品と同期した処理を行う第２部品とが混在するシステムで用いられる位相補償クロック分周回路において、前記所定周期の第１クロックを発生し前記第１部品に出力するクロック発生手段と、前記第１クロックを分周して生成した第２クロックを前記第２部品に出力する分周手段と、前記第１部品が前記第１クロックから生成し前記第２部品に出力する同期信号を取り込み該同期信号のパルスエッジから所定の一定期間だけ遅延させた時点に位相を合わせた前記第２クロックを前記分周手段に発生させる同期制御手段とを備えることを特徴とする位相補償クロック分周回路。
【請求項２】
前記同期制御手段は、前記同期信号を取り込み該同期信号と前記第１クロックとから所定クロック数幅のパルス信号を生成する同期検出手段と、該パルス信号と前記分周手段の出力クロックとから該分周手段の入力信号をリセットする位相調整手段とを備えることを特徴とする請求項１に記載の位相補償クロック分周回路。
【請求項１】
所定周期の第１クロックを動作クロックとする第１部品と、該第１クロックを分周した分周クロックを動作クロックとし前記第１部品と同期した処理を行う第２部品とが混在するシステムで用いられる位相補償クロック分周回路において、前記所定周期の第１クロックを発生し前記第１部品に出力するクロック発生手段と、前記第１クロックを分周して生成した第２クロックを前記第２部品に出力する分周手段と、前記第１部品が前記第１クロックから生成し前記第２部品に出力する同期信号を取り込み該同期信号のパルスエッジから所定の一定期間だけ遅延させた時点に位相を合わせた前記第２クロックを前記分周手段に発生させる同期制御手段とを備えることを特徴とする位相補償クロック分周回路。
【請求項２】
前記同期制御手段は、前記同期信号を取り込み該同期信号と前記第１クロックとから所定クロック数幅のパルス信号を生成する同期検出手段と、該パルス信号と前記分周手段の出力クロックとから該分周手段の入力信号をリセットする位相調整手段とを備えることを特徴とする請求項１に記載の位相補償クロック分周回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００８−１９３２３５（Ｐ２００８−１９３２３５Ａ）
【公開日】平成２０年８月２１日（２００８．８．２１）
【国際特許分類】
【出願番号】特願２００７−２３１４９（Ｐ２００７−２３１４９）
【出願日】平成１９年２月１日（２００７．２．１）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
【公開日】平成２０年８月２１日（２００８．８．２１）
【国際特許分類】
【出願日】平成１９年２月１日（２００７．２．１）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
[ Back to top ]