光センサおよび表示装置
【課題】ダイナミックレンジが広く、かつ温度依存性が低減された光センサおよび、この光センサを用いた表示装置を提供する。
【解決手段】光センサは、蓄積ノードと、リセット信号配線と、読み出し信号配線と、光検出用素子と、遮光層を有する参照用素子と、リセット信号が供給されてから読み出し信号が供給されるまでのセンシング期間に、光検出素子を流れる光量に応じた電流および参照用素子に流れる電流に応じて変化した蓄積ノードの電位を、読み出し信号にしたがって読み出し出力する、第１のスイッチング素子と、蓄積ノードと参照用素子との間に設けられ、読み出し信号供給時に蓄積ノードの電位が参照用素子の蓄積ノードとは反対側の電位より高くなった場合に、蓄積ノードと参照用素子との間を非導通状態にする第２のスイッチング素子とを備える。
【解決手段】光センサは、蓄積ノードと、リセット信号配線と、読み出し信号配線と、光検出用素子と、遮光層を有する参照用素子と、リセット信号が供給されてから読み出し信号が供給されるまでのセンシング期間に、光検出素子を流れる光量に応じた電流および参照用素子に流れる電流に応じて変化した蓄積ノードの電位を、読み出し信号にしたがって読み出し出力する、第１のスイッチング素子と、蓄積ノードと参照用素子との間に設けられ、読み出し信号供給時に蓄積ノードの電位が参照用素子の蓄積ノードとは反対側の電位より高くなった場合に、蓄積ノードと参照用素子との間を非導通状態にする第２のスイッチング素子とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオード等の光検出素子を有する光センサおよび、この光センサを画素領域内に備えた表示装置に関する。
【背景技術】
【０００２】
従来、例えばフォトダイオード等の光検出素子を画素内に備えたことにより、外光の明るさを検出したり、ディスプレイに近接した物体の画像を取り込んだりすることが可能な、光センサ付き表示装置が提案されている。このような光センサ付き表示装置は、双方向通信用表示装置や、タッチパネル機能付き表示装置としての利用が想定されている。
【０００３】
従来の光センサ付き表示装置では、アクティブマトリクス基板において、信号線および走査線、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、画素電極等の周知の構成要素を半導体プロセスによって形成する際に、同時に、アクティブマトリクス基板上にフォトダイオード等を作り込む（特許文献１、非特許文献１参照）。
【０００４】
なお、光センサ付きの表示装置において、センサ出力が環境温度に大きく依存することが知られている。すなわち、環境温度が変化すると、それに伴って光検出素子の特性が変動してしまい、光強度の変化を正しく検出できなくなるという問題がある。
【０００５】
このような光センサの温度依存性は、暗電流（リーク電流とも呼ばれる）に起因している。この暗電流を補償するために、アクティブマトリクス基板上に、入射光の強度を検出する光検出素子（光検出用素子）を有する光センサ以外に、いわゆるダミーセンサとして暗電流のみを検出するための遮光された光検出素子（参照用素子）を設けた構成が知られている（特許文献２，３および非特許文献２参照）。この従来の構成においては、参照用素子からの出力は暗電流成分を反映しているので、光センサの後段の回路において、参照用素子からの出力を光検出素子の出力から相殺することにより、温度依存性を低減させたセンサ出力を得ることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３８５７号公報
【特許文献２】特開２００７−１８４５８号公報
【特許文献３】特開２００７−８１８７０号公報
【非特許文献】
【０００７】
【非特許文献１】“Ａ Ｔｏｕｃｈ Ｐａｎｅｌ Ｆｕｎｃｔｉｏｎ Ｉｎｔｅｇｒａｔｅｄ ＬＣＤ Ｉｎｃｌｕｄｉｎｇ ＬＴＰＳ Ａ/Ｄ Ｃｏｎｖｅｒｔｅｒ”， Ｔ．Ｎａｋａｍｕｒａ等， ＳＩＤ ０５ ＤＩＧＥＳＴ， ｐｐ１０５４−１０５５， ２００５
【非特許文献２】“ＬＴＰＳ Ａｍｂｉｅｎｔ Ｌｉｇｈｔ Ｓｅｎｓｏｒ ｗｉｔｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｍｐｅｎｓａｔｉｏｎ”，Ｓ．Ｋｏｉｄｅ等，ＩＤＷ‘０６ ｐｐ６８９−６９０，２００６
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、光検出素子と参照用素子とを画素領域内に配置する場合、光検出用素子の蓄積容量には、入射光に起因して発生する電流と暗電流との両方が充放電される。したがって、高温時に暗電流が増加することを考慮すると、光センサのダイナミックレンジを大きくとることができないという課題がある。
【０００９】
本発明は、上記の課題を鑑み、光検出素子と参照用素子とを画素領域内に配置する場合においても、ダイナミックレンジが広く、かつ温度依存性が低減された光センサおよび、このような光センサを有する表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明にかかる光センサは、上記の課題を解決するために、蓄積ノードと、リセット信号を前記蓄積ノードへ供給するリセット信号配線と、読み出し信号を前記蓄積ノードへ供給する読み出し信号配線と、前記蓄積ノードに接続され、受光した入射光の光量に応じて電流が流れる光検出用素子と、前記光検出用素子と、蓄積ノードを介して接続され、入射光に対する遮光層を有する参照用素子と、前記リセット信号が供給されてから前記読み出し信号が供給されるまでのセンシング期間に、前記光検出素子を流れる前記光量に応じた電流および前記参照用素子に流れる電流に応じて変化した蓄積ノードの電位を、前記読み出し信号にしたがって読み出し出力する、第１のスイッチング素子と、前記蓄積ノードと前記参照用素子との間に設けられ、前記読み出し信号供給時に蓄積ノードの電位が前記参照用素子の前記蓄積ノードとは反対側の電位より高くなった場合に、前記蓄積ノードと前記参照用素子との間を非導通状態にする第２のスイッチング素子と、を備える。
【発明の効果】
【００１１】
本発明によれば、ダイナミックレンジが広く、かつ温度依存性が低減された光センサおよび、このような光センサを有する表示装置を提供できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態にかかる光センサの等価回路図である。
【図２】本発明の一実施形態にかかる光センサの等価回路図である。
【図３】本発明の一実施形態にかかる光センサの等価回路図である。
【図４】本発明の一実施形態にかかる光センサの等価回路図である。
【図５】本発明の一実施形態にかかる表示装置の概略構成を示すブロック図である。
【図６】本発明の一実施形態にかかる表示装置における一画素の構成を示す等価回路図である。
【図７】本発明の一実施形態にかかる表示装置において、光センサへ配線ＲＳＴから供給されるリセット信号と配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。
【図８】本発明の一実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。
【図９】本発明の一実施形態にかかる表示装置におけるセンサ駆動タイミングを示すタイミングチャートである。
【図１０】本発明の一実施形態にかかるセンサ画素読み出し回路の内部構成を示す回路図である。
【図１１】本発明の一実施形態にかかる読み出し信号と、センサ出力と、センサ画素読み出し回路の出力との関係を示す波形図である。
【図１２】本発明の一実施形態にかかるセンサカラムアンプの構成例を示す回路図である。
【図１３】本発明の一実施形態にかかる表示装置における一画素の構成を示す等価回路図である。
【図１４】本発明の一実施形態にかかる表示装置において、光センサへ配線ＲＳＴから供給されるリセット信号と配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。
【図１５】本発明の一実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。
【図１６】本発明の一実施形態にかかる表示装置における一画素の構成を示す等価回路図である。
【図１７】本発明の一実施形態にかかる表示装置の一変形例を示す等価回路図である。
【図１８】本発明の一実施形態にかかる表示装置の一変形例を示す等価回路図である。
【図１９】本発明の一実施形態にかかる表示装置の一変形例を示す等価回路図である。
【図２０】本発明の一実施形態にかかる光センサの平面構造の一例を示す平面図である。
【図２１】本発明の一実施形態にかかる光センサの平面構造の一例を示す平面図である。
【図２２】本発明の一実施形態にかかる表示装置における一画素の構成を示す等価回路図である。
【図２３】本発明の一実施形態にかかる光センサが備えるコンデンサのＣＶ特性図である。
【図２４】本発明の一実施形態にかかる光センサにおける駆動信号の波形と、蓄積ノードの電位変化とを示すタイミングチャートである。
【図２５】本発明の一実施形態にかかる積分期間の最後から読み出し期間にかけての蓄積ノードの電位ＶINTの変化を示す波形図である。
【図２６Ａ】本発明の一実施形態にかかるコンデンサＣ１においてゲート電極の電位が閾値電圧よりも低いときの電荷の移動を示す断面模式図である。
【図２６Ｂ】本発明の一実施形態にかかるコンデンサＣ１においてゲート電極の電位が閾値電圧よりも高いときの電荷の移動を示す断面模式図である。
【図２７】本発明の一実施形態にかかる光センサの等価回路図である。
【図２８】本発明の一実施形態にかかる光センサの等価回路図である。
【発明を実施するための形態】
【００１３】
(1)本発明の一実施形態にかかる光センサは、蓄積ノードと、リセット信号を前記蓄積ノードへ供給するリセット信号配線と、読み出し信号を前記蓄積ノードへ供給する読み出し信号配線と、前記蓄積ノードに接続され、受光した入射光の光量に応じて電流が流れる光検出用素子と、前記光検出用素子と、蓄積ノードを介して接続され、入射光に対する遮光層を有する参照用素子と、前記リセット信号が供給されてから前記読み出し信号が供給されるまでのセンシング期間に、前記光検出素子を流れる前記光量に応じた電流および前記参照用素子に流れる電流に応じて変化した蓄積ノードの電位を、前記読み出し信号にしたがって読み出し出力する、第１のスイッチング素子と、前記蓄積ノードと前記参照用素子との間に設けられ、前記読み出し信号供給時に蓄積ノードの電位が前記参照用素子の前記蓄積ノードとは反対側の電位より高くなった場合に、前記蓄積ノードと前記参照用素子との間を非導通状態にする第２のスイッチング素子と、を備える構成である。
【００１４】
この構成においては、蓄積ノードの電位は、光検出用素子および参照用素子からの出力電流に応じて変化する。また、前記の接続ノードには、リセット信号が供給されてから読み出し信号が供給されるまでのセンシング期間（いわゆる積分期間）に、前記出力電流に応じて変化した前記蓄積ノードの電位を読み出すための第１のスイッチング素子が接続されている。これにより、前記蓄積ノードの電位は、読み出し期間において、光検出用素子から出力される光電流と暗電流との和（ＩPHOTO＋ＩDARK）と、参照用素子から出力される暗電流（ＩDARK、ただし光検出用素子からの暗電流ＩDARKの逆符号）との和に応じて変化することとなる。この結果、前記蓄積ノードの電位には、光電流ＩPHOTO成分のみが反映されることとなるので、暗電流ＩDARKの大きさに関わりなく、入射光の強度を正確に検出することができる。また、暗電流ＩDARKが蓄積ノードの電位変化に反映されないので、ダイナミックレンジを広くとることが可能となる。これにより、環境温度に影響されることなく外光の強度を高精度に検出できる光センサを備えた表示装置を実現することができる。さらに、読み出し期間中においては、蓄積ノードの電位が、参照用素子の蓄積ノードとは反対側の電位を超えた場合は、第２のスイッチング素子により参照用素子が前記蓄積ノードから分離される。そのため、蓄積ノードの電位が高くなっても、参照用素子側の電位に関わらず、センシング期間において変化した蓄積ノードの電位を正確に読み出し出力することができる。その結果、参照用素子側の電極を蓄積ノードより高く保持させておく必要がなくなり、回路設計の自由度を向上させることができる。
【００１５】
(2)前記の光センサは、前記第２のスイッチング素子が、ｐチャネル薄膜トランジスタであって、前記前記第２のスイッチング素子の制御電極が前記読み出し信号配線に接続された構成とすることができる。
【００１６】
(3)あるいは、前記第２のスイッチング素子が、ｎチャネル薄膜トランジスタであって、前記前記第２のスイッチング素子の制御電極が前記参照用素子の前記蓄積ノードとは反対側に接続された構成とすることもできる。
【００１７】
(4)前記の光センサは、前記蓄積ノードに一方の電極が接続された蓄積容量であって、前記光検出用素子および前記参照用素子からの出力電流を充放電する蓄積容量を備えた構成とすることもできる。
【００１８】
(5)前記の光センサは、前記読み出し信号に応じて、前記蓄積ノードの電位を増幅する増幅素子とを備える、構成とすることもできる。この構成によれば、読み出し信号に応じて蓄積ノードの電位を増幅する増幅素子を備えたことにより、積分期間終了時点における受光面の照度の差による蓄積ノードの電位差よりも、突き上げ後の電位差の方が大きくなる。例えば、暗状態の場合の蓄積期間終了時点の蓄積ノードの電位と、飽和レベルの光が入射した場合の蓄積期間終了時点の蓄積ノードの電位との電位差よりも、前記暗状態の場合の読み出し期間における突き上げ後の蓄積ノードの電位と、飽和レベルの光が入射した場合の読み出し期間における突き上げ後の蓄積ノードの電位との電位差の方が大きくなる。なお、この電位差の増幅機能は、暗状態の場合と飽和レベルの光が入射した場合とに限らず、任意の照度間で成立する。これにより、感度が高い光センサを有する表示装置を提供することができる。
【００１９】
(6)前記の光センサにおいて、前記増幅素子は、前記蓄積ノードと，前記第１のスイッチング素子との間に接続されたｐチャネルトランジスタであり、前記読み出し配線に接続される制御電極を備える構成とすることもできる。この場合、ｐチャネル薄膜トランジスタにおいて、前記光検出素子と前記蓄積ノードとを接続するシリコン膜の幅広部にチャネル領域が形成され、前記幅広部にオーバーラップするように当該ｐチャネル薄膜トランジスタのゲート電極が設けられた構成とすることが好ましい。この構成によれば、境界長を短くすることができ、寄生容量やリーク電流によるダイナミックレンジの減少を防止できるからである。
【００２０】
(7)前記の光センサにおいて、前記増幅素子は、前記蓄積ノードに一方の電極が接続され、前記読み出し配線に他方の電極が接続された可変コンデンサである構成とすることもできる。この場合、前記可変コンデンサとしては、例えば、前記読み出し信号配線と、絶縁膜と、シリコン膜に形成されたｐ型半導体領域とを含むＭＯＳコンデンサを用いることができる。あるいは、前記可変コンデンサとしては、前記センサスイッチング素子のゲート電極と、絶縁膜と、シリコン膜に形成されたｎ型半導体領域とを含むＭＯＳコンデンサを用いることができる。前者の構成によれば、前記読み出し信号配線を、当該可変コンデンサのゲート電極として用いることができるので、読み出し信号配線とゲート電極とを接続するための配線やコンタクトを設ける必要がないといった利点がある。
【００２１】
(8)あるいは、前記の光センサは、前記増幅素子がｎチャネル薄膜トランジスタである構成とすることもできる。(9)あるいは、前記の光センサは、前記増幅素子が、チャネル上にゲート電極を備えたダイオードである構成とすることもできる。この構成によれば、境界長を短くすることができる。
【００２２】
(10)なお、前記の光センサにおいて、光センサへの入射光がない場合に、前記光検出用素子からの出力電流と、前記参照用素子からの出力電流とが等しいことが好ましい。すなわち、光検出用素子の暗電流と参照用素子の暗電流とが等しければ、環境温度に変化があったときに、温度依存性をほぼ確実に除去することができるからである。
【００２３】
(11)また、前記の光センサにおいて、前記光検出用素子および前記参照用素子がフォトダイオードであり、前記光検出用素子および前記参照用素子において、ｐ層とｎ層との間隔の長さおよび幅が互いに略等しいことが好ましい。なお、「略等しい」とは、設計上の長さおよび幅が同じであっても、エッチングや露光などのプロセスばらつきによって長さおよび幅が厳密に設計値どおりになっていない場合も含む趣旨である。この構成によれば、自己寄生蓄積容量等によって若干の差が生じる可能性はあるものの、光検出用素子と参照用素子の特性がほぼ等しくなる。この結果、光検出用素子の暗電流と参照用素子の暗電流とが等しくなるので、環境温度に変化があったときに、温度依存性をほぼ確実に除去することができる。
【００２４】
(12)前記の光センサは、前記第１のスイッチング素子が１つのトランジスタで構成され、前記読み出し信号配線が前記蓄積容量の他方の電極に接続された構成とすることができる。(13)あるいは、前記の光センサは、前記第１のスイッチング素子が、第１のトランジスタおよび第２のトランジスタで構成され、前記第１のトランジスタの制御電極が、前記蓄積ノードに接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、電源電圧を供給する配線に接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、第２のトランジスタにおける制御電極以外の２つの電極の一方に接続され、前記第２のトランジスタの制御電極に、前記読み出し信号配線が接続され、前記蓄積容量の一方の電極が、電源電圧を供給する配線に接続され、前記第２のトランジスタにおける前記制御電極以外の２つの電極の他方が、前記出力電流の読み出し配線に接続された構成とすることもできる。
【００２５】
(14)あるいは、前記の光センサは、前記第１のスイッチング素子が、第１のトランジスタ、第２のトランジスタ、および第３のトランジスタで構成され、前記第１のトランジスタの制御電極が、前記蓄積ノードに接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、電源電圧を供給する配線に接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、第２のトランジスタにおける制御電極以外の２つの電極の一方に接続され、前記蓄積容量の一方の電極が、電源電圧を供給する配線に接続され、前記第２のトランジスタの制御電極に、前記読み出し信号配線が接続され、前記第２のトランジスタにおける前記制御電極以外の２つの電極の他方が、前記出力電流の読み出し配線に接続され、前記第３のトランジスタの制御電極に、前記リセット信号配線が接続され、前記第３のトランジスタの前記制御電極以外の２つの電極の一方が、前記蓄積ノードに接続され、前記第３のトランジスタの前記制御電極以外の２つの電極の他方が、電源電圧を供給する配線に接続された構成としても良い。
【００２６】
(15)前記の光センサは、アクティブマトリクス基板の画素領域に光センサを備えた表示装置に用いることができる。
【００２７】
以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明にかかる表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明にかかる表示装置は、光センサを有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置等としての利用が想定される。
【００２８】
また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
【００２９】
［第１の実施形態］
図１は、第１の実施形態に係る光センサの回路構成を示す図である。図１に示す光センサは、フォトダイオードＤ１，Ｄ２と、コンデンサＣINTと、薄膜トランジスタＭ２とｐチャネル薄膜トランジスタＭ８を備えている。フォトダイオードＤ１は、受光した入射光の光量に応じて電流が流れる光検出用素子の一例であり、フォトダイオードＤ２は、入射光に対する遮光層を有する参照用素子の一例である。
【００３０】
フォトダイオードＤ１，Ｄ２は、光が照射されないときの出力電流が等しくなるように、回路特性または素子特性が最適化されている。フォトダイオードのＩ−Ｖ特性（逆バイアス領域）は印加電圧に依存しないので、理想的には、フォトダイオードＤ１，Ｄ２のサイズ（光検出領域として機能する半導体層の長さＬと幅Ｗ）が同じであれば、暗電流は等しくなる。なお、フォトダイオードＤ１，Ｄ２としては、例えば、ラテラル構造または積層構造のＰＮ接合またはＰＩＮ接合ダイオードを用いることが可能である。この場合、上述したように、ｐ層とｎ層との境界領域（すなわち光検出領域として機能する半導体層）の長さと幅がそれぞれ等しい２つのフォトダイオードを、フォトダイオードＤ１，Ｄ２として用いることが好ましい。この好ましい構成によれば、自己寄生容量による微差があるかも知れないが、光が照射されないときのフォトダイオードＤ１，Ｄ２の出力電流をほぼ等しくすることができる。なお、フォトダイオードＤ１は入射光を受光するが、フォトダイオードＤ２は暗電流を検出する参照用素子として用いられるため、外光が入射しないように遮光されている。
【００３１】
フォトダイオードＤ１のアノードには、リセット信号を供給するための配線ＲＳＴが接続されている。フォトダイオードＤ１のカソードは蓄積ノードＩＮＴに接続されている。蓄積ノードＩＮＴには、コンデンサＣINTの電極の一方が接続されており、コンデンサＣINTの電極の他方は、配線ＲＷＳに接続されている。配線ＲＷＳは、蓄積ノードＩＮＴへ読み出し信号を供給する読み出し信号配線の一例である。
【００３２】
フォトダイオードＤ２のカソードは、一定の電圧ＶCの信号を供給する参照用電圧配線ＶＣ（ＤＣ電源）に接続されている。フォトダイオードＤ２のアノードは、蓄積ノードＩＮＴにｐチャネル薄膜トランジスタＭ８を介して接続されている。すなわち、ｐチャネル薄膜トランジスタＭ８のソースはフォトダイオードＤ２のアノードに、ドレインは蓄積ノードＩＮＴに、ゲート（制御電極の一例）は、配線ＲＷＳに接続されている。
【００３３】
蓄積ノードＩＮＴには、トランジスタＭ２のゲート（制御電極）が接続されている。トランジスタＭ２のドレインは定電圧ＶDDを光センサへ供給するための配線ＶＤＤに接続され、ソースは、出力のための配線ＯＵＴに接続されている。
【００３４】
図１に示す回路構成においては、フォトダイオードＤ１およびＤ２に流れる電流により、コンデンサＣINTに充電または放電される。そのため、蓄積ノードＩＮＴの電位は、フォトダイオードＤ１およびＤ２に流れる電流により変化する。例えば、配線ＲＳＴからリセット信号が供給されてから、配線ＲＷＳから読み出し信号が供給されるまでのセンシング期間に、フォトダイオードＤ１の受光量に応じて流れる電流およびフォトダイオードＤ２に流れる電流に応じて蓄積ノードＩＮＴの電位は変化する。読み出し信号供給時には、トランジスタＭ２が導通状態になることで、蓄積ノードＩＮＴの電位は変化に応じた信号が配線ＶＯＵＴへ出力される。
【００３５】
また、ｐチャネル薄膜トランジスタＭ８は、読み出し信号供給時に、読み出し信号ＶRWSが、蓄積ノードＩＮＴの電位ＶINTとｐチャネル薄膜トランジスタＭ８の閾値Vthとを加算した値より高くなるときには、非導通状態になる。すなわち、読み出し信号ＶRWSが、蓄積ノードＩＮＴの電位ＶINTとｐチャネル薄膜トランジスタＭ８の閾値Vthとを加算した値より高くなるときには、蓄積ノードＩＮＴとフォトダイオードＤ２とが電気的に分離される。その結果、蓄積ノードＩＮＴの電位を、読み出し信号により電圧ＶC以上に突き上げることができる。
【００３６】
図２は、本実施形態における光センサの回路構成の変形例を示す図である。図２に示す例では、フォトダイオードＤ２と蓄積ノードＩＮＴの間には、ｎチャネル薄膜トランジスタＭ９が接続されている。すなわち、ｎチャネル薄膜トランジスタＭ９のドレインは、フォトダイオードＤ２のアノードに、ソースは蓄積ノードＩＮＴに、ゲート（制御電極）は、Ｖｃへ接続されている。
【００３７】
図２に示す回路構成においても、ｎチャネル薄膜トランジスタＭ９は、蓄積ノードＩＮＴの電位ＶINTが、電圧ＶCからｎチャネル薄膜トランジスタＭ９の閾値Vthを減算した値より高いときには、非導通状態になる。すなわち、蓄積ノードＩＮＴの電位ＶINTが、電圧ＶCからｎチャネル薄膜トランジスタＭ９の閾値Vthを減算した値より高いときには、蓄積ノードＩＮＴとフォトダイオードＤ２とが電気的に分離される。その結果、蓄積ノードＩＮＴの電位を、読み出し信号により電圧ＶC以上に突き上げることができる。
【００３８】
ここで、図７および図８を参照し、本実施形態にかかる光センサの動作について説明する。図７は、光センサへ配線ＲＳＴから供給されるリセット信号と配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。図８は、第１の実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。
【００３９】
図７および図８に示す例では、リセット信号のハイレベルＶRST.Hは０Ｖ、ローレベルＶRST.Lは−４Ｖである。この例では、リセット信号のハイレベルＶRST.HはＶSSに等しい。また、読み出し信号のハイレベルＶRWS.Hは４Ｖ、ローレベルＶRWS.Lは−４Ｖである。この例では、読み出し信号のハイレベルＶRWS.HがＶDDに等しく、ローレベルＶRWS.LがＶSSRに等しい。
【００４０】
まず、センサロウドライバ５から配線ＲＳＴへ供給されるリセット信号がローレベル（−４Ｖ）から立ち上がってハイレベル（０Ｖ）になると、フォトダイオードＤ１は順方向バイアスとなる。このとき、トランジスタＭ２のゲート電極の電位ＶINTはトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。また、ｐチャネル薄膜トランジスタＭ８のゲート電極の電位は読み出し信号のローレベル（−４Ｖ）と等しいので、ｐチャネル薄膜トランジスタＭ８は導通状態となっている。このため、フォトダイオードＤ２もリセット信号によってリセットされる。
【００４１】
次に、リセット信号がローレベルＶRST.Lに戻ることにより、光電流の積分期間（図８に示す期間ＴINT）が始まる。積分期間においては、フォトダイオードＤ１，Ｄ２は逆バイアスとなり、電流がコンデンサＣINTから流れ出し、コンデンサＣINTを放電させる。このとき、フォトダイオードＤ１により、入射光によって生じる光電流ＩPHOTOと暗電流ＩDARKとの和が蓄積ノードＩＮＴから流れ出す。一方、フォトダイオードＤ２により、暗電流−ＩDARKが、ｐチャネル薄膜トランジスタＭ８を介して、蓄積ノードＩＮＴから流れ出す。この結果、実質的に、コンデンサＣINTから蓄積ノードＩＮＴへ流れ出す電流は、光電流ＩPHOTOの分だけとなる。積分期間においても、ＶINTがトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。
【００４２】
積分期間が終わると、図７に示すように、読み出し信号ＲＷＳが立ち上がることにより、読み出し期間が始まる。なお、読み出し期間は、読み出し信号ＲＷＳがハイレベルの間、継続する。読み出し期間においては、ｐチャネル薄膜トランジスタＭ８のゲートの電位は、読み出し信号ＶRWSと等しい。よって、ｐチャネル薄膜トランジスタＭ８のゲートの電位が閾値電圧よりも高くなることにより、ｐチャネル薄膜トランジスタＭ８は非導通状態となる。このため、読み出し信号ＲＷＳが供給されることによって、フォトダイオードＤ２が順バイアスになることはない。
【００４３】
また、コンデンサＣINTに対して電荷注入が起こる。この結果、トランジスタＭ２のゲート電極の電位ＶINTが、トランジスタＭ２の閾値電圧よりも高くなる。これにより、トランジスタＭ２は導通状態となる。例えば、配線ＯＵＴの端部にバイアストランジスタＭ３（図示せず）を設けることにより、トランジスタＭ２およびＭ３はソースフォロアアンプとして機能する。すなわち、トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧は、積分期間にフォトダイオードＤ１へ入射した光による光電流ＩPHOTOの積分値に相当する。
【００４４】
なお、図８において、破線で示した波形は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表し、実線で示した波形は、フォトダイオードＤ１に外光が入射した場合の電位ＶINTの変化を表している。図８のΔＶが、フォトダイオードＤ１からの光電流ＩPHOTOの積分値に比例した電位差である。
【００４５】
本実施形態にかかる光センサは、上述のとおり、フォトダイオードＤ１の光電流ＩPHOTO分のみをコンデンサＣINTへ充放電するので、暗電流ＩDARKの大きさに関わりなく、外光の強度を正確に検出することができる。また、暗電流ＩDARKがコンデンサＣINTから放電されないので、ダイナミックレンジを広くとることが可能となる。これにより、環境温度に影響されることなく外光の強度を高精度に検出できる光センサを実現することが可能となる。
【００４６】
また、参照電圧配線ＶＣの電圧ＶCは、リセット信号のハイレベルＶRST.Hよりも高ければよいことから、参照電圧配線ＶＣにはＤＣ電源を使用することができる。
【００４７】
さらに、配線ＲＷＳにより読み出し信号が供給されると、ｐチャネル薄膜トランジスタＭ８が非導通状態となることによりフォトダイオードＤ２が無効化されるため、読み出し期間においてフォトダイオードＤ２を逆バイアスに保持しておく必要がない。このため、フォトダイオードＤ２のカソードの接続先である参照電圧配線ＶＣの電圧を高く設定する必要がない。
【００４８】
このように、読み出し信号の電圧設計の自由度が高まるため、例えば、読み出し信号を供給する配線ＲＷＳに増幅素子を接続した構成も可能になる。図３は、図１に示す光センサにおいて、コンデンサＣINTの代わりに増幅素子を用いた場合の回路構成の例を示す図である。
【００４９】
図３に示す光センサは、増幅素子の一例であるｐチャネル薄膜トランジスタＭ１０を備える。ｐチャネル薄膜トランジスタＭ１０のドレインは蓄積ノードＩＮＴに、ソースはトランジスタＭ２のゲートに、ゲートは読み出し信号を供給する配線ＲＷＳに接続されている。
【００５０】
図４に示す光センサは、図２に示す光センサにおいて、コンデンサＣINTの代わりにｐチャネル薄膜トランジスタＭ１０を用いた場合の回路構成の例を示す図である。ｐチャネル薄膜トランジスタＭ１１のドレインは蓄積ノードＩＮＴに、ソースはトランジスタＭ２のゲートに、ゲートは読み出し信号を供給する配線ＲＷＳに接続されている。
【００５１】
図３、４に例示する増幅素子（ｐチャネル薄膜トランジスタＭ１０、Ｍ１１）は、蓄積ノードＩＮＴの電位を増幅する増幅素子の一例である。増幅素子としては、ｐチャネル薄膜トランジスタの他に、例えば、可変コンデンサ（詳細は後述）、ｎチャネル薄膜トランジスタまたはチャネル上にゲート電極を備えたダイオード等を用いることができる。
【００５２】
ｐチャネル薄膜トランジスタＭ１０、Ｍ１１により、蓄積ノードＩＮＴの電位を増幅して、読み出すことができる。これらのｐチャネル薄膜トランジスタＭ１０、Ｍ１１のような増幅素子の動作条件は、読み出し信号のローレベルＶRWS.Lが、蓄積ノードの電位ＶINTとpチャネル薄膜トランジスタＭ１０またはＭ１１の閾値Vthとを加算した値を超えないことである。センシング期間（リセット信号が供給されてから読み出し信号が供給されるまでの期間）ではｐチャネル薄膜トランジスタＭ１０、Ｍ１１は導通状態であり、読み出し期間に導通状態から非道通状態に変化する（動作の詳細は後述する）。読み出し信号は、参照用電圧ＶＣに関わらず自由に設定できるので、図３、４に例示するように、増幅素子を用いた構成が可能になる。
【００５３】
［第２の実施形態］
最初に、図５および図６を参照しながら、本発明の第１の実施形態にかかる光センサを備える液晶表示装置の構成について説明する。
【００５４】
図５は、本発明の一実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板１００の概略構成を示すブロック図である。図５に示すように、アクティブマトリクス基板１００は、ガラス基板上に、画素領域１、ディスプレイゲートドライバ２、ディスプレイソースドライバ３、センサカラム（ｃｏｌｕｍｎ）ドライバ４、センサロウ（ｒｏｗ）ドライバ５、バッファアンプ６、ＦＰＣコネクタ７を少なくとも備えている。また、画素領域１内の光検出素子（後述）で取り込まれた画像信号を処理するための信号処理回路８が、前記ＦＰＣコネクタ７とＦＰＣ９とを介して、アクティブマトリクス基板１００に接続されている。
【００５５】
なお、アクティブマトリクス基板１００上の上記の構成部材は、半導体プロセスによってガラス基板上にモノリシックに形成することも可能である。あるいは、上記の構成部材のうちのアンプやドライバ類を、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）技術等によってガラス基板上に実装した構成としても良い。あるいは、図５においてアクティブマトリクス基板１００上に示した上記の構成部材の少なくとも一部が、ＦＰＣ９上に実装されることも考えられる。アクティブマトリクス基板１００は、全面に対向電極が形成された対向基板（図示せず）と貼り合わされ、その間隙に液晶材料が封入される。
【００５６】
画素領域１は、画像を表示するために、複数の画素が形成された領域である。本実施形態では、画素領域１における各画素内には、画像を取り込むための光センサが設けられている。図６は、アクティブマトリクス基板１００の画素領域１における画素と光センサとの配置を示す等価回路図である。図６の例では、１つの画素が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の絵素によって形成され、この３絵素で構成される１つの画素内に、２つのフォトダイオードＤ１，Ｄ２とコンデンサＣINTと薄膜トランジスタＭ２とｐチャネル薄膜トランジスタＭ８によって構成される１つの光センサが設けられている。画素領域１は、Ｍ行×Ｎ列のマトリクス状に配置された画素と、同じくＭ行×Ｎ列のマトリクス状に配置された光センサとを有する。なお、上述のとおり、絵素数は、Ｍ×３Ｎである。
【００５７】
このため、図６に示すように、画素領域１は、画素用の配線として、マトリクス状に配置されたゲート線ＧＬおよびソース線ＣＯＬを有している。ゲート線ＧＬは、ディスプレイゲートドライバ２に接続されている。ソース線ＣＯＬは、ディスプレイソースドライバ３に接続されている。なお、ゲート線ＧＬは、画素領域１内にＭ行設けられている。以下、個々のゲート線ＧＬを区別して説明する必要がある場合は、ＧＬｉ（ｉ＝１〜Ｍ）のように表記する。一方、ソース線ＣＯＬは、上述のとおり、１つの画素内の３絵素にそれぞれ画像データを供給するために、１画素につき３本ずつ設けられている。ソース線ＣＯＬを個々に区別して説明する必要がある場合は、ＣＯＬｒｊ，ＣＯＬｇｊ，ＣＯＬｂｊ（ｊ＝１〜Ｎ）のように表記する。
【００５８】
ゲート線ＧＬとソース線ＣＯＬとの交点には、画素用のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）Ｍ１が設けられている。なお、図６では、赤色、緑色、青色のそれぞれの絵素に設けられている薄膜トランジスタＭ１を、Ｍ１ｒ，Ｍ１ｇ，Ｍ１ｂと表記している。薄膜トランジスタＭ１のゲート電極はゲート線ＧＬへ、ソース電極はソース線ＣＯＬへ、ドレイン電極は図示しない画素電極へ、それぞれ接続されている。これにより、図６に示すように、薄膜トランジスタＭ１のドレイン電極と対向電極（ＶＣＯＭ）との間に液晶容量ＬＣが形成される。また、ドレイン電極とＴＦＴＣＯＭとの間に補助容量ＬＳが形成されている。
【００５９】
図６において、１本のゲート線ＧＬｉと１本のソース線ＣＯＬｒｊとの交点に接続された薄膜トランジスタＭ１ｒによって駆動される絵素は、この絵素に対応するように赤色のカラーフィルタが設けられ、ソース線ＣＯＬｒｊを介してディスプレイソースドライバ３から赤色の画像データが供給されることにより、赤色の絵素として機能する。また、ゲート線ＧＬｉとソース線ＣＯＬｇｊとの交点に接続された薄膜トランジスタＭ１ｇによって駆動される絵素は、この絵素に対応するように緑色のカラーフィルタが設けられ、ソース線ＣＯＬｇｊを介してディスプレイソースドライバ３から緑色の画像データが供給されることにより、緑色の絵素として機能する。さらに、ゲート線ＧＬｉとソース線ＣＯＬｂｊとの交点に接続された薄膜トランジスタＭ１ｂによって駆動される絵素は、この絵素に対応するように青色のカラーフィルタが設けられ、ソース線ＣＯＬｂｊを介してディスプレイソースドライバ３から青色の画像データが供給されることにより、青色の絵素として機能する。
【００６０】
なお、図６の例では、光センサは、画素領域１において、１画素（３絵素）に１つの割合で設けられている。ただし、画素と光センサの配置割合は、この例のみに限定されず、任意である。例えば、１絵素につき１つの光センサが配置されていても良いし、複数画素に対して１つの光センサが配置された構成であっても良い。
【００６１】
光センサは、図６に示すように、フォトダイオードＤ１，Ｄ２と、コンデンサＣINTと、薄膜トランジスタＭ２とｐチャネル薄膜トランジスタＭ８を備えている。図６に示す光センサは、図１に示した回路構成と同様である。 図６の例では、ソース線ＣＯＬｒが、センサカラムドライバ４から定電圧ＶDDを光センサへ供給するための配線ＶＤＤを兼ねている。また、ソース線ＣＯＬｇが、センサ出力用の配線ＯＵＴを兼ねている。
【００６２】
フォトダイオードＤ１のアノードには、リセット信号を供給するための配線ＲＳＴが接続されている。フォトダイオードＤ１とｐチャネル薄膜トランジスタＭ８とは直列に接続されており、フォトダイオードＤ１のカソードとｐチャネル薄膜トランジスタＭ８のドレインとの間に、トランジスタＭ２のゲートと、コンデンサＣINTの電極の一方が接続されている。ｐチャネル薄膜トランジスタＭ８のソースは、フォトダイオードＤ２のアノードに接続されている。ｐチャネル薄膜トランジスタＭ８のゲートは、配線ＲＷＳに接続されている。フォトダイオードＤ２のカソードは、参照電圧配線ＶＣに接続されている。
【００６３】
トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは配線ＯＵＴに接続されている。配線ＲＳＴ，ＲＷＳは、センサロウドライバ５に接続されている。これらの配線ＲＳＴ，ＲＷＳは１行毎に設けられているので、以降、各配線を区別する必要がある場合は、ＲＳＴｉ，ＲＷＳｉ（ｉ＝１〜Ｍ）のように表記する。
【００６４】
センサロウドライバ５は、所定の時間間隔（ｔrow）で、図６に示した配線ＲＳＴｉとＲＷＳｉとの組を順次選択していく。これにより、画素領域１において信号電荷を読み出すべき光センサの行（ｒｏｗ）が順次選択される。
【００６５】
なお、図６に示すように、配線ＯＵＴの端部には、絶縁ゲート型電界効果トランジスタＭ３のドレインが接続されている。また、このトランジスタＭ３のドレインには、出力配線ＳＯＵＴが接続され、トランジスタＭ３のドレインの電位ＶSOUTが、光センサからの出力信号としてセンサカラムドライバ４へ出力される。トランジスタＭ３のソースは、配線ＶＳＳに接続されている。トランジスタＭ３のゲートは、参照電圧配線ＶＢを介して、参照電圧電源（図示せず）に接続されている。
【００６６】
本実施形態にかかる光センサの動作は、図７および図８に示した動作と同様である。
【００６７】
図７および図８に示した動作のように、リセットパルスによる初期化と、積分期間における光電流の積分と、読み出し期間におけるセンサ出力の読み出しとを周期的に行うことにより、各画素の光センサ出力を得ることができる。
【００６８】
本実施形態にかかる表示装置の各画素に設けられた光センサは、上述のとおり、フォトダイオードＤ１の光電流ＩPHOTO分のみをコンデンサＣINTへ充放電するので、暗電流ＩDARKの大きさに関わりなく、外光の強度を正確に検出することができる。また、暗電流ＩDARKがコンデンサＣINTから放電されないので、ダイナミックレンジを広くとることが可能となる。これにより、環境温度に影響されることなく外光の強度を高精度に検出できる光センサを実現することが可能となる。
【００６９】
また、参照電圧配線ＶＣの電圧は、リセット信号のハイレベルＶRST.Hよりも高ければよいことから、参照電圧配線ＶＣにはＤＣ電源を使用することができる。
【００７０】
さらに、読み出し信号ＲＷＳが供給されると、ｐチャネル薄膜トランジスタＭ８が非導通状態となることによりフォトダイオードＤ２が無効化されるため、読み出し期間においてフォトダイオードＤ２を逆バイアスに保持しておく必要がない。このため、フォトダイオードＤ２のカソードの接続先である参照電圧配線ＶＣの電圧を高く設定する必要がない。
【００７１】
また、参照電圧配線ＶＣに代えて、既存の配線を用いて回路を構成することもできる。例えば、特性安定化のためにフォトダイオード上に形成された透明電極ＩＴＯで形成されたシールド電極を用いて回路を構成することもできる。図２０は、本実施形態にかかる光センサの平面構造の一例を示す平面図である。
【００７２】
図２０に示すように、本実施形態にかかる光センサは、ソース線ＣＯＬｇとＣＯＬｂとの間の領域にトランジスタＭ２を備えている。フォトダイオードＤ１は、ベースとなるシリコン膜に、ｐ型半導体領域１０２ｐと、ｉ型半導体領域１０２ｉと、ｎ型半導体領域１０２ｎとが直列に形成された、ラテラル構造のＰＩＮダイオードである。ｐ型半導体領域１０２ｐは、フォトダイオードＤ１のアノードとなり、配線１０８およびコンタクト１０９，１１０を介して配線ＲＳＴに接続される。ｎ型半導体領域１０２ｎは、フォトダイオードＤ１のカソードとなり、シリコン膜の延設部１０７，コンタクト１０５，１０６、および配線１０４を介して、トランジスタＭ２のゲート電極１０１に接続される。
【００７３】
フォトダイオードＤ２は、フォトダイオードＤ１と同様に、ベースとなるシリコン膜に、ｐ型半導体領域１０２ｐと、ｉ型半導体領域１０２ｉと、ｎ型半導体領域１０２ｎとが直列に形成された、ラテラル構造のＰＩＮダイオードである。ただし、ｎ型半導体領域１０２ｎ（カソード）が、配線１１５およびコンタクト１１６，１１７を介してシールド電極１１４に接続される。また、ｐ型半導体領域１０２ｐ（アノード）が、シリコン膜の延設部１０７，コンタクト１０５，１０６、および配線１０４を介して、トランジスタＭ２のゲート電極１０１に接続される。
【００７４】
この構成において、配線ＲＳＴ，ＲＷＳは、トランジスタＭ２のゲート電極１０１と同じ金属により同じ工程で形成されている。また、配線１０４，１０８は、ソース線ＣＯＬと同じ金属により同じ工程で形成されている。フォトダイオードＤ１，２の背面には、バックライト光がセンサへ入射することを防止するための遮光膜１１３が設けられている。
【００７５】
なお、本実施形態においては、ｐチャネル薄膜トランジスタＭ８を備えた光センサを開示したが、図１７に示すように、ｐチャネル薄膜トランジスタＭ８に代えてｎチャネル薄膜トランジスタＭ９を備える構成としても良い。図１７においては、ｎチャネル薄膜トランジスタＭ９のゲートは、配線ＲＷＳではなく、フォトダイオードＤ２のカソードと同様に、参照電圧配線ＶＣに接続されている。なお、参照電圧配線ＶＣの電圧は、リセット信号のハイレベルＶRST.Hよりも高く、読み出し信号のハイレベルＶRWS.Hよりも低ければ良い。
【００７６】
読み出し信号ＲＷＳが立ち上がると、ＶINTの電位が突き上げられる。この直後においては、突き上げられたＶINTの電位が、ＶＣからｎチャネル薄膜トランジスタＭ９の閾値Ｖｔｈを減算した値よりも高くなった時点で、ｎチャネル薄膜トランジスタＭ９にオフ電圧がかかる。つまり、オフ電圧がかかった時点で、ｎチャネル薄膜トランジスタＭ９は非導通状態となる。これにより、読み出し信号ＲＷＳによって、ＶINTをＶＣよりも高い電位に突き上げることができる。
【００７７】
この構成によっても、フォトダイオードＤ１の光電流ＩPHOTO分のみをコンデンサＣINTへ充放電するので、暗電流ＩDARKの大きさに関わりなく、外光の強度を正確に検出することができる。また、暗電流ＩDARKがコンデンサＣINTから放電されないので、ダイナミックレンジを広くとることが可能となる。これにより、環境温度に影響されることなく外光の強度を高精度に検出できる光センサを実現することが可能となる。
【００７８】
なお、図１７に示した構成は、図６に示した構成に対して、以下の利点を有する。図１７の構成の場合は、読み出し信号ＲＷＳの電圧（ＶRWS.HまたはＶRWS.L）を設定する場合の自由度が高い。これに対して、図６に示した構成は、読み出し信号ＲＷＳのローレベルＶRWS.Lを、リセット信号のハイレベルＶRST.Hよりも小さく設定する必要がある。
【００７９】
図２１は、図１７にかかる光センサの平面構造の一例を示す平面図である。なお、以下の図２１の説明においては、上述の図２０で説明した構成と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。図２１に示すように、ｎチャネル薄膜トランジスタＭ９のゲート電極は、コンタクト１１９，１２０および配線１１８を介して、シールド電極１１４に接続される。
【００８０】
なお、本実施形態では、前述したように、ソース線ＣＯＬｒ，ＣＯＬｇ，ＣＯＬｂを光センサ用の配線ＶＤＤ，ＯＵＴ，ＶＳＳとして共用しているので、図９に示すように、ソース線ＣＯＬｒ，ＣＯＬｇ，ＣＯＬｂを介して表示用の画像データ信号を入力するタイミングと、センサ出力を読み出すタイミングとを区別する必要がある。図９の例では、水平走査期間において表示用画像データ信号の入力が終わった後に、水平ブランキング期間等を利用してセンサ出力の読み出しが行われる。すなわち、表示用画像データ信号の入力が終わった後に、ソース線ＣＯＬｒには定電圧ＶDDが印加される。
【００８１】
センサカラムドライバ４は、図５に示すように、センサ画素読み出し回路４１と、センサカラムアンプ４２と、センサカラム走査回路４３とを含む。センサ画素読み出し回路４１には、画素領域１からセンサ出力ＶSOUTを出力する配線ＳＯＵＴ（図１０参照）が接続されている。図５において、配線ＳＯＵＴｊ（ｊ＝１〜Ｎ）により出力されるセンサ出力を、ＶSOUTjと表記している。センサ画素読み出し回路４１は、センサ出力ＶSOUTjのピークホールド電圧ＶSjを、センサカラムアンプ４２へ出力する。センサカラムアンプ４２は、画素領域１のＮ列の光センサにそれぞれ対応するＮ個のカラムアンプを内蔵しており、個々のカラムアンプでピークホールド電圧ＶSj（ｊ＝１〜Ｎ）を増幅し、ＶCOUTとしてバッファアンプ６へ出力する。センサカラム走査回路４３は、センサカラムアンプ４２のカラムアンプをバッファアンプ６への出力へ順次接続するために、カラムセレクト信号ＣＳj（ｊ＝１〜Ｎ）を、センサカラムアンプ４２へ出力する。
【００８２】
ここで、図１０および図１１を参照し、画素領域１からセンサ出力ＶSOUTが読み出された後のセンサカラムドライバ４およびバッファアンプ６の動作について説明する。図１０は、センサ画素読み出し回路４１の内部構成を示す回路図である。図１１は、読み出し信号ＶRWSと、センサ出力ＶSOUTと、センサ画素読み出し回路の出力ＶSとの関係を示す波形図である。前述のように、読み出し信号がハイレベルＶRWS.Hになったとき、トランジスタＭ２が導通することにより、トランジスタＭ２，Ｍ３によりソースフォロアアンプが形成され、センサ出力ＶSOUTがセンサ画素読み出し回路４１のサンプルキャパシタＣSAMに蓄積される。これにより、読み出し信号がローレベルＶRWS.Lになった後も、その行の選択期間（ｔrow）中、センサ画素読み出し回路４１からセンサカラムアンプ４２への出力電圧ＶSは、図１１に示すように、センサ出力ＶSOUTのピーク値と等しいレベルに保持される。
【００８３】
次に、センサカラムアンプ４２の動作について、図１２を参照しながら説明する。図１２に示すように、センサ画素読み出し回路４１から、各列の出力電圧ＶSj（ｊ＝１〜Ｎ）が、センサカラムアンプ４２のＮ個のカラムアンプへ入力される。図１２に示すように、各カラムアンプは、トランジスタＭ６，Ｍ７から構成されている。センサカラム走査回路４３によって生成されるカラムセレクト信号ＣＳjが、１つの行の選択期間（ｔrow）中に、Ｎ列のカラムのそれぞれに対して順次ＯＮとなることにより、センサカラムアンプ４２中のＮ個のカラムアンプのうちいずれか１つのみのトランジスタＭ６がＯＮとなり、そのトランジスタＭ６を介して、各列の出力電圧ＶSj（ｊ＝１〜Ｎ）のいずれかのみが、センサカラムアンプ４２からの出力ＶCOUTとして出力される。バッファアンプ６は、センサカラムアンプ４２から出力されたＶCOUTをさらに増幅し、パネル出力（光センサ信号）Ｖoutとして信号処理回路８へ出力する。
【００８４】
なお、センサカラム走査回路４３は、上述のように光センサの列を１列ずつ走査するようにしても良いが、これに限定されず、光センサの列をインタレース走査する構成としても良い。また、センサカラム走査回路４３が、例えば４相等の多相駆動走査回路として形成されていても良い。
【００８５】
以上の構成により、本実施形態にかかる表示装置は、画素領域１において画素毎に形成されたフォトダイオードＤ１の受光量に応じたパネル出力ＶOUTを得る。パネル出力ＶOUTは、信号処理回路８に送られてＡ／Ｄ変換され、パネル出力データとしてメモリ（図示せず）に蓄積される。つまり、このメモリには、画素領域１の画素数（光センサ数）と同数のパネル出力データが蓄積されることとなる。信号処理回路８では、メモリに蓄積されたパネル出力データを用いて、画像取り込みやタッチ領域の検出等の各種信号処理を行う。なお、本実施形態では、信号処理回路８のメモリに、画素領域１の画素数（光センサ数）と同数のパネル出力データを蓄積するものとしたが、メモリ容量等の制約により、必ずしも画素数と同数のパネル出力データを蓄積することを要しない。
【００８６】
［第３の実施形態］
本発明の第３の実施形態にかかる表示装置について、以下に説明する。なお、前述の第２の実施形態において説明した構成と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。
【００８７】
図１３は、第３の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。図１３に示すように、第３の実施形態にかかる表示装置の光センサは、フォトダイオードＤ１，Ｄ２、コンデンサＣINT、薄膜トランジスタＭ２およびｐチャネル薄膜トランジスタＭ８に加えて、薄膜トランジスタＭ４をさらに備えている。
【００８８】
本実施形態の光センサにおいては、コンデンサＣINTの一方の電極が、フォトダイオードＤ１のカソードとｐチャネル薄膜トランジスタＭ８のドレインとの間と、薄膜トランジスタＭ２のゲート電極とに接続され、コンデンサＣINTの他方の電極は、配線ＶＤＤに接続されている。また、薄膜トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは薄膜トランジスタＭ４のドレインに接続されている。薄膜トランジスタＭ４のゲートは、読み出し信号配線ＲＷＳに接続されている。薄膜トランジスタＭ４のソースは、配線ＯＵＴに接続されている。なお、この例では、コンデンサＣINTの電極の一つと、薄膜トランジスタＭ４のドレインとが、共に、共通の定電圧配線（配線ＶＤＤ）に接続されている構成を示したが、これらが互いに異なる定電圧配線に接続された構成であっても構わない。
【００８９】
ここで、本実施形態にかかる光センサの動作について、図１４および図１５を参照しながら説明する。
【００９０】
図１４は、光センサへ配線ＲＳＴから供給されるリセット信号と配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。図１５は、第３の実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。
【００９１】
リセット信号のハイレベルＶRST.Hは、薄膜トランジスタＭ２がオン状態になる電位に設定される。図１４に示す例では、リセット信号のハイレベルＶRST.Hは８Ｖである。また、リセット信号のローレベルＶRST.Lは０Ｖである。この例では、リセット信号のハイレベルＶRST.HはＶDDに等しく、ローレベルＶRST.LはＶSSに等しい。また、読み出し信号のハイレベルＶRWS.Hは８Ｖ、ローレベルＶRWS.Lは０Ｖである。この例では、読み出し信号のハイレベルＶRWS.HがＶDDに等しく、ローレベルＶRWS.LがＶSSに等しい。
【００９２】
まず、センサロウドライバ５から配線ＲＳＴへ供給されるリセット信号がローレベル（０Ｖ）から立ち上がってハイレベル（８Ｖ）になると、フォトダイオードＤ１は順方向バイアスとなる。このとき、トランジスタＭ２はオン状態となるが、読み出し信号ＲＷＳがローレベルであり、トランジスタＭ４がオフ状態なので、配線ＯＵＴへの出力はない。
【００９３】
次に、リセット信号がローレベルＶRST.Lに戻ることにより、光電流の積分期間（図１５に示す期間ＴINT）が始まる。積分期間においては、フォトダイオードＤ１，Ｄ２は逆バイアスとなり、電流がコンデンサＣINTから流れ出し、コンデンサＣINTを放電させる。このとき、フォトダイオードＤ１により、入射光によって生じる光電流ＩPHOTOと暗電流ＩDARKとの和が蓄積ノードＩＮＴから流れ出す。一方、フォトダイオードＤ２により、暗電流−ＩDARKが蓄積ノードＩＮＴから流れ出す。この結果、実質的に、コンデンサＣINTから蓄積ノードＩＮＴへ流れ出す電流は、光電流ＩPHOTOの分だけとなる。積分期間においても、ＶINTは、リセット電位（この例ではＶRST.H＝８Ｖ）から入射光の強さに応じて降下していく。しかし、トランジスタＭ４がオフ状態のため、配線ＯＵＴへのセンサ出力はない。なお、検出したい照度の上限値の光がフォトダイオードＤ１に照射された場合にセンサ出力が最も小さくなるように、すなわち、この場合にトランジスタＭ２のゲート電極の電位（ＶINT）が閾値をわずかに超える値となるように、センサ回路を設計することが望ましい。このように設計すれば、検出したい照度の上限値を超える光がフォトダイオードＤ１へ照射された場合には、ＶINTの値がトランジスタＭ２の閾値よりも低くなってトランジスタＭ２がオフ状態となるので、配線ＯＵＴへのセンサ出力はない。
【００９４】
積分期間が終わると、図１５に示すように、読み出し信号ＲＷＳが立ち上がることにより、読み出し期間が始まる。読み出し信号ＲＷＳがハイレベルになることにより、トランジスタＭ４がオン状態になる。それにより、トランジスタＭ２からの出力がトランジスタＭ４を通じて配線ＯＵＴへ出力される。このとき、トランジスタＭ２は、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。すなわち、出力配線ＳＯＵＴからの出力信号電圧は、積分期間にフォトダイオードＤ１へ入射した光による光電流ＩPHOTOの積分値に相当する。
【００９５】
なお、図１５において、波線で示した波形は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表し、実線で示した波形は、フォトダイオードＤ１に外光が入射した場合の電位ＶINTの変化を表している。図１５のΔＶが、フォトダイオードＤ１からの光電流ＩPHOTOの積分値に比例した電位差である。
【００９６】
以上のとおり、本実施形態の光センサによっても、リセットパルスによる初期化と、積分期間における光電流の積分と、読み出し期間におけるセンサ出力の読み出しとを周期的に行うことにより、各画素の光センサ出力を得ることができる。
【００９７】
すなわち、本実施形態にかかる表示装置の各画素に設けられた光センサも、第２の実施形態と同様に、フォトダイオードＤ１の光電流ＩPHOTO分のみをコンデンサＣINTから放電するので、暗電流ＩDARKの大きさに関わりなく、外光の強度を正確に検出することができる。また、暗電流ＩDARKがコンデンサＣINTから放電されないので、ダイナミックレンジを広くとることが可能となる。これにより、環境温度に影響されることなく外光の強度を高精度に検出できる光センサを実現することが可能となる。
【００９８】
本実施形態においても、図１９に示すように、ｐチャネル薄膜トランジスタＭ８に代えてｎチャネル薄膜トランジスタＭ９を備える構成としても良い。なお、図１８に示す構成においては、蓄積期間中にフォトダイオードＤ２に順方向バイアスが印加されないようにするために、トランジスタＭ２，Ｍ３としてｐチャネルＴＦＴを用い、トランジスタＭ２のドレインをＶＳＳ、トランジスタＭ３のソースをＶＤＤに接続した構成とすることにより、リセット信号ＲＳＴの電圧を変更する必要がある。なお、リセット信号ＲＳＴおよび読み出し信号ＲＷＳの駆動波形は、第２の実施形態において図７に示した波形と同じである。
【００９９】
ただし、第２の実施形態で説明したとおり、図１３に示した構成に比べて、図１８に示した構成の方が、ＶRWS.Lの値に関わりなく、蓄積ノードＩＮＴを正しくリセットできるので、ＶRWS.Lの値を自由に設定することができるという利点がある。
【０１００】
［第４の実施形態］
本発明の第４の実施形態にかかる表示装置について、以下に説明する。なお、前述の各実施形態において説明した構成と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。
【０１０１】
図１６は、第４の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。図１６に示すように、第４の実施形態にかかる表示装置の光センサは、フォトダイオードＤ１，Ｄ２、コンデンサＣINT、薄膜トランジスタＭ２、Ｍ４およびｐチャネル薄膜トランジスタＭ８に加えて、薄膜トランジスタＭ５をさらに備えている。
【０１０２】
本実施形態の光センサにおいては、コンデンサＣINTの一方の電極が、フォトダイオードＤ１のカソードとｐチャネル薄膜トランジスタＭ８のドレインとの間に接続され、コンデンサＣINTの他方の電極は、ＧＮＤに接続されている。なお、本実施形態においては、コンデンサＣINTの他方の電極が、ＧＮＤ以外の定電圧配線（ＶＤＤまたはＶＳＳ）に接続されている構成であってもよい。
【０１０３】
また、薄膜トランジスタＭ２のゲートは、フォトダイオードＤ１のカソードとｐチャネル薄膜トランジスタＭ８のドレインとの間に接続されている。薄膜トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは薄膜トランジスタＭ４のドレインに接続されている。薄膜トランジスタＭ４のゲートは、読み出し信号配線ＲＷＳに接続されている。薄膜トランジスタＭ４のソースは、配線ＯＵＴに接続されている。薄膜トランジスタＭ５のゲートは、リセット信号配線ＲＳＴに接続され、ドレインは配線ＶＤＤに接続され、ソースはフォトダイオードＤ１のカソードとｐチャネル薄膜トランジスタＭ８のドレインとの間に接続されている。なお、この例では、薄膜トランジスタＭ４，Ｍ５のドレインが、共に、共通の定電圧配線（配線ＶＤＤ）に接続されている構成を示したが、これらが互いに異なる定電圧配線に接続された構成であっても構わない。
【０１０４】
ここで、本実施形態にかかる光センサの動作について説明する。なお、本実施形態の光センサにおいて、配線ＲＳＴから供給されるリセット信号と配線ＲＷＳから供給される読み出し信号の波形は、第３の実施形態において参照した図１４と同じである。また、本実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図は、第３の実施形態において参照した図１５と同じである。したがって、本実施形態においても、図１４および図１５を参照しながら説明する。
【０１０５】
リセット信号のハイレベルＶRST.Hは、トランジスタＭ５がオン状態になる電位に設定される。図１４に示す例では、リセット信号のハイレベルＶRST.Hは８Ｖである。また、リセット信号のローレベルＶRST.Lは０Ｖである。この例では、リセット信号のハイレベルＶRST.HはＶDDに等しく、ローレベルＶRST.LはＶSSに等しい。また、読み出し信号のハイレベルＶRWS.Hは８Ｖ、ローレベルＶRWS.Lは０Ｖである。この例では、読み出し信号のハイレベルＶRWS.HがＶDDに等しく、ローレベルＶRWS.LがＶSSに等しい。
【０１０６】
最初に、センサロウドライバ５から配線ＲＳＴへ供給されるリセット信号がローレベル（ＶRST.L＝０Ｖ）から立ち上がってハイレベル（ＶRST.H＝８Ｖ）になると、トランジスタＭ５がオン状態となる。これにより、フォトダイオードＤ１のカソードとｐチャネル薄膜トランジスタＭ８のドレインとの接続点の電位ＶINTがＶDDにリセットされる。
【０１０７】
次に、リセット信号がローレベルＶRST.Lに戻ることにより、光電流の積分期間（図１５に示す期間ＴINT）が始まる。このとき、リセット信号がローレベルになることによりトランジスタＭ５がオフ状態となる。ここで、フォトダイオードＤ１のアノードはＧＮＤ、カソード（ＶINT＝ＶDD＝８Ｖ）であるので、フォトダイオードＤ１に逆バイアスが印加される。積分期間においては、フォトダイオードＤ１，Ｄ２は逆バイアスとなり、電流がコンデンサＣINTから流れ出し、コンデンサＣINTを放電させる。このとき、フォトダイオードＤ１により、入射光によって生じる光電流ＩPHOTOと暗電流ＩDARKとの和が蓄積ノードＩＮＴから流れ出す。一方、フォトダイオードＤ２により、暗電流−ＩDARKが蓄積ノードＩＮＴから流れ出す。この結果、実質的に、コンデンサＣINTから蓄積ノードＩＮＴへ流れ出す電流は、光電流ＩPHOTOの分だけとなる。積分期間において、ＶINTは、リセット電位（この例ではＶRST.H＝８Ｖ）から入射光の強さに応じて降下していく。しかし、トランジスタＭ４がオフ状態のため、配線ＯＵＴへのセンサ出力はない。なお、検出したい照度の上限値の光がフォトダイオードＤ１に照射された場合にセンサ出力が最も小さくなるように、すなわち、この場合にトランジスタＭ２のゲート電極の電位（ＶINT）が閾値をわずかに超える値となるように、センサ回路を設計することが望ましい。このように設計すれば、検出したい照度の上限値を超える光がフォトダイオードＤ１へ照射された場合には、ＶINTの値がトランジスタＭ２の閾値よりも低くなってトランジスタＭ２がオフ状態となるので、配線ＯＵＴへのセンサ出力はない。
【０１０８】
積分期間が終わると、図１５に示すように、読み出し信号ＲＷＳが立ち上がることにより、読み出し期間が始まる。読み出し信号ＲＷＳがハイレベルになることにより、トランジスタＭ４がオン状態になる。それにより、トランジスタＭ２からの出力がトランジスタＭ４を通じて配線ＯＵＴへ出力される。このとき、トランジスタＭ２は、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。すなわち、出力配線ＳＯＵＴからの出力信号電圧は、積分期間にフォトダイオードＤ１へ入射した光による光電流ＩPHOTOの積分値に相当する。
【０１０９】
以上のとおり、本実施形態の光センサによっても、リセットパルスによる初期化と、積分期間における光電流の積分と、読み出し期間におけるセンサ出力の読み出しとを周期的に行うことにより、各画素の光センサ出力を得ることができる。
【０１１０】
すなわち、本実施形態にかかる表示装置の各画素に設けられた光センサも、第１および第３の実施形態と同様に、フォトダイオードＤ１の光電流ＩPHOTO分のみをコンデンサＣINTから放電するので、暗電流ＩDARKの大きさに関わりなく、外光の強度を正確に検出することができる。また、暗電流ＩDARKがコンデンサＣINTから放電されないので、ダイナミックレンジを広くとることが可能となる。これにより、環境温度に影響されることなく外光の強度を高精度に検出できる光センサを実現することが可能となる。
【０１１１】
本実施形態においても、図１９に示すように、ｐチャネル薄膜トランジスタＭ８に代えてｎチャネル薄膜トランジスタＭ９を備える構成としても良い。なお、リセット信号ＲＳＴおよび読み出し信号ＲＷＳの駆動波形は、第１の実施形態において図７に示した波形と同じである。
【０１１２】
ただし、第３の実施形態で説明したとおり、図１６に示した構成に比べて、図１９に示した構成の方が、ＶRWS.Lの値に関わりなく、蓄積ノードＩＮＴを正しくリセットできるので、ＶRWS.Lの値を自由に設定することができるという利点がある。
【０１１３】
以上、本発明についての第２〜第４の実施形態を説明したが、本発明は上述の各実施形態にのみ限定されず、発明の範囲内で種々の変更が可能である。
【０１１４】
例えば、第２〜第４の実施形態では、光センサに接続された配線ＶＤＤおよびＯＵＴが、ソース配線ＣＯＬと共用されている構成を例示した。この構成によれば、画素開口率が高いという利点がある。しかしながら、光センサ用の配線ＶＤＤおよびＯＵＴをソース配線ＣＯＬとは別個に設けた構成によっても、上記の第２および第３の実施形態と同様の効果を得ることができる。特に、第３の実施形態においては、光センサ用の配線ＶＤＤをソース配線ＣＯＬとは別個に設けて、この配線ＶＤＤへトランジスタＭ２とコンデンサＣINTとを接続した構成とすれば、ソース配線ＣＯＬに入力されるビデオ信号の影響でコンデンサＣINTの電位が不安定になることがない、という利点がある。
【０１１５】
［第５の実施形態］
本発明の第５の実施形態にかかる表示装置について、以下に説明する。なお、前述の各実施形態において説明した構成と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。
【０１１６】
図２２は、第５の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。図２２に示すように、第５の実施形態にかかる表示装置の光センサは、第２の実施形態の図１０において示したフォトダイオードＤ１，Ｄ２、薄膜トランジスタＭ２およびｐチャネル薄膜トランジスタＭ８を備え、コンデンサＣINTに代えてコンデンサＣ１（増幅素子）を備えている。なお、本実施形態において増幅素子として機能するコンデンサＣ１は、可変コンデンサである。
【０１１７】
図２３は、コンデンサＣ１のＣＶ特性図である。図２３において、横軸はコンデンサＣ１の電極間電圧ＶCAP、縦軸は静電容量を表す。図２３に示すように、コンデンサＣ１は、電極間電圧ＶCAPが小さい間は一定の静電容量を有するが、電極間電圧ＶCAPの閾値の前後で静電容量が急峻に変化する特性を有する。したがって、配線ＲＷＳからの読み出し信号の電位によって、コンデンサＣ１の特性を動的に変化させることができる。このような特性を有するコンデンサＣ１を用いることにより、本実施形態にかかる光センサは、積分期間ＴINTにおける蓄積ノードの電位変化を増幅して読み出すことができる。図２４の例は、あくまでも一実施形態であるが、リセット信号のローレベルＶRST.Lが−１．４Ｖであり、リセット信号のハイレベルＶRST.Hが０Ｖである。また、読み出し信号のローレベルＶRWS.Lが−３Ｖ、読み出し信号のハイレベルＶRWS.Hが１２Ｖである。図２４においても、実線で示した波形は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表し、破線で示した波形は、フォトダイオードＤ１に飽和レベルの光が入射した場合の電位ＶINTの変化を表し、ΔＶSIGがフォトダイオードＤ１へ入射した光の量に比例した電位差である。図２４から明らかなように、本実施形態にかかる光センサでは、飽和レベルの光が入射した場合の積分期間ＴINTにおける蓄積ノードの電位変化が、従来の光センサよりも小さいが、読み出し期間において（読み出し信号の電位がハイレベルＶRWS.Hである間）、この蓄積ノードの電位が増幅して読み出されている。
【０１１８】
ここで、図２４を参照し、画素領域１からのセンサ出力の読み出しについて説明する。まず、センサロウドライバ５から配線ＲＳＴへ供給されるリセット信号がローレベル（ＶRST.L）から立ち上がってハイレベル（ＶRST.H）になると、フォトダイオードＤ１は順方向バイアスとなり、接続点ＩＮＴの電位ＶINTは、下記の式（４）で表される。
【０１１９】
ＶINT ＝ ＶRST.H−ＶF ・・・（４）
式（４）において、ＶFはフォトダイオードＤ１の順方向電圧である。このときのＶINTはトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２はリセット期間において非導通状態となっている。
【０１２０】
次に、リセット信号がローレベルＶRST.Lに戻ると、光電流の積分期間（ＴINT）が始まる。積分期間ＴINTにおいては、フォトダイオードＤ１への入射光量に比例した光電流がコンデンサＣ１から流れ出し、コンデンサＣ１を放電させる。これにより、積分期間ＴINTの終了時における接続点ＩＮＴの電位ＶINTは、下記の式（５）で表される。
【０１２１】
ＶINT＝ＶRST.H−ＶF−ΔＶRST・ＣPD／ＣT
−ＩPHOTO・ｔINT／ＣT …（５）
式（５）において、ΔＶRSTは、リセット信号のパルスの高さ（ＶRST.H−ＶRST.L）であり、ＩPHOTOは、フォトダイオードＤ１の光電流、ｔINTは、積分期間の長さである。ＣPDはフォトダイオードＤ１の容量である。ＣTOTALは、光センサ回路全体の容量、すなわち、接続点ＩＮＴの総容量であり、コンデンサＣ１の容量ＣINTと、フォトダイオードＤ１の容量ＣPDと、トランジスタＭ２の容量ＣTFTとの総和である。積分期間においても、ＶINTがトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。
【０１２２】
積分期間が終わると、配線ＲＷＳへ供給される読み出し信号が立ち上がることにより、読み出し期間が始まる。ここで、コンデンサＣ１に対して電荷注入が起こる。そして、接続点ＩＮＴの電位ＶINTがトランジスタＭ２の閾値電圧よりも高くなったとき、トランジスタＭ２は導通状態となり、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。本実施形態にかかる光センサにおいては、トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧は、積分期間におけるフォトダイオードＤ１の光電流の積分値を増幅したものに相当する。
【０１２３】
以上のとおり、本実施形態においては、リセットパルスによる初期化と、積分期間における光電流の積分と、読み出し期間におけるセンサ出力の読み出しとを１サイクルとして周期的に行う。
【０１２４】
ここで、本実施形態にかかる光センサの読み出し動作について説明する。図２５は、積分期間の最後から読み出し期間にかけての蓄積ノードの電位ＶINTの変化を示す波形図である。図２５において、実線で示した波形ｗ１は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表し、破線で示した波形ｗ２は、フォトダイオードＤ１に光が入射した場合の電位ＶINTの変化を表している。また、時刻ｔ0は、配線ＲＷＳから供給される読み出し信号がローレベルＶRWS.Lからの立ち上がりを開始する時刻であり、時刻ｔ2は、読み出し信号がハイレベルＶRWS.Hへ到達する時刻である。時刻ｔSは、トランジスタＭ２がオンになってセンサ出力のサンプリングが行われる時刻である。時刻ｔ1は、読み出し信号がコンデンサＣ１の閾値電圧Ｖoffに到達する時刻である。すなわち、コンデンサＣ１は、読み出し配線ＲＷＳから幅広部１１１へ供給される電位と閾値電圧Ｖoffとの大小関係によって、その動作特性が変わる。
【０１２５】
図２６Ａおよび図２６Ｂは、コンデンサＣ１におけるゲート電極（幅広部１１１）の電位による電荷の移動の違いを示す断面模式図である。図２５、図２６Ａ、および図２６Ｂに示すように、時刻ｔ1よりも前の時刻においては、コンデンサＣ１は常にオン状態であり、時刻ｔ1以降はオフ状態となる。すなわち、配線ＲＷＳの電位が閾値電圧Ｖoff以下の間は、図２６Ａに示すようにゲート電極（幅広部１１１）下の電荷Ｑinjの移動が生じるが、配線ＲＷＳの電位が閾値電圧Ｖoffを超えると、図２６Ｂに示すようにゲート電極（幅広部１１１）下の電荷Ｑinjの移動がなくなる。以上より、読み出し配線ＲＷＳから供給される読み出し信号の電位がハイレベルＶRWS.Hへ到達した後のサンプル時刻ｔsにおける蓄積ノードの電位ＶINT（ｔs）は、下記の式（６）に示すとおりである。なお、図８に示したΔＶINTは、ＶINT（ｔ0）とＶINT（ｔs）との差分に相当し、Ｑinj／ＣINTに等しい。
【０１２６】
【数１】
【０１２７】
図２４に示したように、本実施形態にかかる光センサによれば、積分期間の終期におけるΔＶSIG（ｔ0）が、ΔＶSIG（ｔ1）まで増幅される。これにより、積分期間終了時点における受光面の照度の差による蓄積ノードの電位差よりも、突き上げ後の電位差の方が大きくなる。例えば、暗状態の場合の蓄積期間終了時点の蓄積ノードの電位と、飽和レベルの光が入射した場合の蓄積期間終了時点の蓄積ノードの電位との電位差よりも、前記暗状態の場合の読み出し期間における突き上げ後の蓄積ノードの電位と、飽和レベルの光が入射した場合の読み出し期間における突き上げ後の蓄積ノードの電位との電位差の方が大きくなる。したがって、感度が高く、かつＳ／Ｎ比も高い光センサを実現することができる。
【０１２８】
なお、第５の実施形態にかかる構成は、配線ＲＷＳの幅広部１１１がコンデンサＣ１のゲート電極を兼ねているので、例えば後述する第７の実施形態よりもコンタクトが少なくて済み、光センサ回路を小型化できるという利点がある。また、第５の実施形態にかかる構成では、配線ＲＷＳの幅広部１１１が、蓄積ノードＩＮＴをソース線ＣＯＬからシールドする配置となっている。したがって、蓄積ノードＩＮＴの上層にソース線ＣＯＬが配置される構成と比較して、蓄積ノードＩＮＴに対するソース線ＣＯＬからのノイズ干渉を抑制できるという利点もある。
【０１２９】
また、前述の第１〜４の各実施形態に示した光センサにおいては、読み出し信号のローレベルＶRWS.Lをリセット信号のハイレベルＶRST.Hよりも小さく設定し、参照電圧配線ＶＣの電圧をリセット信号のハイレベルＶRST.Hよりも高く設定しておき、リセット信号ＲＳＴ供給後の積分期間中はｐチャネル薄膜トランジスタＭ８をオン状態とし、読み出し信号ＲＷＳ供給後の読み出し期間中はｐチャネル薄膜トランジスタＭ８をオフ状態とすることによってセンサを駆動させていた。一方、前述の第１〜４の各実施形態における変形例として示した光センサにおいては、参照電圧配線ＶＣの電圧をリセット信号のハイレベルＶRST.Hよりも高く設定しておき、読み出し信号の電圧を任意に設定して、リセット信号ＲＳＴ供給後の積分期間中はｎチャネル薄膜トランジスタＭ９をオン状態とし、読み出し信号ＲＷＳ供給後の読み出し期間中はｎチャネル薄膜トランジスタＭ９をオフ状態とすることによってセンサを駆動させていた。
【０１３０】
これらの駆動条件は、本実施形態において、センサの感度を高めるために示した条件（例えば、図２４等）と合致する。このため、本実施形態に示した可変コンデンサを、前述の各実施形態のいずれについても適用することが可能である。
【０１３１】
［第６の実施形態］
以下、本発明の第６の実施形態について説明する。前述の各実施形態において説明した構成と同様の機能を有する構成については、前述の各実施形態と同じ参照符号を付記し、その詳細な説明を省略する。
【０１３２】
本実施形態にかかる表示装置は、第５の実施形態において説明した光センサの可変コンデンサＣ１の代わりに、図３に示した増幅素子としてのｐチャネルＴＦＴ（トランジスタＭ１０）を備えた光センサを用いる構成である。なお、トランジスタＭ１０を増幅素子として用いた本実施形態の光センサの駆動信号および動作は、第５の実施形態において参照して説明したものと同じである。したがって、本実施形態にかかる光センサによっても、蓄積ノードの電位ＶINTを増幅して読み出すことができる。
【０１３３】
［第７の実施形態］
以下、本発明の第７の実施形態について説明する。前述の各実施形態において説明した構成と同様の機能を有する構成については、前述の実施形態と同じ参照符号を付記し、その詳細な説明を省略する。
【０１３４】
図２７は、本実施形態にかかる光センサの等価回路図である。本実施形態の光センサは、増幅素子としてｎチャネルＴＦＴ（トランジスタＭ１１）を用いたものである。なお、ｎチャネルＴＦＴを増幅素子として用いた本実施形態の光センサの駆動信号は、ｐチャネルＴＦＴを増幅素子として用いた第６の実施形態の駆動信号とは、ハイレベルとローレベルの電位が逆である。その駆動信号によれば、本実施形態の光センサは、第５の実施形態において図２５を参照して説明したとおり、蓄積ノードの電位ＶINTを増幅して読み出すことができる。
【０１３５】
図２７に示すとおり、本実施形態にかかる光センサにおいては、ダイオードＤ１が第６の実施形態とは逆向きに接続されている。すなわち、ダイオードＤ１のカソードが配線ＲＳＴに接続され、ｎチャネルＴＦＴに接続されている。さらに、読み出し用のトランジスタＭ２が、ｐチャネルＴＦＴである。
【０１３６】
［第８の実施形態］
以下、本発明の第８の実施形態について説明する。前述の各実施形態において説明した構成と同様の機能を有する構成については、前述の実施形態と同じ参照符号を付記し、その詳細な説明を省略する。
【０１３７】
図２８は、本実施形態にかかる光センサの等価回路図である。本実施形態にかかる光センサは、増幅素子としてダイオードＤ３を用いた点において、前述の各実施形態と異なる。なお、ここで用いるダイオードＤ３は、チャネル上にゲート電極を備えたダイオードである。ダイオードＤ３は、チャネル領域上にゲート電極を設けたことにより、ゲート−ダイオード間の容量によって読み出し期間の突き上げを行う。図２８に示すように、本実施形態にかかる光センサは、増幅素子として機能するダイオードＤ３を有する。図２８に示すように、ダイオードＤ３のカソード（ｎ型半導体領域）は、ダイオードＤ１のカソード（ｎ型半導体領域）に接続され、ダイオードＤ３のアノード（ｐ型半導体領域）は、蓄積ノードＩＮＴに接続されている。
【０１３８】
この構成においても、第６の実施形態において図２４に示したリセット信号および読み出し信号によって、第６の実施形態で図２５に示したとおり、蓄積ノードＩＮＴの電位ＶINTを増幅して読み出すことができる。なお、蓄積ノードＩＮＴは、トランジスタＭ２'のゲートにリセット信号が供給されることによって、リセットされる。
【産業上の利用可能性】
【０１３９】
本発明は、アクティブマトリクス基板の画素領域内に光センサを有する表示装置として、産業上利用可能である。
【符号の説明】
【０１４０】
１ 画素領域
２ ディスプレイゲートドライバ
３ ディスプレイソースドライバ
４ センサカラム（ｃｏｌｕｍｎ）ドライバ
４１ センサ画素読み出し回路
４２ センサカラムアンプ
４３ センサカラム走査回路
５ センサロウ（ｒｏｗ）ドライバ
６ バッファアンプ
７ ＦＰＣコネクタ
８ 信号処理回路
９ ＦＰＣ
１００ アクティブマトリクス基板
【技術分野】
【０００１】
本発明は、フォトダイオード等の光検出素子を有する光センサおよび、この光センサを画素領域内に備えた表示装置に関する。
【背景技術】
【０００２】
従来、例えばフォトダイオード等の光検出素子を画素内に備えたことにより、外光の明るさを検出したり、ディスプレイに近接した物体の画像を取り込んだりすることが可能な、光センサ付き表示装置が提案されている。このような光センサ付き表示装置は、双方向通信用表示装置や、タッチパネル機能付き表示装置としての利用が想定されている。
【０００３】
従来の光センサ付き表示装置では、アクティブマトリクス基板において、信号線および走査線、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、画素電極等の周知の構成要素を半導体プロセスによって形成する際に、同時に、アクティブマトリクス基板上にフォトダイオード等を作り込む（特許文献１、非特許文献１参照）。
【０００４】
なお、光センサ付きの表示装置において、センサ出力が環境温度に大きく依存することが知られている。すなわち、環境温度が変化すると、それに伴って光検出素子の特性が変動してしまい、光強度の変化を正しく検出できなくなるという問題がある。
【０００５】
このような光センサの温度依存性は、暗電流（リーク電流とも呼ばれる）に起因している。この暗電流を補償するために、アクティブマトリクス基板上に、入射光の強度を検出する光検出素子（光検出用素子）を有する光センサ以外に、いわゆるダミーセンサとして暗電流のみを検出するための遮光された光検出素子（参照用素子）を設けた構成が知られている（特許文献２，３および非特許文献２参照）。この従来の構成においては、参照用素子からの出力は暗電流成分を反映しているので、光センサの後段の回路において、参照用素子からの出力を光検出素子の出力から相殺することにより、温度依存性を低減させたセンサ出力を得ることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３８５７号公報
【特許文献２】特開２００７−１８４５８号公報
【特許文献３】特開２００７−８１８７０号公報
【非特許文献】
【０００７】
【非特許文献１】“Ａ Ｔｏｕｃｈ Ｐａｎｅｌ Ｆｕｎｃｔｉｏｎ Ｉｎｔｅｇｒａｔｅｄ ＬＣＤ Ｉｎｃｌｕｄｉｎｇ ＬＴＰＳ Ａ/Ｄ Ｃｏｎｖｅｒｔｅｒ”， Ｔ．Ｎａｋａｍｕｒａ等， ＳＩＤ ０５ ＤＩＧＥＳＴ， ｐｐ１０５４−１０５５， ２００５
【非特許文献２】“ＬＴＰＳ Ａｍｂｉｅｎｔ Ｌｉｇｈｔ Ｓｅｎｓｏｒ ｗｉｔｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｍｐｅｎｓａｔｉｏｎ”，Ｓ．Ｋｏｉｄｅ等，ＩＤＷ‘０６ ｐｐ６８９−６９０，２００６
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、光検出素子と参照用素子とを画素領域内に配置する場合、光検出用素子の蓄積容量には、入射光に起因して発生する電流と暗電流との両方が充放電される。したがって、高温時に暗電流が増加することを考慮すると、光センサのダイナミックレンジを大きくとることができないという課題がある。
【０００９】
本発明は、上記の課題を鑑み、光検出素子と参照用素子とを画素領域内に配置する場合においても、ダイナミックレンジが広く、かつ温度依存性が低減された光センサおよび、このような光センサを有する表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明にかかる光センサは、上記の課題を解決するために、蓄積ノードと、リセット信号を前記蓄積ノードへ供給するリセット信号配線と、読み出し信号を前記蓄積ノードへ供給する読み出し信号配線と、前記蓄積ノードに接続され、受光した入射光の光量に応じて電流が流れる光検出用素子と、前記光検出用素子と、蓄積ノードを介して接続され、入射光に対する遮光層を有する参照用素子と、前記リセット信号が供給されてから前記読み出し信号が供給されるまでのセンシング期間に、前記光検出素子を流れる前記光量に応じた電流および前記参照用素子に流れる電流に応じて変化した蓄積ノードの電位を、前記読み出し信号にしたがって読み出し出力する、第１のスイッチング素子と、前記蓄積ノードと前記参照用素子との間に設けられ、前記読み出し信号供給時に蓄積ノードの電位が前記参照用素子の前記蓄積ノードとは反対側の電位より高くなった場合に、前記蓄積ノードと前記参照用素子との間を非導通状態にする第２のスイッチング素子と、を備える。
【発明の効果】
【００１１】
本発明によれば、ダイナミックレンジが広く、かつ温度依存性が低減された光センサおよび、このような光センサを有する表示装置を提供できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態にかかる光センサの等価回路図である。
【図２】本発明の一実施形態にかかる光センサの等価回路図である。
【図３】本発明の一実施形態にかかる光センサの等価回路図である。
【図４】本発明の一実施形態にかかる光センサの等価回路図である。
【図５】本発明の一実施形態にかかる表示装置の概略構成を示すブロック図である。
【図６】本発明の一実施形態にかかる表示装置における一画素の構成を示す等価回路図である。
【図７】本発明の一実施形態にかかる表示装置において、光センサへ配線ＲＳＴから供給されるリセット信号と配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。
【図８】本発明の一実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。
【図９】本発明の一実施形態にかかる表示装置におけるセンサ駆動タイミングを示すタイミングチャートである。
【図１０】本発明の一実施形態にかかるセンサ画素読み出し回路の内部構成を示す回路図である。
【図１１】本発明の一実施形態にかかる読み出し信号と、センサ出力と、センサ画素読み出し回路の出力との関係を示す波形図である。
【図１２】本発明の一実施形態にかかるセンサカラムアンプの構成例を示す回路図である。
【図１３】本発明の一実施形態にかかる表示装置における一画素の構成を示す等価回路図である。
【図１４】本発明の一実施形態にかかる表示装置において、光センサへ配線ＲＳＴから供給されるリセット信号と配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。
【図１５】本発明の一実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。
【図１６】本発明の一実施形態にかかる表示装置における一画素の構成を示す等価回路図である。
【図１７】本発明の一実施形態にかかる表示装置の一変形例を示す等価回路図である。
【図１８】本発明の一実施形態にかかる表示装置の一変形例を示す等価回路図である。
【図１９】本発明の一実施形態にかかる表示装置の一変形例を示す等価回路図である。
【図２０】本発明の一実施形態にかかる光センサの平面構造の一例を示す平面図である。
【図２１】本発明の一実施形態にかかる光センサの平面構造の一例を示す平面図である。
【図２２】本発明の一実施形態にかかる表示装置における一画素の構成を示す等価回路図である。
【図２３】本発明の一実施形態にかかる光センサが備えるコンデンサのＣＶ特性図である。
【図２４】本発明の一実施形態にかかる光センサにおける駆動信号の波形と、蓄積ノードの電位変化とを示すタイミングチャートである。
【図２５】本発明の一実施形態にかかる積分期間の最後から読み出し期間にかけての蓄積ノードの電位ＶINTの変化を示す波形図である。
【図２６Ａ】本発明の一実施形態にかかるコンデンサＣ１においてゲート電極の電位が閾値電圧よりも低いときの電荷の移動を示す断面模式図である。
【図２６Ｂ】本発明の一実施形態にかかるコンデンサＣ１においてゲート電極の電位が閾値電圧よりも高いときの電荷の移動を示す断面模式図である。
【図２７】本発明の一実施形態にかかる光センサの等価回路図である。
【図２８】本発明の一実施形態にかかる光センサの等価回路図である。
【発明を実施するための形態】
【００１３】
(1)本発明の一実施形態にかかる光センサは、蓄積ノードと、リセット信号を前記蓄積ノードへ供給するリセット信号配線と、読み出し信号を前記蓄積ノードへ供給する読み出し信号配線と、前記蓄積ノードに接続され、受光した入射光の光量に応じて電流が流れる光検出用素子と、前記光検出用素子と、蓄積ノードを介して接続され、入射光に対する遮光層を有する参照用素子と、前記リセット信号が供給されてから前記読み出し信号が供給されるまでのセンシング期間に、前記光検出素子を流れる前記光量に応じた電流および前記参照用素子に流れる電流に応じて変化した蓄積ノードの電位を、前記読み出し信号にしたがって読み出し出力する、第１のスイッチング素子と、前記蓄積ノードと前記参照用素子との間に設けられ、前記読み出し信号供給時に蓄積ノードの電位が前記参照用素子の前記蓄積ノードとは反対側の電位より高くなった場合に、前記蓄積ノードと前記参照用素子との間を非導通状態にする第２のスイッチング素子と、を備える構成である。
【００１４】
この構成においては、蓄積ノードの電位は、光検出用素子および参照用素子からの出力電流に応じて変化する。また、前記の接続ノードには、リセット信号が供給されてから読み出し信号が供給されるまでのセンシング期間（いわゆる積分期間）に、前記出力電流に応じて変化した前記蓄積ノードの電位を読み出すための第１のスイッチング素子が接続されている。これにより、前記蓄積ノードの電位は、読み出し期間において、光検出用素子から出力される光電流と暗電流との和（ＩPHOTO＋ＩDARK）と、参照用素子から出力される暗電流（ＩDARK、ただし光検出用素子からの暗電流ＩDARKの逆符号）との和に応じて変化することとなる。この結果、前記蓄積ノードの電位には、光電流ＩPHOTO成分のみが反映されることとなるので、暗電流ＩDARKの大きさに関わりなく、入射光の強度を正確に検出することができる。また、暗電流ＩDARKが蓄積ノードの電位変化に反映されないので、ダイナミックレンジを広くとることが可能となる。これにより、環境温度に影響されることなく外光の強度を高精度に検出できる光センサを備えた表示装置を実現することができる。さらに、読み出し期間中においては、蓄積ノードの電位が、参照用素子の蓄積ノードとは反対側の電位を超えた場合は、第２のスイッチング素子により参照用素子が前記蓄積ノードから分離される。そのため、蓄積ノードの電位が高くなっても、参照用素子側の電位に関わらず、センシング期間において変化した蓄積ノードの電位を正確に読み出し出力することができる。その結果、参照用素子側の電極を蓄積ノードより高く保持させておく必要がなくなり、回路設計の自由度を向上させることができる。
【００１５】
(2)前記の光センサは、前記第２のスイッチング素子が、ｐチャネル薄膜トランジスタであって、前記前記第２のスイッチング素子の制御電極が前記読み出し信号配線に接続された構成とすることができる。
【００１６】
(3)あるいは、前記第２のスイッチング素子が、ｎチャネル薄膜トランジスタであって、前記前記第２のスイッチング素子の制御電極が前記参照用素子の前記蓄積ノードとは反対側に接続された構成とすることもできる。
【００１７】
(4)前記の光センサは、前記蓄積ノードに一方の電極が接続された蓄積容量であって、前記光検出用素子および前記参照用素子からの出力電流を充放電する蓄積容量を備えた構成とすることもできる。
【００１８】
(5)前記の光センサは、前記読み出し信号に応じて、前記蓄積ノードの電位を増幅する増幅素子とを備える、構成とすることもできる。この構成によれば、読み出し信号に応じて蓄積ノードの電位を増幅する増幅素子を備えたことにより、積分期間終了時点における受光面の照度の差による蓄積ノードの電位差よりも、突き上げ後の電位差の方が大きくなる。例えば、暗状態の場合の蓄積期間終了時点の蓄積ノードの電位と、飽和レベルの光が入射した場合の蓄積期間終了時点の蓄積ノードの電位との電位差よりも、前記暗状態の場合の読み出し期間における突き上げ後の蓄積ノードの電位と、飽和レベルの光が入射した場合の読み出し期間における突き上げ後の蓄積ノードの電位との電位差の方が大きくなる。なお、この電位差の増幅機能は、暗状態の場合と飽和レベルの光が入射した場合とに限らず、任意の照度間で成立する。これにより、感度が高い光センサを有する表示装置を提供することができる。
【００１９】
(6)前記の光センサにおいて、前記増幅素子は、前記蓄積ノードと，前記第１のスイッチング素子との間に接続されたｐチャネルトランジスタであり、前記読み出し配線に接続される制御電極を備える構成とすることもできる。この場合、ｐチャネル薄膜トランジスタにおいて、前記光検出素子と前記蓄積ノードとを接続するシリコン膜の幅広部にチャネル領域が形成され、前記幅広部にオーバーラップするように当該ｐチャネル薄膜トランジスタのゲート電極が設けられた構成とすることが好ましい。この構成によれば、境界長を短くすることができ、寄生容量やリーク電流によるダイナミックレンジの減少を防止できるからである。
【００２０】
(7)前記の光センサにおいて、前記増幅素子は、前記蓄積ノードに一方の電極が接続され、前記読み出し配線に他方の電極が接続された可変コンデンサである構成とすることもできる。この場合、前記可変コンデンサとしては、例えば、前記読み出し信号配線と、絶縁膜と、シリコン膜に形成されたｐ型半導体領域とを含むＭＯＳコンデンサを用いることができる。あるいは、前記可変コンデンサとしては、前記センサスイッチング素子のゲート電極と、絶縁膜と、シリコン膜に形成されたｎ型半導体領域とを含むＭＯＳコンデンサを用いることができる。前者の構成によれば、前記読み出し信号配線を、当該可変コンデンサのゲート電極として用いることができるので、読み出し信号配線とゲート電極とを接続するための配線やコンタクトを設ける必要がないといった利点がある。
【００２１】
(8)あるいは、前記の光センサは、前記増幅素子がｎチャネル薄膜トランジスタである構成とすることもできる。(9)あるいは、前記の光センサは、前記増幅素子が、チャネル上にゲート電極を備えたダイオードである構成とすることもできる。この構成によれば、境界長を短くすることができる。
【００２２】
(10)なお、前記の光センサにおいて、光センサへの入射光がない場合に、前記光検出用素子からの出力電流と、前記参照用素子からの出力電流とが等しいことが好ましい。すなわち、光検出用素子の暗電流と参照用素子の暗電流とが等しければ、環境温度に変化があったときに、温度依存性をほぼ確実に除去することができるからである。
【００２３】
(11)また、前記の光センサにおいて、前記光検出用素子および前記参照用素子がフォトダイオードであり、前記光検出用素子および前記参照用素子において、ｐ層とｎ層との間隔の長さおよび幅が互いに略等しいことが好ましい。なお、「略等しい」とは、設計上の長さおよび幅が同じであっても、エッチングや露光などのプロセスばらつきによって長さおよび幅が厳密に設計値どおりになっていない場合も含む趣旨である。この構成によれば、自己寄生蓄積容量等によって若干の差が生じる可能性はあるものの、光検出用素子と参照用素子の特性がほぼ等しくなる。この結果、光検出用素子の暗電流と参照用素子の暗電流とが等しくなるので、環境温度に変化があったときに、温度依存性をほぼ確実に除去することができる。
【００２４】
(12)前記の光センサは、前記第１のスイッチング素子が１つのトランジスタで構成され、前記読み出し信号配線が前記蓄積容量の他方の電極に接続された構成とすることができる。(13)あるいは、前記の光センサは、前記第１のスイッチング素子が、第１のトランジスタおよび第２のトランジスタで構成され、前記第１のトランジスタの制御電極が、前記蓄積ノードに接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、電源電圧を供給する配線に接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、第２のトランジスタにおける制御電極以外の２つの電極の一方に接続され、前記第２のトランジスタの制御電極に、前記読み出し信号配線が接続され、前記蓄積容量の一方の電極が、電源電圧を供給する配線に接続され、前記第２のトランジスタにおける前記制御電極以外の２つの電極の他方が、前記出力電流の読み出し配線に接続された構成とすることもできる。
【００２５】
(14)あるいは、前記の光センサは、前記第１のスイッチング素子が、第１のトランジスタ、第２のトランジスタ、および第３のトランジスタで構成され、前記第１のトランジスタの制御電極が、前記蓄積ノードに接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、電源電圧を供給する配線に接続され、前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、第２のトランジスタにおける制御電極以外の２つの電極の一方に接続され、前記蓄積容量の一方の電極が、電源電圧を供給する配線に接続され、前記第２のトランジスタの制御電極に、前記読み出し信号配線が接続され、前記第２のトランジスタにおける前記制御電極以外の２つの電極の他方が、前記出力電流の読み出し配線に接続され、前記第３のトランジスタの制御電極に、前記リセット信号配線が接続され、前記第３のトランジスタの前記制御電極以外の２つの電極の一方が、前記蓄積ノードに接続され、前記第３のトランジスタの前記制御電極以外の２つの電極の他方が、電源電圧を供給する配線に接続された構成としても良い。
【００２６】
(15)前記の光センサは、アクティブマトリクス基板の画素領域に光センサを備えた表示装置に用いることができる。
【００２７】
以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明にかかる表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明にかかる表示装置は、光センサを有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置等としての利用が想定される。
【００２８】
また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
【００２９】
［第１の実施形態］
図１は、第１の実施形態に係る光センサの回路構成を示す図である。図１に示す光センサは、フォトダイオードＤ１，Ｄ２と、コンデンサＣINTと、薄膜トランジスタＭ２とｐチャネル薄膜トランジスタＭ８を備えている。フォトダイオードＤ１は、受光した入射光の光量に応じて電流が流れる光検出用素子の一例であり、フォトダイオードＤ２は、入射光に対する遮光層を有する参照用素子の一例である。
【００３０】
フォトダイオードＤ１，Ｄ２は、光が照射されないときの出力電流が等しくなるように、回路特性または素子特性が最適化されている。フォトダイオードのＩ−Ｖ特性（逆バイアス領域）は印加電圧に依存しないので、理想的には、フォトダイオードＤ１，Ｄ２のサイズ（光検出領域として機能する半導体層の長さＬと幅Ｗ）が同じであれば、暗電流は等しくなる。なお、フォトダイオードＤ１，Ｄ２としては、例えば、ラテラル構造または積層構造のＰＮ接合またはＰＩＮ接合ダイオードを用いることが可能である。この場合、上述したように、ｐ層とｎ層との境界領域（すなわち光検出領域として機能する半導体層）の長さと幅がそれぞれ等しい２つのフォトダイオードを、フォトダイオードＤ１，Ｄ２として用いることが好ましい。この好ましい構成によれば、自己寄生容量による微差があるかも知れないが、光が照射されないときのフォトダイオードＤ１，Ｄ２の出力電流をほぼ等しくすることができる。なお、フォトダイオードＤ１は入射光を受光するが、フォトダイオードＤ２は暗電流を検出する参照用素子として用いられるため、外光が入射しないように遮光されている。
【００３１】
フォトダイオードＤ１のアノードには、リセット信号を供給するための配線ＲＳＴが接続されている。フォトダイオードＤ１のカソードは蓄積ノードＩＮＴに接続されている。蓄積ノードＩＮＴには、コンデンサＣINTの電極の一方が接続されており、コンデンサＣINTの電極の他方は、配線ＲＷＳに接続されている。配線ＲＷＳは、蓄積ノードＩＮＴへ読み出し信号を供給する読み出し信号配線の一例である。
【００３２】
フォトダイオードＤ２のカソードは、一定の電圧ＶCの信号を供給する参照用電圧配線ＶＣ（ＤＣ電源）に接続されている。フォトダイオードＤ２のアノードは、蓄積ノードＩＮＴにｐチャネル薄膜トランジスタＭ８を介して接続されている。すなわち、ｐチャネル薄膜トランジスタＭ８のソースはフォトダイオードＤ２のアノードに、ドレインは蓄積ノードＩＮＴに、ゲート（制御電極の一例）は、配線ＲＷＳに接続されている。
【００３３】
蓄積ノードＩＮＴには、トランジスタＭ２のゲート（制御電極）が接続されている。トランジスタＭ２のドレインは定電圧ＶDDを光センサへ供給するための配線ＶＤＤに接続され、ソースは、出力のための配線ＯＵＴに接続されている。
【００３４】
図１に示す回路構成においては、フォトダイオードＤ１およびＤ２に流れる電流により、コンデンサＣINTに充電または放電される。そのため、蓄積ノードＩＮＴの電位は、フォトダイオードＤ１およびＤ２に流れる電流により変化する。例えば、配線ＲＳＴからリセット信号が供給されてから、配線ＲＷＳから読み出し信号が供給されるまでのセンシング期間に、フォトダイオードＤ１の受光量に応じて流れる電流およびフォトダイオードＤ２に流れる電流に応じて蓄積ノードＩＮＴの電位は変化する。読み出し信号供給時には、トランジスタＭ２が導通状態になることで、蓄積ノードＩＮＴの電位は変化に応じた信号が配線ＶＯＵＴへ出力される。
【００３５】
また、ｐチャネル薄膜トランジスタＭ８は、読み出し信号供給時に、読み出し信号ＶRWSが、蓄積ノードＩＮＴの電位ＶINTとｐチャネル薄膜トランジスタＭ８の閾値Vthとを加算した値より高くなるときには、非導通状態になる。すなわち、読み出し信号ＶRWSが、蓄積ノードＩＮＴの電位ＶINTとｐチャネル薄膜トランジスタＭ８の閾値Vthとを加算した値より高くなるときには、蓄積ノードＩＮＴとフォトダイオードＤ２とが電気的に分離される。その結果、蓄積ノードＩＮＴの電位を、読み出し信号により電圧ＶC以上に突き上げることができる。
【００３６】
図２は、本実施形態における光センサの回路構成の変形例を示す図である。図２に示す例では、フォトダイオードＤ２と蓄積ノードＩＮＴの間には、ｎチャネル薄膜トランジスタＭ９が接続されている。すなわち、ｎチャネル薄膜トランジスタＭ９のドレインは、フォトダイオードＤ２のアノードに、ソースは蓄積ノードＩＮＴに、ゲート（制御電極）は、Ｖｃへ接続されている。
【００３７】
図２に示す回路構成においても、ｎチャネル薄膜トランジスタＭ９は、蓄積ノードＩＮＴの電位ＶINTが、電圧ＶCからｎチャネル薄膜トランジスタＭ９の閾値Vthを減算した値より高いときには、非導通状態になる。すなわち、蓄積ノードＩＮＴの電位ＶINTが、電圧ＶCからｎチャネル薄膜トランジスタＭ９の閾値Vthを減算した値より高いときには、蓄積ノードＩＮＴとフォトダイオードＤ２とが電気的に分離される。その結果、蓄積ノードＩＮＴの電位を、読み出し信号により電圧ＶC以上に突き上げることができる。
【００３８】
ここで、図７および図８を参照し、本実施形態にかかる光センサの動作について説明する。図７は、光センサへ配線ＲＳＴから供給されるリセット信号と配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。図８は、第１の実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。
【００３９】
図７および図８に示す例では、リセット信号のハイレベルＶRST.Hは０Ｖ、ローレベルＶRST.Lは−４Ｖである。この例では、リセット信号のハイレベルＶRST.HはＶSSに等しい。また、読み出し信号のハイレベルＶRWS.Hは４Ｖ、ローレベルＶRWS.Lは−４Ｖである。この例では、読み出し信号のハイレベルＶRWS.HがＶDDに等しく、ローレベルＶRWS.LがＶSSRに等しい。
【００４０】
まず、センサロウドライバ５から配線ＲＳＴへ供給されるリセット信号がローレベル（−４Ｖ）から立ち上がってハイレベル（０Ｖ）になると、フォトダイオードＤ１は順方向バイアスとなる。このとき、トランジスタＭ２のゲート電極の電位ＶINTはトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。また、ｐチャネル薄膜トランジスタＭ８のゲート電極の電位は読み出し信号のローレベル（−４Ｖ）と等しいので、ｐチャネル薄膜トランジスタＭ８は導通状態となっている。このため、フォトダイオードＤ２もリセット信号によってリセットされる。
【００４１】
次に、リセット信号がローレベルＶRST.Lに戻ることにより、光電流の積分期間（図８に示す期間ＴINT）が始まる。積分期間においては、フォトダイオードＤ１，Ｄ２は逆バイアスとなり、電流がコンデンサＣINTから流れ出し、コンデンサＣINTを放電させる。このとき、フォトダイオードＤ１により、入射光によって生じる光電流ＩPHOTOと暗電流ＩDARKとの和が蓄積ノードＩＮＴから流れ出す。一方、フォトダイオードＤ２により、暗電流−ＩDARKが、ｐチャネル薄膜トランジスタＭ８を介して、蓄積ノードＩＮＴから流れ出す。この結果、実質的に、コンデンサＣINTから蓄積ノードＩＮＴへ流れ出す電流は、光電流ＩPHOTOの分だけとなる。積分期間においても、ＶINTがトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。
【００４２】
積分期間が終わると、図７に示すように、読み出し信号ＲＷＳが立ち上がることにより、読み出し期間が始まる。なお、読み出し期間は、読み出し信号ＲＷＳがハイレベルの間、継続する。読み出し期間においては、ｐチャネル薄膜トランジスタＭ８のゲートの電位は、読み出し信号ＶRWSと等しい。よって、ｐチャネル薄膜トランジスタＭ８のゲートの電位が閾値電圧よりも高くなることにより、ｐチャネル薄膜トランジスタＭ８は非導通状態となる。このため、読み出し信号ＲＷＳが供給されることによって、フォトダイオードＤ２が順バイアスになることはない。
【００４３】
また、コンデンサＣINTに対して電荷注入が起こる。この結果、トランジスタＭ２のゲート電極の電位ＶINTが、トランジスタＭ２の閾値電圧よりも高くなる。これにより、トランジスタＭ２は導通状態となる。例えば、配線ＯＵＴの端部にバイアストランジスタＭ３（図示せず）を設けることにより、トランジスタＭ２およびＭ３はソースフォロアアンプとして機能する。すなわち、トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧は、積分期間にフォトダイオードＤ１へ入射した光による光電流ＩPHOTOの積分値に相当する。
【００４４】
なお、図８において、破線で示した波形は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表し、実線で示した波形は、フォトダイオードＤ１に外光が入射した場合の電位ＶINTの変化を表している。図８のΔＶが、フォトダイオードＤ１からの光電流ＩPHOTOの積分値に比例した電位差である。
【００４５】
本実施形態にかかる光センサは、上述のとおり、フォトダイオードＤ１の光電流ＩPHOTO分のみをコンデンサＣINTへ充放電するので、暗電流ＩDARKの大きさに関わりなく、外光の強度を正確に検出することができる。また、暗電流ＩDARKがコンデンサＣINTから放電されないので、ダイナミックレンジを広くとることが可能となる。これにより、環境温度に影響されることなく外光の強度を高精度に検出できる光センサを実現することが可能となる。
【００４６】
また、参照電圧配線ＶＣの電圧ＶCは、リセット信号のハイレベルＶRST.Hよりも高ければよいことから、参照電圧配線ＶＣにはＤＣ電源を使用することができる。
【００４７】
さらに、配線ＲＷＳにより読み出し信号が供給されると、ｐチャネル薄膜トランジスタＭ８が非導通状態となることによりフォトダイオードＤ２が無効化されるため、読み出し期間においてフォトダイオードＤ２を逆バイアスに保持しておく必要がない。このため、フォトダイオードＤ２のカソードの接続先である参照電圧配線ＶＣの電圧を高く設定する必要がない。
【００４８】
このように、読み出し信号の電圧設計の自由度が高まるため、例えば、読み出し信号を供給する配線ＲＷＳに増幅素子を接続した構成も可能になる。図３は、図１に示す光センサにおいて、コンデンサＣINTの代わりに増幅素子を用いた場合の回路構成の例を示す図である。
【００４９】
図３に示す光センサは、増幅素子の一例であるｐチャネル薄膜トランジスタＭ１０を備える。ｐチャネル薄膜トランジスタＭ１０のドレインは蓄積ノードＩＮＴに、ソースはトランジスタＭ２のゲートに、ゲートは読み出し信号を供給する配線ＲＷＳに接続されている。
【００５０】
図４に示す光センサは、図２に示す光センサにおいて、コンデンサＣINTの代わりにｐチャネル薄膜トランジスタＭ１０を用いた場合の回路構成の例を示す図である。ｐチャネル薄膜トランジスタＭ１１のドレインは蓄積ノードＩＮＴに、ソースはトランジスタＭ２のゲートに、ゲートは読み出し信号を供給する配線ＲＷＳに接続されている。
【００５１】
図３、４に例示する増幅素子（ｐチャネル薄膜トランジスタＭ１０、Ｍ１１）は、蓄積ノードＩＮＴの電位を増幅する増幅素子の一例である。増幅素子としては、ｐチャネル薄膜トランジスタの他に、例えば、可変コンデンサ（詳細は後述）、ｎチャネル薄膜トランジスタまたはチャネル上にゲート電極を備えたダイオード等を用いることができる。
【００５２】
ｐチャネル薄膜トランジスタＭ１０、Ｍ１１により、蓄積ノードＩＮＴの電位を増幅して、読み出すことができる。これらのｐチャネル薄膜トランジスタＭ１０、Ｍ１１のような増幅素子の動作条件は、読み出し信号のローレベルＶRWS.Lが、蓄積ノードの電位ＶINTとpチャネル薄膜トランジスタＭ１０またはＭ１１の閾値Vthとを加算した値を超えないことである。センシング期間（リセット信号が供給されてから読み出し信号が供給されるまでの期間）ではｐチャネル薄膜トランジスタＭ１０、Ｍ１１は導通状態であり、読み出し期間に導通状態から非道通状態に変化する（動作の詳細は後述する）。読み出し信号は、参照用電圧ＶＣに関わらず自由に設定できるので、図３、４に例示するように、増幅素子を用いた構成が可能になる。
【００５３】
［第２の実施形態］
最初に、図５および図６を参照しながら、本発明の第１の実施形態にかかる光センサを備える液晶表示装置の構成について説明する。
【００５４】
図５は、本発明の一実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板１００の概略構成を示すブロック図である。図５に示すように、アクティブマトリクス基板１００は、ガラス基板上に、画素領域１、ディスプレイゲートドライバ２、ディスプレイソースドライバ３、センサカラム（ｃｏｌｕｍｎ）ドライバ４、センサロウ（ｒｏｗ）ドライバ５、バッファアンプ６、ＦＰＣコネクタ７を少なくとも備えている。また、画素領域１内の光検出素子（後述）で取り込まれた画像信号を処理するための信号処理回路８が、前記ＦＰＣコネクタ７とＦＰＣ９とを介して、アクティブマトリクス基板１００に接続されている。
【００５５】
なお、アクティブマトリクス基板１００上の上記の構成部材は、半導体プロセスによってガラス基板上にモノリシックに形成することも可能である。あるいは、上記の構成部材のうちのアンプやドライバ類を、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）技術等によってガラス基板上に実装した構成としても良い。あるいは、図５においてアクティブマトリクス基板１００上に示した上記の構成部材の少なくとも一部が、ＦＰＣ９上に実装されることも考えられる。アクティブマトリクス基板１００は、全面に対向電極が形成された対向基板（図示せず）と貼り合わされ、その間隙に液晶材料が封入される。
【００５６】
画素領域１は、画像を表示するために、複数の画素が形成された領域である。本実施形態では、画素領域１における各画素内には、画像を取り込むための光センサが設けられている。図６は、アクティブマトリクス基板１００の画素領域１における画素と光センサとの配置を示す等価回路図である。図６の例では、１つの画素が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の絵素によって形成され、この３絵素で構成される１つの画素内に、２つのフォトダイオードＤ１，Ｄ２とコンデンサＣINTと薄膜トランジスタＭ２とｐチャネル薄膜トランジスタＭ８によって構成される１つの光センサが設けられている。画素領域１は、Ｍ行×Ｎ列のマトリクス状に配置された画素と、同じくＭ行×Ｎ列のマトリクス状に配置された光センサとを有する。なお、上述のとおり、絵素数は、Ｍ×３Ｎである。
【００５７】
このため、図６に示すように、画素領域１は、画素用の配線として、マトリクス状に配置されたゲート線ＧＬおよびソース線ＣＯＬを有している。ゲート線ＧＬは、ディスプレイゲートドライバ２に接続されている。ソース線ＣＯＬは、ディスプレイソースドライバ３に接続されている。なお、ゲート線ＧＬは、画素領域１内にＭ行設けられている。以下、個々のゲート線ＧＬを区別して説明する必要がある場合は、ＧＬｉ（ｉ＝１〜Ｍ）のように表記する。一方、ソース線ＣＯＬは、上述のとおり、１つの画素内の３絵素にそれぞれ画像データを供給するために、１画素につき３本ずつ設けられている。ソース線ＣＯＬを個々に区別して説明する必要がある場合は、ＣＯＬｒｊ，ＣＯＬｇｊ，ＣＯＬｂｊ（ｊ＝１〜Ｎ）のように表記する。
【００５８】
ゲート線ＧＬとソース線ＣＯＬとの交点には、画素用のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）Ｍ１が設けられている。なお、図６では、赤色、緑色、青色のそれぞれの絵素に設けられている薄膜トランジスタＭ１を、Ｍ１ｒ，Ｍ１ｇ，Ｍ１ｂと表記している。薄膜トランジスタＭ１のゲート電極はゲート線ＧＬへ、ソース電極はソース線ＣＯＬへ、ドレイン電極は図示しない画素電極へ、それぞれ接続されている。これにより、図６に示すように、薄膜トランジスタＭ１のドレイン電極と対向電極（ＶＣＯＭ）との間に液晶容量ＬＣが形成される。また、ドレイン電極とＴＦＴＣＯＭとの間に補助容量ＬＳが形成されている。
【００５９】
図６において、１本のゲート線ＧＬｉと１本のソース線ＣＯＬｒｊとの交点に接続された薄膜トランジスタＭ１ｒによって駆動される絵素は、この絵素に対応するように赤色のカラーフィルタが設けられ、ソース線ＣＯＬｒｊを介してディスプレイソースドライバ３から赤色の画像データが供給されることにより、赤色の絵素として機能する。また、ゲート線ＧＬｉとソース線ＣＯＬｇｊとの交点に接続された薄膜トランジスタＭ１ｇによって駆動される絵素は、この絵素に対応するように緑色のカラーフィルタが設けられ、ソース線ＣＯＬｇｊを介してディスプレイソースドライバ３から緑色の画像データが供給されることにより、緑色の絵素として機能する。さらに、ゲート線ＧＬｉとソース線ＣＯＬｂｊとの交点に接続された薄膜トランジスタＭ１ｂによって駆動される絵素は、この絵素に対応するように青色のカラーフィルタが設けられ、ソース線ＣＯＬｂｊを介してディスプレイソースドライバ３から青色の画像データが供給されることにより、青色の絵素として機能する。
【００６０】
なお、図６の例では、光センサは、画素領域１において、１画素（３絵素）に１つの割合で設けられている。ただし、画素と光センサの配置割合は、この例のみに限定されず、任意である。例えば、１絵素につき１つの光センサが配置されていても良いし、複数画素に対して１つの光センサが配置された構成であっても良い。
【００６１】
光センサは、図６に示すように、フォトダイオードＤ１，Ｄ２と、コンデンサＣINTと、薄膜トランジスタＭ２とｐチャネル薄膜トランジスタＭ８を備えている。図６に示す光センサは、図１に示した回路構成と同様である。 図６の例では、ソース線ＣＯＬｒが、センサカラムドライバ４から定電圧ＶDDを光センサへ供給するための配線ＶＤＤを兼ねている。また、ソース線ＣＯＬｇが、センサ出力用の配線ＯＵＴを兼ねている。
【００６２】
フォトダイオードＤ１のアノードには、リセット信号を供給するための配線ＲＳＴが接続されている。フォトダイオードＤ１とｐチャネル薄膜トランジスタＭ８とは直列に接続されており、フォトダイオードＤ１のカソードとｐチャネル薄膜トランジスタＭ８のドレインとの間に、トランジスタＭ２のゲートと、コンデンサＣINTの電極の一方が接続されている。ｐチャネル薄膜トランジスタＭ８のソースは、フォトダイオードＤ２のアノードに接続されている。ｐチャネル薄膜トランジスタＭ８のゲートは、配線ＲＷＳに接続されている。フォトダイオードＤ２のカソードは、参照電圧配線ＶＣに接続されている。
【００６３】
トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは配線ＯＵＴに接続されている。配線ＲＳＴ，ＲＷＳは、センサロウドライバ５に接続されている。これらの配線ＲＳＴ，ＲＷＳは１行毎に設けられているので、以降、各配線を区別する必要がある場合は、ＲＳＴｉ，ＲＷＳｉ（ｉ＝１〜Ｍ）のように表記する。
【００６４】
センサロウドライバ５は、所定の時間間隔（ｔrow）で、図６に示した配線ＲＳＴｉとＲＷＳｉとの組を順次選択していく。これにより、画素領域１において信号電荷を読み出すべき光センサの行（ｒｏｗ）が順次選択される。
【００６５】
なお、図６に示すように、配線ＯＵＴの端部には、絶縁ゲート型電界効果トランジスタＭ３のドレインが接続されている。また、このトランジスタＭ３のドレインには、出力配線ＳＯＵＴが接続され、トランジスタＭ３のドレインの電位ＶSOUTが、光センサからの出力信号としてセンサカラムドライバ４へ出力される。トランジスタＭ３のソースは、配線ＶＳＳに接続されている。トランジスタＭ３のゲートは、参照電圧配線ＶＢを介して、参照電圧電源（図示せず）に接続されている。
【００６６】
本実施形態にかかる光センサの動作は、図７および図８に示した動作と同様である。
【００６７】
図７および図８に示した動作のように、リセットパルスによる初期化と、積分期間における光電流の積分と、読み出し期間におけるセンサ出力の読み出しとを周期的に行うことにより、各画素の光センサ出力を得ることができる。
【００６８】
本実施形態にかかる表示装置の各画素に設けられた光センサは、上述のとおり、フォトダイオードＤ１の光電流ＩPHOTO分のみをコンデンサＣINTへ充放電するので、暗電流ＩDARKの大きさに関わりなく、外光の強度を正確に検出することができる。また、暗電流ＩDARKがコンデンサＣINTから放電されないので、ダイナミックレンジを広くとることが可能となる。これにより、環境温度に影響されることなく外光の強度を高精度に検出できる光センサを実現することが可能となる。
【００６９】
また、参照電圧配線ＶＣの電圧は、リセット信号のハイレベルＶRST.Hよりも高ければよいことから、参照電圧配線ＶＣにはＤＣ電源を使用することができる。
【００７０】
さらに、読み出し信号ＲＷＳが供給されると、ｐチャネル薄膜トランジスタＭ８が非導通状態となることによりフォトダイオードＤ２が無効化されるため、読み出し期間においてフォトダイオードＤ２を逆バイアスに保持しておく必要がない。このため、フォトダイオードＤ２のカソードの接続先である参照電圧配線ＶＣの電圧を高く設定する必要がない。
【００７１】
また、参照電圧配線ＶＣに代えて、既存の配線を用いて回路を構成することもできる。例えば、特性安定化のためにフォトダイオード上に形成された透明電極ＩＴＯで形成されたシールド電極を用いて回路を構成することもできる。図２０は、本実施形態にかかる光センサの平面構造の一例を示す平面図である。
【００７２】
図２０に示すように、本実施形態にかかる光センサは、ソース線ＣＯＬｇとＣＯＬｂとの間の領域にトランジスタＭ２を備えている。フォトダイオードＤ１は、ベースとなるシリコン膜に、ｐ型半導体領域１０２ｐと、ｉ型半導体領域１０２ｉと、ｎ型半導体領域１０２ｎとが直列に形成された、ラテラル構造のＰＩＮダイオードである。ｐ型半導体領域１０２ｐは、フォトダイオードＤ１のアノードとなり、配線１０８およびコンタクト１０９，１１０を介して配線ＲＳＴに接続される。ｎ型半導体領域１０２ｎは、フォトダイオードＤ１のカソードとなり、シリコン膜の延設部１０７，コンタクト１０５，１０６、および配線１０４を介して、トランジスタＭ２のゲート電極１０１に接続される。
【００７３】
フォトダイオードＤ２は、フォトダイオードＤ１と同様に、ベースとなるシリコン膜に、ｐ型半導体領域１０２ｐと、ｉ型半導体領域１０２ｉと、ｎ型半導体領域１０２ｎとが直列に形成された、ラテラル構造のＰＩＮダイオードである。ただし、ｎ型半導体領域１０２ｎ（カソード）が、配線１１５およびコンタクト１１６，１１７を介してシールド電極１１４に接続される。また、ｐ型半導体領域１０２ｐ（アノード）が、シリコン膜の延設部１０７，コンタクト１０５，１０６、および配線１０４を介して、トランジスタＭ２のゲート電極１０１に接続される。
【００７４】
この構成において、配線ＲＳＴ，ＲＷＳは、トランジスタＭ２のゲート電極１０１と同じ金属により同じ工程で形成されている。また、配線１０４，１０８は、ソース線ＣＯＬと同じ金属により同じ工程で形成されている。フォトダイオードＤ１，２の背面には、バックライト光がセンサへ入射することを防止するための遮光膜１１３が設けられている。
【００７５】
なお、本実施形態においては、ｐチャネル薄膜トランジスタＭ８を備えた光センサを開示したが、図１７に示すように、ｐチャネル薄膜トランジスタＭ８に代えてｎチャネル薄膜トランジスタＭ９を備える構成としても良い。図１７においては、ｎチャネル薄膜トランジスタＭ９のゲートは、配線ＲＷＳではなく、フォトダイオードＤ２のカソードと同様に、参照電圧配線ＶＣに接続されている。なお、参照電圧配線ＶＣの電圧は、リセット信号のハイレベルＶRST.Hよりも高く、読み出し信号のハイレベルＶRWS.Hよりも低ければ良い。
【００７６】
読み出し信号ＲＷＳが立ち上がると、ＶINTの電位が突き上げられる。この直後においては、突き上げられたＶINTの電位が、ＶＣからｎチャネル薄膜トランジスタＭ９の閾値Ｖｔｈを減算した値よりも高くなった時点で、ｎチャネル薄膜トランジスタＭ９にオフ電圧がかかる。つまり、オフ電圧がかかった時点で、ｎチャネル薄膜トランジスタＭ９は非導通状態となる。これにより、読み出し信号ＲＷＳによって、ＶINTをＶＣよりも高い電位に突き上げることができる。
【００７７】
この構成によっても、フォトダイオードＤ１の光電流ＩPHOTO分のみをコンデンサＣINTへ充放電するので、暗電流ＩDARKの大きさに関わりなく、外光の強度を正確に検出することができる。また、暗電流ＩDARKがコンデンサＣINTから放電されないので、ダイナミックレンジを広くとることが可能となる。これにより、環境温度に影響されることなく外光の強度を高精度に検出できる光センサを実現することが可能となる。
【００７８】
なお、図１７に示した構成は、図６に示した構成に対して、以下の利点を有する。図１７の構成の場合は、読み出し信号ＲＷＳの電圧（ＶRWS.HまたはＶRWS.L）を設定する場合の自由度が高い。これに対して、図６に示した構成は、読み出し信号ＲＷＳのローレベルＶRWS.Lを、リセット信号のハイレベルＶRST.Hよりも小さく設定する必要がある。
【００７９】
図２１は、図１７にかかる光センサの平面構造の一例を示す平面図である。なお、以下の図２１の説明においては、上述の図２０で説明した構成と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。図２１に示すように、ｎチャネル薄膜トランジスタＭ９のゲート電極は、コンタクト１１９，１２０および配線１１８を介して、シールド電極１１４に接続される。
【００８０】
なお、本実施形態では、前述したように、ソース線ＣＯＬｒ，ＣＯＬｇ，ＣＯＬｂを光センサ用の配線ＶＤＤ，ＯＵＴ，ＶＳＳとして共用しているので、図９に示すように、ソース線ＣＯＬｒ，ＣＯＬｇ，ＣＯＬｂを介して表示用の画像データ信号を入力するタイミングと、センサ出力を読み出すタイミングとを区別する必要がある。図９の例では、水平走査期間において表示用画像データ信号の入力が終わった後に、水平ブランキング期間等を利用してセンサ出力の読み出しが行われる。すなわち、表示用画像データ信号の入力が終わった後に、ソース線ＣＯＬｒには定電圧ＶDDが印加される。
【００８１】
センサカラムドライバ４は、図５に示すように、センサ画素読み出し回路４１と、センサカラムアンプ４２と、センサカラム走査回路４３とを含む。センサ画素読み出し回路４１には、画素領域１からセンサ出力ＶSOUTを出力する配線ＳＯＵＴ（図１０参照）が接続されている。図５において、配線ＳＯＵＴｊ（ｊ＝１〜Ｎ）により出力されるセンサ出力を、ＶSOUTjと表記している。センサ画素読み出し回路４１は、センサ出力ＶSOUTjのピークホールド電圧ＶSjを、センサカラムアンプ４２へ出力する。センサカラムアンプ４２は、画素領域１のＮ列の光センサにそれぞれ対応するＮ個のカラムアンプを内蔵しており、個々のカラムアンプでピークホールド電圧ＶSj（ｊ＝１〜Ｎ）を増幅し、ＶCOUTとしてバッファアンプ６へ出力する。センサカラム走査回路４３は、センサカラムアンプ４２のカラムアンプをバッファアンプ６への出力へ順次接続するために、カラムセレクト信号ＣＳj（ｊ＝１〜Ｎ）を、センサカラムアンプ４２へ出力する。
【００８２】
ここで、図１０および図１１を参照し、画素領域１からセンサ出力ＶSOUTが読み出された後のセンサカラムドライバ４およびバッファアンプ６の動作について説明する。図１０は、センサ画素読み出し回路４１の内部構成を示す回路図である。図１１は、読み出し信号ＶRWSと、センサ出力ＶSOUTと、センサ画素読み出し回路の出力ＶSとの関係を示す波形図である。前述のように、読み出し信号がハイレベルＶRWS.Hになったとき、トランジスタＭ２が導通することにより、トランジスタＭ２，Ｍ３によりソースフォロアアンプが形成され、センサ出力ＶSOUTがセンサ画素読み出し回路４１のサンプルキャパシタＣSAMに蓄積される。これにより、読み出し信号がローレベルＶRWS.Lになった後も、その行の選択期間（ｔrow）中、センサ画素読み出し回路４１からセンサカラムアンプ４２への出力電圧ＶSは、図１１に示すように、センサ出力ＶSOUTのピーク値と等しいレベルに保持される。
【００８３】
次に、センサカラムアンプ４２の動作について、図１２を参照しながら説明する。図１２に示すように、センサ画素読み出し回路４１から、各列の出力電圧ＶSj（ｊ＝１〜Ｎ）が、センサカラムアンプ４２のＮ個のカラムアンプへ入力される。図１２に示すように、各カラムアンプは、トランジスタＭ６，Ｍ７から構成されている。センサカラム走査回路４３によって生成されるカラムセレクト信号ＣＳjが、１つの行の選択期間（ｔrow）中に、Ｎ列のカラムのそれぞれに対して順次ＯＮとなることにより、センサカラムアンプ４２中のＮ個のカラムアンプのうちいずれか１つのみのトランジスタＭ６がＯＮとなり、そのトランジスタＭ６を介して、各列の出力電圧ＶSj（ｊ＝１〜Ｎ）のいずれかのみが、センサカラムアンプ４２からの出力ＶCOUTとして出力される。バッファアンプ６は、センサカラムアンプ４２から出力されたＶCOUTをさらに増幅し、パネル出力（光センサ信号）Ｖoutとして信号処理回路８へ出力する。
【００８４】
なお、センサカラム走査回路４３は、上述のように光センサの列を１列ずつ走査するようにしても良いが、これに限定されず、光センサの列をインタレース走査する構成としても良い。また、センサカラム走査回路４３が、例えば４相等の多相駆動走査回路として形成されていても良い。
【００８５】
以上の構成により、本実施形態にかかる表示装置は、画素領域１において画素毎に形成されたフォトダイオードＤ１の受光量に応じたパネル出力ＶOUTを得る。パネル出力ＶOUTは、信号処理回路８に送られてＡ／Ｄ変換され、パネル出力データとしてメモリ（図示せず）に蓄積される。つまり、このメモリには、画素領域１の画素数（光センサ数）と同数のパネル出力データが蓄積されることとなる。信号処理回路８では、メモリに蓄積されたパネル出力データを用いて、画像取り込みやタッチ領域の検出等の各種信号処理を行う。なお、本実施形態では、信号処理回路８のメモリに、画素領域１の画素数（光センサ数）と同数のパネル出力データを蓄積するものとしたが、メモリ容量等の制約により、必ずしも画素数と同数のパネル出力データを蓄積することを要しない。
【００８６】
［第３の実施形態］
本発明の第３の実施形態にかかる表示装置について、以下に説明する。なお、前述の第２の実施形態において説明した構成と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。
【００８７】
図１３は、第３の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。図１３に示すように、第３の実施形態にかかる表示装置の光センサは、フォトダイオードＤ１，Ｄ２、コンデンサＣINT、薄膜トランジスタＭ２およびｐチャネル薄膜トランジスタＭ８に加えて、薄膜トランジスタＭ４をさらに備えている。
【００８８】
本実施形態の光センサにおいては、コンデンサＣINTの一方の電極が、フォトダイオードＤ１のカソードとｐチャネル薄膜トランジスタＭ８のドレインとの間と、薄膜トランジスタＭ２のゲート電極とに接続され、コンデンサＣINTの他方の電極は、配線ＶＤＤに接続されている。また、薄膜トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは薄膜トランジスタＭ４のドレインに接続されている。薄膜トランジスタＭ４のゲートは、読み出し信号配線ＲＷＳに接続されている。薄膜トランジスタＭ４のソースは、配線ＯＵＴに接続されている。なお、この例では、コンデンサＣINTの電極の一つと、薄膜トランジスタＭ４のドレインとが、共に、共通の定電圧配線（配線ＶＤＤ）に接続されている構成を示したが、これらが互いに異なる定電圧配線に接続された構成であっても構わない。
【００８９】
ここで、本実施形態にかかる光センサの動作について、図１４および図１５を参照しながら説明する。
【００９０】
図１４は、光センサへ配線ＲＳＴから供給されるリセット信号と配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。図１５は、第３の実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。
【００９１】
リセット信号のハイレベルＶRST.Hは、薄膜トランジスタＭ２がオン状態になる電位に設定される。図１４に示す例では、リセット信号のハイレベルＶRST.Hは８Ｖである。また、リセット信号のローレベルＶRST.Lは０Ｖである。この例では、リセット信号のハイレベルＶRST.HはＶDDに等しく、ローレベルＶRST.LはＶSSに等しい。また、読み出し信号のハイレベルＶRWS.Hは８Ｖ、ローレベルＶRWS.Lは０Ｖである。この例では、読み出し信号のハイレベルＶRWS.HがＶDDに等しく、ローレベルＶRWS.LがＶSSに等しい。
【００９２】
まず、センサロウドライバ５から配線ＲＳＴへ供給されるリセット信号がローレベル（０Ｖ）から立ち上がってハイレベル（８Ｖ）になると、フォトダイオードＤ１は順方向バイアスとなる。このとき、トランジスタＭ２はオン状態となるが、読み出し信号ＲＷＳがローレベルであり、トランジスタＭ４がオフ状態なので、配線ＯＵＴへの出力はない。
【００９３】
次に、リセット信号がローレベルＶRST.Lに戻ることにより、光電流の積分期間（図１５に示す期間ＴINT）が始まる。積分期間においては、フォトダイオードＤ１，Ｄ２は逆バイアスとなり、電流がコンデンサＣINTから流れ出し、コンデンサＣINTを放電させる。このとき、フォトダイオードＤ１により、入射光によって生じる光電流ＩPHOTOと暗電流ＩDARKとの和が蓄積ノードＩＮＴから流れ出す。一方、フォトダイオードＤ２により、暗電流−ＩDARKが蓄積ノードＩＮＴから流れ出す。この結果、実質的に、コンデンサＣINTから蓄積ノードＩＮＴへ流れ出す電流は、光電流ＩPHOTOの分だけとなる。積分期間においても、ＶINTは、リセット電位（この例ではＶRST.H＝８Ｖ）から入射光の強さに応じて降下していく。しかし、トランジスタＭ４がオフ状態のため、配線ＯＵＴへのセンサ出力はない。なお、検出したい照度の上限値の光がフォトダイオードＤ１に照射された場合にセンサ出力が最も小さくなるように、すなわち、この場合にトランジスタＭ２のゲート電極の電位（ＶINT）が閾値をわずかに超える値となるように、センサ回路を設計することが望ましい。このように設計すれば、検出したい照度の上限値を超える光がフォトダイオードＤ１へ照射された場合には、ＶINTの値がトランジスタＭ２の閾値よりも低くなってトランジスタＭ２がオフ状態となるので、配線ＯＵＴへのセンサ出力はない。
【００９４】
積分期間が終わると、図１５に示すように、読み出し信号ＲＷＳが立ち上がることにより、読み出し期間が始まる。読み出し信号ＲＷＳがハイレベルになることにより、トランジスタＭ４がオン状態になる。それにより、トランジスタＭ２からの出力がトランジスタＭ４を通じて配線ＯＵＴへ出力される。このとき、トランジスタＭ２は、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。すなわち、出力配線ＳＯＵＴからの出力信号電圧は、積分期間にフォトダイオードＤ１へ入射した光による光電流ＩPHOTOの積分値に相当する。
【００９５】
なお、図１５において、波線で示した波形は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表し、実線で示した波形は、フォトダイオードＤ１に外光が入射した場合の電位ＶINTの変化を表している。図１５のΔＶが、フォトダイオードＤ１からの光電流ＩPHOTOの積分値に比例した電位差である。
【００９６】
以上のとおり、本実施形態の光センサによっても、リセットパルスによる初期化と、積分期間における光電流の積分と、読み出し期間におけるセンサ出力の読み出しとを周期的に行うことにより、各画素の光センサ出力を得ることができる。
【００９７】
すなわち、本実施形態にかかる表示装置の各画素に設けられた光センサも、第２の実施形態と同様に、フォトダイオードＤ１の光電流ＩPHOTO分のみをコンデンサＣINTから放電するので、暗電流ＩDARKの大きさに関わりなく、外光の強度を正確に検出することができる。また、暗電流ＩDARKがコンデンサＣINTから放電されないので、ダイナミックレンジを広くとることが可能となる。これにより、環境温度に影響されることなく外光の強度を高精度に検出できる光センサを実現することが可能となる。
【００９８】
本実施形態においても、図１９に示すように、ｐチャネル薄膜トランジスタＭ８に代えてｎチャネル薄膜トランジスタＭ９を備える構成としても良い。なお、図１８に示す構成においては、蓄積期間中にフォトダイオードＤ２に順方向バイアスが印加されないようにするために、トランジスタＭ２，Ｍ３としてｐチャネルＴＦＴを用い、トランジスタＭ２のドレインをＶＳＳ、トランジスタＭ３のソースをＶＤＤに接続した構成とすることにより、リセット信号ＲＳＴの電圧を変更する必要がある。なお、リセット信号ＲＳＴおよび読み出し信号ＲＷＳの駆動波形は、第２の実施形態において図７に示した波形と同じである。
【００９９】
ただし、第２の実施形態で説明したとおり、図１３に示した構成に比べて、図１８に示した構成の方が、ＶRWS.Lの値に関わりなく、蓄積ノードＩＮＴを正しくリセットできるので、ＶRWS.Lの値を自由に設定することができるという利点がある。
【０１００】
［第４の実施形態］
本発明の第４の実施形態にかかる表示装置について、以下に説明する。なお、前述の各実施形態において説明した構成と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。
【０１０１】
図１６は、第４の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。図１６に示すように、第４の実施形態にかかる表示装置の光センサは、フォトダイオードＤ１，Ｄ２、コンデンサＣINT、薄膜トランジスタＭ２、Ｍ４およびｐチャネル薄膜トランジスタＭ８に加えて、薄膜トランジスタＭ５をさらに備えている。
【０１０２】
本実施形態の光センサにおいては、コンデンサＣINTの一方の電極が、フォトダイオードＤ１のカソードとｐチャネル薄膜トランジスタＭ８のドレインとの間に接続され、コンデンサＣINTの他方の電極は、ＧＮＤに接続されている。なお、本実施形態においては、コンデンサＣINTの他方の電極が、ＧＮＤ以外の定電圧配線（ＶＤＤまたはＶＳＳ）に接続されている構成であってもよい。
【０１０３】
また、薄膜トランジスタＭ２のゲートは、フォトダイオードＤ１のカソードとｐチャネル薄膜トランジスタＭ８のドレインとの間に接続されている。薄膜トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは薄膜トランジスタＭ４のドレインに接続されている。薄膜トランジスタＭ４のゲートは、読み出し信号配線ＲＷＳに接続されている。薄膜トランジスタＭ４のソースは、配線ＯＵＴに接続されている。薄膜トランジスタＭ５のゲートは、リセット信号配線ＲＳＴに接続され、ドレインは配線ＶＤＤに接続され、ソースはフォトダイオードＤ１のカソードとｐチャネル薄膜トランジスタＭ８のドレインとの間に接続されている。なお、この例では、薄膜トランジスタＭ４，Ｍ５のドレインが、共に、共通の定電圧配線（配線ＶＤＤ）に接続されている構成を示したが、これらが互いに異なる定電圧配線に接続された構成であっても構わない。
【０１０４】
ここで、本実施形態にかかる光センサの動作について説明する。なお、本実施形態の光センサにおいて、配線ＲＳＴから供給されるリセット信号と配線ＲＷＳから供給される読み出し信号の波形は、第３の実施形態において参照した図１４と同じである。また、本実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図は、第３の実施形態において参照した図１５と同じである。したがって、本実施形態においても、図１４および図１５を参照しながら説明する。
【０１０５】
リセット信号のハイレベルＶRST.Hは、トランジスタＭ５がオン状態になる電位に設定される。図１４に示す例では、リセット信号のハイレベルＶRST.Hは８Ｖである。また、リセット信号のローレベルＶRST.Lは０Ｖである。この例では、リセット信号のハイレベルＶRST.HはＶDDに等しく、ローレベルＶRST.LはＶSSに等しい。また、読み出し信号のハイレベルＶRWS.Hは８Ｖ、ローレベルＶRWS.Lは０Ｖである。この例では、読み出し信号のハイレベルＶRWS.HがＶDDに等しく、ローレベルＶRWS.LがＶSSに等しい。
【０１０６】
最初に、センサロウドライバ５から配線ＲＳＴへ供給されるリセット信号がローレベル（ＶRST.L＝０Ｖ）から立ち上がってハイレベル（ＶRST.H＝８Ｖ）になると、トランジスタＭ５がオン状態となる。これにより、フォトダイオードＤ１のカソードとｐチャネル薄膜トランジスタＭ８のドレインとの接続点の電位ＶINTがＶDDにリセットされる。
【０１０７】
次に、リセット信号がローレベルＶRST.Lに戻ることにより、光電流の積分期間（図１５に示す期間ＴINT）が始まる。このとき、リセット信号がローレベルになることによりトランジスタＭ５がオフ状態となる。ここで、フォトダイオードＤ１のアノードはＧＮＤ、カソード（ＶINT＝ＶDD＝８Ｖ）であるので、フォトダイオードＤ１に逆バイアスが印加される。積分期間においては、フォトダイオードＤ１，Ｄ２は逆バイアスとなり、電流がコンデンサＣINTから流れ出し、コンデンサＣINTを放電させる。このとき、フォトダイオードＤ１により、入射光によって生じる光電流ＩPHOTOと暗電流ＩDARKとの和が蓄積ノードＩＮＴから流れ出す。一方、フォトダイオードＤ２により、暗電流−ＩDARKが蓄積ノードＩＮＴから流れ出す。この結果、実質的に、コンデンサＣINTから蓄積ノードＩＮＴへ流れ出す電流は、光電流ＩPHOTOの分だけとなる。積分期間において、ＶINTは、リセット電位（この例ではＶRST.H＝８Ｖ）から入射光の強さに応じて降下していく。しかし、トランジスタＭ４がオフ状態のため、配線ＯＵＴへのセンサ出力はない。なお、検出したい照度の上限値の光がフォトダイオードＤ１に照射された場合にセンサ出力が最も小さくなるように、すなわち、この場合にトランジスタＭ２のゲート電極の電位（ＶINT）が閾値をわずかに超える値となるように、センサ回路を設計することが望ましい。このように設計すれば、検出したい照度の上限値を超える光がフォトダイオードＤ１へ照射された場合には、ＶINTの値がトランジスタＭ２の閾値よりも低くなってトランジスタＭ２がオフ状態となるので、配線ＯＵＴへのセンサ出力はない。
【０１０８】
積分期間が終わると、図１５に示すように、読み出し信号ＲＷＳが立ち上がることにより、読み出し期間が始まる。読み出し信号ＲＷＳがハイレベルになることにより、トランジスタＭ４がオン状態になる。それにより、トランジスタＭ２からの出力がトランジスタＭ４を通じて配線ＯＵＴへ出力される。このとき、トランジスタＭ２は、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。すなわち、出力配線ＳＯＵＴからの出力信号電圧は、積分期間にフォトダイオードＤ１へ入射した光による光電流ＩPHOTOの積分値に相当する。
【０１０９】
以上のとおり、本実施形態の光センサによっても、リセットパルスによる初期化と、積分期間における光電流の積分と、読み出し期間におけるセンサ出力の読み出しとを周期的に行うことにより、各画素の光センサ出力を得ることができる。
【０１１０】
すなわち、本実施形態にかかる表示装置の各画素に設けられた光センサも、第１および第３の実施形態と同様に、フォトダイオードＤ１の光電流ＩPHOTO分のみをコンデンサＣINTから放電するので、暗電流ＩDARKの大きさに関わりなく、外光の強度を正確に検出することができる。また、暗電流ＩDARKがコンデンサＣINTから放電されないので、ダイナミックレンジを広くとることが可能となる。これにより、環境温度に影響されることなく外光の強度を高精度に検出できる光センサを実現することが可能となる。
【０１１１】
本実施形態においても、図１９に示すように、ｐチャネル薄膜トランジスタＭ８に代えてｎチャネル薄膜トランジスタＭ９を備える構成としても良い。なお、リセット信号ＲＳＴおよび読み出し信号ＲＷＳの駆動波形は、第１の実施形態において図７に示した波形と同じである。
【０１１２】
ただし、第３の実施形態で説明したとおり、図１６に示した構成に比べて、図１９に示した構成の方が、ＶRWS.Lの値に関わりなく、蓄積ノードＩＮＴを正しくリセットできるので、ＶRWS.Lの値を自由に設定することができるという利点がある。
【０１１３】
以上、本発明についての第２〜第４の実施形態を説明したが、本発明は上述の各実施形態にのみ限定されず、発明の範囲内で種々の変更が可能である。
【０１１４】
例えば、第２〜第４の実施形態では、光センサに接続された配線ＶＤＤおよびＯＵＴが、ソース配線ＣＯＬと共用されている構成を例示した。この構成によれば、画素開口率が高いという利点がある。しかしながら、光センサ用の配線ＶＤＤおよびＯＵＴをソース配線ＣＯＬとは別個に設けた構成によっても、上記の第２および第３の実施形態と同様の効果を得ることができる。特に、第３の実施形態においては、光センサ用の配線ＶＤＤをソース配線ＣＯＬとは別個に設けて、この配線ＶＤＤへトランジスタＭ２とコンデンサＣINTとを接続した構成とすれば、ソース配線ＣＯＬに入力されるビデオ信号の影響でコンデンサＣINTの電位が不安定になることがない、という利点がある。
【０１１５】
［第５の実施形態］
本発明の第５の実施形態にかかる表示装置について、以下に説明する。なお、前述の各実施形態において説明した構成と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。
【０１１６】
図２２は、第５の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。図２２に示すように、第５の実施形態にかかる表示装置の光センサは、第２の実施形態の図１０において示したフォトダイオードＤ１，Ｄ２、薄膜トランジスタＭ２およびｐチャネル薄膜トランジスタＭ８を備え、コンデンサＣINTに代えてコンデンサＣ１（増幅素子）を備えている。なお、本実施形態において増幅素子として機能するコンデンサＣ１は、可変コンデンサである。
【０１１７】
図２３は、コンデンサＣ１のＣＶ特性図である。図２３において、横軸はコンデンサＣ１の電極間電圧ＶCAP、縦軸は静電容量を表す。図２３に示すように、コンデンサＣ１は、電極間電圧ＶCAPが小さい間は一定の静電容量を有するが、電極間電圧ＶCAPの閾値の前後で静電容量が急峻に変化する特性を有する。したがって、配線ＲＷＳからの読み出し信号の電位によって、コンデンサＣ１の特性を動的に変化させることができる。このような特性を有するコンデンサＣ１を用いることにより、本実施形態にかかる光センサは、積分期間ＴINTにおける蓄積ノードの電位変化を増幅して読み出すことができる。図２４の例は、あくまでも一実施形態であるが、リセット信号のローレベルＶRST.Lが−１．４Ｖであり、リセット信号のハイレベルＶRST.Hが０Ｖである。また、読み出し信号のローレベルＶRWS.Lが−３Ｖ、読み出し信号のハイレベルＶRWS.Hが１２Ｖである。図２４においても、実線で示した波形は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表し、破線で示した波形は、フォトダイオードＤ１に飽和レベルの光が入射した場合の電位ＶINTの変化を表し、ΔＶSIGがフォトダイオードＤ１へ入射した光の量に比例した電位差である。図２４から明らかなように、本実施形態にかかる光センサでは、飽和レベルの光が入射した場合の積分期間ＴINTにおける蓄積ノードの電位変化が、従来の光センサよりも小さいが、読み出し期間において（読み出し信号の電位がハイレベルＶRWS.Hである間）、この蓄積ノードの電位が増幅して読み出されている。
【０１１８】
ここで、図２４を参照し、画素領域１からのセンサ出力の読み出しについて説明する。まず、センサロウドライバ５から配線ＲＳＴへ供給されるリセット信号がローレベル（ＶRST.L）から立ち上がってハイレベル（ＶRST.H）になると、フォトダイオードＤ１は順方向バイアスとなり、接続点ＩＮＴの電位ＶINTは、下記の式（４）で表される。
【０１１９】
ＶINT ＝ ＶRST.H−ＶF ・・・（４）
式（４）において、ＶFはフォトダイオードＤ１の順方向電圧である。このときのＶINTはトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２はリセット期間において非導通状態となっている。
【０１２０】
次に、リセット信号がローレベルＶRST.Lに戻ると、光電流の積分期間（ＴINT）が始まる。積分期間ＴINTにおいては、フォトダイオードＤ１への入射光量に比例した光電流がコンデンサＣ１から流れ出し、コンデンサＣ１を放電させる。これにより、積分期間ＴINTの終了時における接続点ＩＮＴの電位ＶINTは、下記の式（５）で表される。
【０１２１】
ＶINT＝ＶRST.H−ＶF−ΔＶRST・ＣPD／ＣT
−ＩPHOTO・ｔINT／ＣT …（５）
式（５）において、ΔＶRSTは、リセット信号のパルスの高さ（ＶRST.H−ＶRST.L）であり、ＩPHOTOは、フォトダイオードＤ１の光電流、ｔINTは、積分期間の長さである。ＣPDはフォトダイオードＤ１の容量である。ＣTOTALは、光センサ回路全体の容量、すなわち、接続点ＩＮＴの総容量であり、コンデンサＣ１の容量ＣINTと、フォトダイオードＤ１の容量ＣPDと、トランジスタＭ２の容量ＣTFTとの総和である。積分期間においても、ＶINTがトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。
【０１２２】
積分期間が終わると、配線ＲＷＳへ供給される読み出し信号が立ち上がることにより、読み出し期間が始まる。ここで、コンデンサＣ１に対して電荷注入が起こる。そして、接続点ＩＮＴの電位ＶINTがトランジスタＭ２の閾値電圧よりも高くなったとき、トランジスタＭ２は導通状態となり、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。本実施形態にかかる光センサにおいては、トランジスタＭ３のドレインからの出力配線ＳＯＵＴからの出力信号電圧は、積分期間におけるフォトダイオードＤ１の光電流の積分値を増幅したものに相当する。
【０１２３】
以上のとおり、本実施形態においては、リセットパルスによる初期化と、積分期間における光電流の積分と、読み出し期間におけるセンサ出力の読み出しとを１サイクルとして周期的に行う。
【０１２４】
ここで、本実施形態にかかる光センサの読み出し動作について説明する。図２５は、積分期間の最後から読み出し期間にかけての蓄積ノードの電位ＶINTの変化を示す波形図である。図２５において、実線で示した波形ｗ１は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表し、破線で示した波形ｗ２は、フォトダイオードＤ１に光が入射した場合の電位ＶINTの変化を表している。また、時刻ｔ0は、配線ＲＷＳから供給される読み出し信号がローレベルＶRWS.Lからの立ち上がりを開始する時刻であり、時刻ｔ2は、読み出し信号がハイレベルＶRWS.Hへ到達する時刻である。時刻ｔSは、トランジスタＭ２がオンになってセンサ出力のサンプリングが行われる時刻である。時刻ｔ1は、読み出し信号がコンデンサＣ１の閾値電圧Ｖoffに到達する時刻である。すなわち、コンデンサＣ１は、読み出し配線ＲＷＳから幅広部１１１へ供給される電位と閾値電圧Ｖoffとの大小関係によって、その動作特性が変わる。
【０１２５】
図２６Ａおよび図２６Ｂは、コンデンサＣ１におけるゲート電極（幅広部１１１）の電位による電荷の移動の違いを示す断面模式図である。図２５、図２６Ａ、および図２６Ｂに示すように、時刻ｔ1よりも前の時刻においては、コンデンサＣ１は常にオン状態であり、時刻ｔ1以降はオフ状態となる。すなわち、配線ＲＷＳの電位が閾値電圧Ｖoff以下の間は、図２６Ａに示すようにゲート電極（幅広部１１１）下の電荷Ｑinjの移動が生じるが、配線ＲＷＳの電位が閾値電圧Ｖoffを超えると、図２６Ｂに示すようにゲート電極（幅広部１１１）下の電荷Ｑinjの移動がなくなる。以上より、読み出し配線ＲＷＳから供給される読み出し信号の電位がハイレベルＶRWS.Hへ到達した後のサンプル時刻ｔsにおける蓄積ノードの電位ＶINT（ｔs）は、下記の式（６）に示すとおりである。なお、図８に示したΔＶINTは、ＶINT（ｔ0）とＶINT（ｔs）との差分に相当し、Ｑinj／ＣINTに等しい。
【０１２６】
【数１】
【０１２７】
図２４に示したように、本実施形態にかかる光センサによれば、積分期間の終期におけるΔＶSIG（ｔ0）が、ΔＶSIG（ｔ1）まで増幅される。これにより、積分期間終了時点における受光面の照度の差による蓄積ノードの電位差よりも、突き上げ後の電位差の方が大きくなる。例えば、暗状態の場合の蓄積期間終了時点の蓄積ノードの電位と、飽和レベルの光が入射した場合の蓄積期間終了時点の蓄積ノードの電位との電位差よりも、前記暗状態の場合の読み出し期間における突き上げ後の蓄積ノードの電位と、飽和レベルの光が入射した場合の読み出し期間における突き上げ後の蓄積ノードの電位との電位差の方が大きくなる。したがって、感度が高く、かつＳ／Ｎ比も高い光センサを実現することができる。
【０１２８】
なお、第５の実施形態にかかる構成は、配線ＲＷＳの幅広部１１１がコンデンサＣ１のゲート電極を兼ねているので、例えば後述する第７の実施形態よりもコンタクトが少なくて済み、光センサ回路を小型化できるという利点がある。また、第５の実施形態にかかる構成では、配線ＲＷＳの幅広部１１１が、蓄積ノードＩＮＴをソース線ＣＯＬからシールドする配置となっている。したがって、蓄積ノードＩＮＴの上層にソース線ＣＯＬが配置される構成と比較して、蓄積ノードＩＮＴに対するソース線ＣＯＬからのノイズ干渉を抑制できるという利点もある。
【０１２９】
また、前述の第１〜４の各実施形態に示した光センサにおいては、読み出し信号のローレベルＶRWS.Lをリセット信号のハイレベルＶRST.Hよりも小さく設定し、参照電圧配線ＶＣの電圧をリセット信号のハイレベルＶRST.Hよりも高く設定しておき、リセット信号ＲＳＴ供給後の積分期間中はｐチャネル薄膜トランジスタＭ８をオン状態とし、読み出し信号ＲＷＳ供給後の読み出し期間中はｐチャネル薄膜トランジスタＭ８をオフ状態とすることによってセンサを駆動させていた。一方、前述の第１〜４の各実施形態における変形例として示した光センサにおいては、参照電圧配線ＶＣの電圧をリセット信号のハイレベルＶRST.Hよりも高く設定しておき、読み出し信号の電圧を任意に設定して、リセット信号ＲＳＴ供給後の積分期間中はｎチャネル薄膜トランジスタＭ９をオン状態とし、読み出し信号ＲＷＳ供給後の読み出し期間中はｎチャネル薄膜トランジスタＭ９をオフ状態とすることによってセンサを駆動させていた。
【０１３０】
これらの駆動条件は、本実施形態において、センサの感度を高めるために示した条件（例えば、図２４等）と合致する。このため、本実施形態に示した可変コンデンサを、前述の各実施形態のいずれについても適用することが可能である。
【０１３１】
［第６の実施形態］
以下、本発明の第６の実施形態について説明する。前述の各実施形態において説明した構成と同様の機能を有する構成については、前述の各実施形態と同じ参照符号を付記し、その詳細な説明を省略する。
【０１３２】
本実施形態にかかる表示装置は、第５の実施形態において説明した光センサの可変コンデンサＣ１の代わりに、図３に示した増幅素子としてのｐチャネルＴＦＴ（トランジスタＭ１０）を備えた光センサを用いる構成である。なお、トランジスタＭ１０を増幅素子として用いた本実施形態の光センサの駆動信号および動作は、第５の実施形態において参照して説明したものと同じである。したがって、本実施形態にかかる光センサによっても、蓄積ノードの電位ＶINTを増幅して読み出すことができる。
【０１３３】
［第７の実施形態］
以下、本発明の第７の実施形態について説明する。前述の各実施形態において説明した構成と同様の機能を有する構成については、前述の実施形態と同じ参照符号を付記し、その詳細な説明を省略する。
【０１３４】
図２７は、本実施形態にかかる光センサの等価回路図である。本実施形態の光センサは、増幅素子としてｎチャネルＴＦＴ（トランジスタＭ１１）を用いたものである。なお、ｎチャネルＴＦＴを増幅素子として用いた本実施形態の光センサの駆動信号は、ｐチャネルＴＦＴを増幅素子として用いた第６の実施形態の駆動信号とは、ハイレベルとローレベルの電位が逆である。その駆動信号によれば、本実施形態の光センサは、第５の実施形態において図２５を参照して説明したとおり、蓄積ノードの電位ＶINTを増幅して読み出すことができる。
【０１３５】
図２７に示すとおり、本実施形態にかかる光センサにおいては、ダイオードＤ１が第６の実施形態とは逆向きに接続されている。すなわち、ダイオードＤ１のカソードが配線ＲＳＴに接続され、ｎチャネルＴＦＴに接続されている。さらに、読み出し用のトランジスタＭ２が、ｐチャネルＴＦＴである。
【０１３６】
［第８の実施形態］
以下、本発明の第８の実施形態について説明する。前述の各実施形態において説明した構成と同様の機能を有する構成については、前述の実施形態と同じ参照符号を付記し、その詳細な説明を省略する。
【０１３７】
図２８は、本実施形態にかかる光センサの等価回路図である。本実施形態にかかる光センサは、増幅素子としてダイオードＤ３を用いた点において、前述の各実施形態と異なる。なお、ここで用いるダイオードＤ３は、チャネル上にゲート電極を備えたダイオードである。ダイオードＤ３は、チャネル領域上にゲート電極を設けたことにより、ゲート−ダイオード間の容量によって読み出し期間の突き上げを行う。図２８に示すように、本実施形態にかかる光センサは、増幅素子として機能するダイオードＤ３を有する。図２８に示すように、ダイオードＤ３のカソード（ｎ型半導体領域）は、ダイオードＤ１のカソード（ｎ型半導体領域）に接続され、ダイオードＤ３のアノード（ｐ型半導体領域）は、蓄積ノードＩＮＴに接続されている。
【０１３８】
この構成においても、第６の実施形態において図２４に示したリセット信号および読み出し信号によって、第６の実施形態で図２５に示したとおり、蓄積ノードＩＮＴの電位ＶINTを増幅して読み出すことができる。なお、蓄積ノードＩＮＴは、トランジスタＭ２'のゲートにリセット信号が供給されることによって、リセットされる。
【産業上の利用可能性】
【０１３９】
本発明は、アクティブマトリクス基板の画素領域内に光センサを有する表示装置として、産業上利用可能である。
【符号の説明】
【０１４０】
１ 画素領域
２ ディスプレイゲートドライバ
３ ディスプレイソースドライバ
４ センサカラム（ｃｏｌｕｍｎ）ドライバ
４１ センサ画素読み出し回路
４２ センサカラムアンプ
４３ センサカラム走査回路
５ センサロウ（ｒｏｗ）ドライバ
６ バッファアンプ
７ ＦＰＣコネクタ
８ 信号処理回路
９ ＦＰＣ
１００ アクティブマトリクス基板
【特許請求の範囲】
【請求項１】
蓄積ノードと、
リセット信号を前記蓄積ノードへ供給するリセット信号配線と、
読み出し信号を前記蓄積ノードへ供給する読み出し信号配線と、
前記蓄積ノードに接続され、受光した入射光の光量に応じて電流が流れる光検出用素子と、
前記光検出用素子と、蓄積ノードを介して接続され、入射光に対する遮光層を有する参照用素子と、
前記リセット信号が供給されてから前記読み出し信号が供給されるまでのセンシング期間に、前記光検出素子を流れる前記光量に応じた電流および前記参照用素子に流れる電流に応じて変化した蓄積ノードの電位を、前記読み出し信号にしたがって読み出し出力する、第１のスイッチング素子と、
前記蓄積ノードと前記参照用素子との間に設けられ、前記読み出し信号供給時に蓄積ノードの電位が前記参照用素子の前記蓄積ノードとは反対側の電位より高くなった場合に、前記蓄積ノードと前記参照用素子との間を非導通状態にする第２のスイッチング素子と、
を備える、光センサ。
【請求項２】
前記第２のスイッチング素子が、ｐチャネル薄膜トランジスタであって、前記前記第２のスイッチング素子の制御電極が前記読み出し信号配線に接続されている、請求項１に記載の光センサ。
【請求項３】
前記第２のスイッチング素子が、ｎチャネル薄膜トランジスタであって、前記前記第２のスイッチング素子の制御電極が前記参照用素子の前記蓄積ノードとは反対側に接続されている、請求項１に記載の光センサ。
【請求項４】
前記蓄積ノードに一方の電極が接続された蓄積容量であって、前記光検出用素子および前記参照用素子からの出力電流を充放電する蓄積容量を備える、請求項１〜３のいずれか一項に記載の光センサ。
【請求項５】
前記読み出し信号に応じて、前記蓄積ノードの電位を増幅する増幅素子とを備える、請求項１〜３のいずれか一項に記載の光センサ。
【請求項６】
前記増幅素子は、前記蓄積ノードと，前記第１のスイッチング素子との間に接続されたｐチャネルトランジスタであり、前記読み出し配線に接続される制御電極を備える、請求項５に記載の光センサ。
【請求項７】
前記増幅素子は、前記蓄積ノードに一方の電極が接続され、前記読み出し配線に他方の電極が接続された可変コンデンサである、請求項５に記載の光センサ。
【請求項８】
前記増幅素子がｎチャネル薄膜トランジスタである、請求項５に記載の光センサ。
【請求項９】
前記増幅素子が、チャネル上にゲート電極を備えたダイオードである、請求項５に記載の光センサ。
【請求項１０】
当該光センサへ入射光がない場合に、前記光検出用素子からの出力電流と、前記参照用素子からの出力電流とが等しい、請求項１〜９のいずれか一項に記載の光センサ。
【請求項１１】
前記光検出用素子および前記参照用素子がフォトダイオードであり、
前記光検出用素子および前記参照用素子において、ｐ層とｎ層との間隔の長さおよび幅が互いに略等しい、請求項１〜１０のいずれか一項に記載の光センサ。
【請求項１２】
前記第１のスイッチング素子が、１つのトランジスタで構成され、
前記読み出し信号配線が、前記蓄積容量の他方の電極に接続されている、請求項４〜１１のいずれか一項に記載の光センサ。
【請求項１３】
前記第１のスイッチング素子が、第１のトランジスタおよび第２のトランジスタで構成され、
前記第１のトランジスタの制御電極が、前記蓄積ノードに接続され、
前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、電源電圧を供給する配線に接続され、
前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、第２のトランジスタにおける制御電極以外の２つの電極の一方に接続され、
前記第２のトランジスタの制御電極に、前記読み出し信号配線が接続され、
前記蓄積容量の一方の電極が、電源電圧を供給する配線に接続され、
前記第２のトランジスタにおける前記制御電極以外の２つの電極の他方が、前記出力電流の読み出し配線に接続されている、請求項４〜１１のいずれか一項に記載の光センサ。
【請求項１４】
前記第１のスイッチング素子が、第１のトランジスタ、第２のトランジスタ、および第３のトランジスタで構成され、
前記第１のトランジスタの制御電極が、前記蓄積ノードに接続され、
前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、電源電圧を供給する配線に接続され、
前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、第２のトランジスタにおける制御電極以外の２つの電極の一方に接続され、
前記蓄積容量の一方の電極が、電源電圧を供給する配線に接続され、
前記第２のトランジスタの制御電極に、前記読み出し信号配線が接続され、
前記第２のトランジスタにおける前記制御電極以外の２つの電極の他方が、前記出力電流の読み出し配線に接続され、
前記第３のトランジスタの制御電極に、前記リセット信号配線が接続され、
前記第３のトランジスタの前記制御電極以外の２つの電極の一方が、前記蓄積ノードに接続され、
前記第３のトランジスタの前記制御電極以外の２つの電極の他方が、電源電圧を供給する配線に接続されている、請求項４〜１１のいずれか一項に記載の光センサ。
【請求項１５】
アクティブマトリクス基板の画素領域に、請求項１〜１４のいずれか一項に記載の光センサを備えた表示装置。
【請求項１】
蓄積ノードと、
リセット信号を前記蓄積ノードへ供給するリセット信号配線と、
読み出し信号を前記蓄積ノードへ供給する読み出し信号配線と、
前記蓄積ノードに接続され、受光した入射光の光量に応じて電流が流れる光検出用素子と、
前記光検出用素子と、蓄積ノードを介して接続され、入射光に対する遮光層を有する参照用素子と、
前記リセット信号が供給されてから前記読み出し信号が供給されるまでのセンシング期間に、前記光検出素子を流れる前記光量に応じた電流および前記参照用素子に流れる電流に応じて変化した蓄積ノードの電位を、前記読み出し信号にしたがって読み出し出力する、第１のスイッチング素子と、
前記蓄積ノードと前記参照用素子との間に設けられ、前記読み出し信号供給時に蓄積ノードの電位が前記参照用素子の前記蓄積ノードとは反対側の電位より高くなった場合に、前記蓄積ノードと前記参照用素子との間を非導通状態にする第２のスイッチング素子と、
を備える、光センサ。
【請求項２】
前記第２のスイッチング素子が、ｐチャネル薄膜トランジスタであって、前記前記第２のスイッチング素子の制御電極が前記読み出し信号配線に接続されている、請求項１に記載の光センサ。
【請求項３】
前記第２のスイッチング素子が、ｎチャネル薄膜トランジスタであって、前記前記第２のスイッチング素子の制御電極が前記参照用素子の前記蓄積ノードとは反対側に接続されている、請求項１に記載の光センサ。
【請求項４】
前記蓄積ノードに一方の電極が接続された蓄積容量であって、前記光検出用素子および前記参照用素子からの出力電流を充放電する蓄積容量を備える、請求項１〜３のいずれか一項に記載の光センサ。
【請求項５】
前記読み出し信号に応じて、前記蓄積ノードの電位を増幅する増幅素子とを備える、請求項１〜３のいずれか一項に記載の光センサ。
【請求項６】
前記増幅素子は、前記蓄積ノードと，前記第１のスイッチング素子との間に接続されたｐチャネルトランジスタであり、前記読み出し配線に接続される制御電極を備える、請求項５に記載の光センサ。
【請求項７】
前記増幅素子は、前記蓄積ノードに一方の電極が接続され、前記読み出し配線に他方の電極が接続された可変コンデンサである、請求項５に記載の光センサ。
【請求項８】
前記増幅素子がｎチャネル薄膜トランジスタである、請求項５に記載の光センサ。
【請求項９】
前記増幅素子が、チャネル上にゲート電極を備えたダイオードである、請求項５に記載の光センサ。
【請求項１０】
当該光センサへ入射光がない場合に、前記光検出用素子からの出力電流と、前記参照用素子からの出力電流とが等しい、請求項１〜９のいずれか一項に記載の光センサ。
【請求項１１】
前記光検出用素子および前記参照用素子がフォトダイオードであり、
前記光検出用素子および前記参照用素子において、ｐ層とｎ層との間隔の長さおよび幅が互いに略等しい、請求項１〜１０のいずれか一項に記載の光センサ。
【請求項１２】
前記第１のスイッチング素子が、１つのトランジスタで構成され、
前記読み出し信号配線が、前記蓄積容量の他方の電極に接続されている、請求項４〜１１のいずれか一項に記載の光センサ。
【請求項１３】
前記第１のスイッチング素子が、第１のトランジスタおよび第２のトランジスタで構成され、
前記第１のトランジスタの制御電極が、前記蓄積ノードに接続され、
前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、電源電圧を供給する配線に接続され、
前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、第２のトランジスタにおける制御電極以外の２つの電極の一方に接続され、
前記第２のトランジスタの制御電極に、前記読み出し信号配線が接続され、
前記蓄積容量の一方の電極が、電源電圧を供給する配線に接続され、
前記第２のトランジスタにおける前記制御電極以外の２つの電極の他方が、前記出力電流の読み出し配線に接続されている、請求項４〜１１のいずれか一項に記載の光センサ。
【請求項１４】
前記第１のスイッチング素子が、第１のトランジスタ、第２のトランジスタ、および第３のトランジスタで構成され、
前記第１のトランジスタの制御電極が、前記蓄積ノードに接続され、
前記第１のトランジスタにおける前記制御電極以外の２つの電極の一方が、電源電圧を供給する配線に接続され、
前記第１のトランジスタにおける前記制御電極以外の２つの電極の他方が、第２のトランジスタにおける制御電極以外の２つの電極の一方に接続され、
前記蓄積容量の一方の電極が、電源電圧を供給する配線に接続され、
前記第２のトランジスタの制御電極に、前記読み出し信号配線が接続され、
前記第２のトランジスタにおける前記制御電極以外の２つの電極の他方が、前記出力電流の読み出し配線に接続され、
前記第３のトランジスタの制御電極に、前記リセット信号配線が接続され、
前記第３のトランジスタの前記制御電極以外の２つの電極の一方が、前記蓄積ノードに接続され、
前記第３のトランジスタの前記制御電極以外の２つの電極の他方が、電源電圧を供給する配線に接続されている、請求項４〜１１のいずれか一項に記載の光センサ。
【請求項１５】
アクティブマトリクス基板の画素領域に、請求項１〜１４のいずれか一項に記載の光センサを備えた表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６Ａ】
【図２６Ｂ】
【図２７】
【図２８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６Ａ】
【図２６Ｂ】
【図２７】
【図２８】
【公開番号】特開２０１２−１６４６８６（Ｐ２０１２−１６４６８６Ａ）
【公開日】平成２４年８月３０日（２０１２．８．３０）
【国際特許分類】
【出願番号】特願２００９−１４３２９８（Ｐ２００９−１４３２９８）
【出願日】平成２１年６月１６日（２００９．６．１６）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２４年８月３０日（２０１２．８．３０）
【国際特許分類】
【出願日】平成２１年６月１６日（２００９．６．１６）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]