再構成可能データパスプロセッサ
【課題】デスクサイドに設置可能なスーパーコンピュータの提供を可能とする再構成可能データパスプロセッサを提供する。
【解決手段】複数の演算手段と、これらの演算手段間を接続することにより前段の演算手段での演算結果を利用して後段の演算手段による演算を行わせるとともに、前段の演算手段での演算結果を入力する後段の演算手段を別の演算手段に切替可能としたデータパスと、このデータパスを制御するデータパス制御手段と、前記演算手段で使用されるデータを記憶した記憶手段とを備えた再構成可能データパスプロセッサにおいて、前記演算手段を構成する素子を超伝導単一磁束量子素子とする。
【解決手段】複数の演算手段と、これらの演算手段間を接続することにより前段の演算手段での演算結果を利用して後段の演算手段による演算を行わせるとともに、前段の演算手段での演算結果を入力する後段の演算手段を別の演算手段に切替可能としたデータパスと、このデータパスを制御するデータパス制御手段と、前記演算手段で使用されるデータを記憶した記憶手段とを備えた再構成可能データパスプロセッサにおいて、前記演算手段を構成する素子を超伝導単一磁束量子素子とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、再構成可能データパスプロセッサに関するものである。
【背景技術】
【０００２】
昨今の電子計算機の性能向上には目覚ましものがあるが、電子計算機の性能が向上すれパスるほど電子計算機はさらなる性能向上が求められている。
【０００３】
特に、スーパーコンピュータなどの高性能な電子計算機では、１秒間に１０兆回の浮動小数点演算が可能な１０テラフロップス以上の性能を有する電子計算機が利用されるようになってきており、最高速のスーパーコンピュータでは、２８０テラフロップスの能力を有するようになっている。
【０００４】
しかしながら、このような１０テラフロップスを越える電子計算機では、CMOS(Complementary Metal-Oxide Semiconductor)半導体回路による並列プロセッサシステムを用いて構成しているため、消費電力が１４０ｋＷ以上となるとともに、３０本以上のラックが必要であって、１００平米を越える広さのサーバ室が必要であるとともに、サーバ室の空調が必要であって、稼働コストが極めて膨大なものとなっており、気軽に利用できるものとはなっていなかった。
【０００５】
さらに、従来の電子計算機では、データパスの構造上、レジスタファイルから２個のソースオペランドを読み出した後に、FPU（Floating point number Processing Unit(浮動小数点数演算装置))で演算処理し、処理結果の結果オペランドをレジスタファイルに書き込むために、レジスタファイルに合計３回のアクセスが必要となっており、この３回のレジスタファイルへのアクセスをセットとして演算処理がなされることにより、レジスタファイルへのアクセスが演算処理の高速化を阻害することとなっていた。
【０００６】
しかも、このように、1回の演算処理に３回のレジスタファイルへのアクセスが必要となるために、演算処理を妨げないように十分なレジスタファイルの容量を確保するためには膨大な容量が必要となっており、そのうえ、レジスタファイルを構成するメモリの性能向上率が、マイクロプロセッサの性能向上率と比較して大きく劣っており、メモリの性能自体が演算処理の高速化を妨げることにもなっていた。
【０００７】
そこで、昨今、多数のFPUと、これらのFPUを接続するデータパスとで構成するとともに、データパスはその経路中に所要のスイッチング素子を設けて、このスイッチング素子を切替制御することにより経路を動的に再構成可能として適宜繋ぎ換えて、FPUでの演算処理結果である結果オペランドをレジスタファイルに書き込むことなく次のFPUに受け渡しながら演算処理を進めることにより、より少ないレジスタファイルで高速に演算処理を行わせることが可能な再構成可能大規模データパス（RDP:(Reconfigurable Data Path))を用いることが提唱されている。
【０００８】
さらに、FPUの相互の接続を切り替え可能とした再構成可能デバイスも提案されている（例えば、特許文献１参照。）。
【０００９】
このように再構成可能大規模データパスを用いてプロセッサを構成することにより、さらなる高性能化が可能であって、特に、必要とするメモリの容量を削減できることによって、通常、CMOS半導体回路で構成されているために所定タイミングでの行われているCMOS半導体回路のチャージ処理による電力消費を抑制して、低電力化を図ることができる。
【特許文献１】特開２００２−０７６８８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、再構成可能大規模データパスを用いたプロセッサでは、プロセッサの高性能化のために搭載されるFPUの数が飛躍的に増大する傾向にあり、再構成可能大規模データパスを用いてメモリ容量を削減したにもかかわらず、FPUの増設化にともなってFPUによる発熱の影響も無視できなくなっていた。
【００１１】
特に、プロセッサは、高温状態で使用すると熱暴走を生じるおそれがあるので、所定の発熱状態を越えない状態として使用する必要があり、空冷あるいは水冷などによる冷却手段の冷却能力からプロセッサの処理能力が規制されるおそれがあった。
【００１２】
したがって、このような条件を考慮しながらプロセッサの設計を行うことにより、プロセッサの性能向上が規制され、その結果、電子計算機の処理能力を向上させるためには並列接続するプロセッサ数を増やさなければならず、電子計算機の大型化を招くこととなって、コンパクトな電子計算機としてデスクサイドに設置可能なスーパーコンピュータを提供することは極めて困難となっていた。
【００１３】
本発明者らは、このような現状に鑑み、デスクサイドに設置可能なスーパーコンピュータを提供すべく研究開発を行い、本発明を成すに至ったものである。
【課題を解決するための手段】
【００１４】
本発明の再構成可能データパスプロセッサは、複数の演算手段と、これらの演算手段間を接続することにより前段の演算手段での演算結果を利用して後段の演算手段による演算を行わせるとともに、前段の演算手段での演算結果を入力する後段の演算手段を別の演算手段に切替可能としたデータパスと、このデータパスを制御するデータパス制御手段と、演算手段で使用されるデータを記憶した記憶手段とを備えた再構成可能データパスプロセッサにおいて、演算手段を構成する素子を超伝導単一磁束量子素子とした。
【００１５】
また、データパスを構成する素子を超伝導単一磁束量子素子としたこと、さらには、記憶手段を構成する素子を超伝導単一磁束量子素子としたことにも特徴を有するものである。
【発明の効果】
【００１６】
請求項１記載の発明によれば、複数の演算手段と、これらの演算手段間を接続することにより前段の演算手段での演算結果を利用して後段の演算手段による演算を行わせるとともに、前段の演算手段での演算結果を入力する後段の演算手段を別の演算手段に切替可能としたデータパスと、このデータパスを制御するデータパス制御手段と、演算手段で使用されるデータを記憶した記憶手段とを備えた再構成可能データパスプロセッサにおいて、演算手段を構成する素子を超伝導単一磁束量子素子としたことによって、演算手段において発熱が生じることを防止して、演算手段の配設数を技術的な製造限界とすることができ、再構成可能データパスプロセッサの性能向上を図って、高性能な小型の電子計算機を提供可能とすることができる。
【００１７】
特に、演算手段は、所定パターンで複数配置した状態では比較的大面積の領域を占有することとなるので、各演算手段における超伝導単一磁束量子素子の冷却にともなう冷却作用によって再構成可能データパスプロセッサを効果的に冷却して、再構成可能データパスプロセッサの動作安定性を向上させることもできる。
【００１８】
請求項２記載の発明によれば、請求項１記載の再構成可能データパスプロセッサにおいて、データパスを構成する素子を超伝導単一磁束量子素子としたことによって、データパスにおける超伝導単一磁束量子素子の冷却にともなう冷却作用によって再構成可能データパスプロセッサをより効果的に冷却できる。
【００１９】
請求項３記載の発明によれば、請求項１または請求項２に記載の再構成可能データパスプロセッサにおいて、記憶手段を構成する素子を超伝導単一磁束量子素子としたことによって、記憶手段における超伝導単一磁束量子素子の冷却にともなう冷却作用によって再構成可能データパスプロセッサをより効果的に冷却できる。
【発明を実施するための最良の形態】
【００２０】
本発明の再構成可能データパスプロセッサは、再構成可能なデータパスを用いたプロセッサであって、複数の演算手段と、これらの演算手段間を接続する再構成可能なデータパスを備えている。
【００２１】
すなわち、再構成可能なデータパスは、演算手段を時間軸における前後に接続しており、前段の演算手段での演算結果を利用して後段の演算手段による演算を行わせることにより、途中でレジスタへのアクセスを行わせることなく演算処理を行うように構成したものであり、特に、前段の演算手段での演算結果を入力する後段の演算手段を必要に応じて適宜の演算手段に切替可能としている。
【００２２】
データパスは、データパス制御手段によって演算手段間の接続制御を行っており、データパスの所定位置に設けたスイッチング素子の切替制御によって適宜の接続状態としている。
【００２３】
演算手段で使用するデータは、レジスタなどの記憶手段で記憶しており、このレジスタ内のデータを所定の最初段の演算手段に入力し、最後段の演算手段から出力されたデータをレジスタに書き込んでいる。
【００２４】
本発明では、このように構成された再構成可能データパスプロセッサにおいて、演算手段を構成する素子を超伝導単一磁束量子素子で構成しているものである。なお、演算手段において超伝導単一磁束量子素子で構成される素子は、一般的にはCMOS半導体素子、及びCMOS半導体素子と同等の機能を有する素子である。
【００２５】
超伝導単一磁束量子素子は、超伝導状態を利用して磁束の閉じ込めを行うことにより少なくとも２つの状態を記憶可能な素子であって、使用電流が少ないことにより超伝導単一磁束量子素子自体の発熱が極めて低く、超伝導単一磁束量子素子を冷却状態とする冷凍機の熱を含めても全体の発熱量を低くすることができる。したがって、再構成可能データパスプロセッサにおける発熱の問題を解消することができる。
【００２６】
しかも、超伝導単一磁束量子素子は、発熱の問題がないことから高密度実装化が可能であって、各演算手段をそれぞれ小型化して実装効率を向上させることができ、小型で高性能な再構成可能データパスプロセッサとすることができる。
【００２７】
さらに、再構成可能データパスプロセッサでは、演算手段を構成する素子だけでなく、データパスを構成する素子、さらには、記憶手段を構成する素子を超伝導単一磁束量子素子とすることによって、再構成可能データパスプロセッサの冷却効果を向上させて再構成可能データパスプロセッサの動作安定性を向上させることができるとともに、実装効率を向上させて再構成可能データパスプロセッサの高性能化を図ることができる。
【００２８】
以下において、図面に基づいて本発明の実施形態を詳説する。図１は本実施形態の再構成可能データパスプロセッサＰの概略模式図である。
【００２９】
再構成可能データパスプロセッサＰは、複数のFPU(Floating point number Processing Unit)11及びこれらのデータパスを接続するデータパス12を備えた演算部10と、この演算部10に入力するデータ及び演算部10から出力されたデータを記憶するレジスタで構成した記憶手段としての複数のストリームバッファ20とで構成している。
【００３０】
演算部10は、複数のFPU11を１セットのFPUセット11sとして、データパス12を介してFPUセット11sを複数段接続して構成している。
【００３１】
データパス12には、所定位置に図示しないスイッチング素子を設けており、このスイッチング素子をデータパス制御手段であるデータパス制御回路13からの制御信号に基づいて切替制御し、データパス12の前段側に位置するFPUセット11sのいずれか１つのFPU11と、データパス12の後段側に位置するFPUセット11sのいずれか１つのFPU11とを接続している。
【００３２】
したがって、データパス12中のスイッチング素子を切替制御することにより、後段側のFPU11が使用するデータを異ならせることができ、動的に再構成可能なデータパスとすることができる。
【００３３】
ストリームバッファ20は、本実施形態ではCMOS(Complementary Metal-Oxide Semiconductor)半導体回路で構成している。ストリームバッファ20は、メモリ制御回路31を介してCMOS半導体回路や他の記憶回路などで構成した主記憶手段としてのリニアメモリ32と接続し、メモリ制御回路31を介してリニアメモリ32からストリームバッファ20への所要のデータの書き込み、またはストリームバッファ20からリニアメモリ32への所要のデータの書き込みを行っている。
【００３４】
このように構成した再構成可能データパスプロセッサＰにおいて、本発明の要部は、演算手段であるFPU11を構成する素子を超伝導単一磁束量子素子で構成しているものである。
【００３５】
超伝導単一磁束量子素子は、ジョセフソン接合を介して超伝導材料からなる半円弧状の配線を接続してリング状とした配線で構成し、リング状の配線に束縛された磁束を検出器で検出可能としているものであり、磁束の束縛状態に応じて所定値の出力を行うものであり、オンオフ制御などに用いられるものである。
【００３６】
超伝導単一磁束量子素子は超伝導状態で作動するため、FPU11が設けられた半導体基板は図示しない冷凍機の熱浴に接触させて超伝導転移温度以下に冷却しており、本実施形態では、再構成可能データパスプロセッサＰを構成した半導体基板を、液体ヘリウムを利用した冷凍機によって４．２Ｋにまで冷却している。
【００３７】
超伝導単一磁束量子素子で構成されたFPU11は、超伝導単一磁束量子素子自体の発熱が極めて低いことによって発熱することはなく、しかも高密度実装が可能であるのでより小型のFPU11とすることができる。
【００３８】
したがって、所定の領域におけるFPU11の配設数を増大させることができ、再構成可能データパスプロセッサの高性能化を図ることができる。
【００３９】
さらに、再構成可能データパスプロセッサでは、FPU11だけでなくデータパス12を構成するスイッチング素子などの素子を超伝導単一磁束量子素子とすることによって、データパス12での発熱を抑制して冷却効果を向上させることができる。
【００４０】
しかも、超伝導単一磁束量子素子を用いることによって実装効率を向上させることができ、データパス12をよりコンパクトに構成してFPU11の配設を増大させることによって再構成可能データパスプロセッサの高性能化を図ることができる。
【００４１】
また、再構成可能データパスプロセッサでは、FPU11やデータパス12だけでなく記憶手段であるストリームバッファ20を構成する素子を超伝導単一磁束量子素子とすることによって、ストリームバッファ20での発熱を抑制して冷却効果を向上させることができる。
【００４２】
しかも、超伝導単一磁束量子素子を用いることによって実装効率を向上させることができ、ストリームバッファ20をよりコンパクトに構成してストリームバッファ20の容量を増大させたり、あるいはFPU11の配設を増大させたりすることによって再構成可能データパスプロセッサの高性能化を図ることができる。
【００４３】
このように再構成可能データパスプロセッサを構成する素子を超伝導単一磁束量子素子で構成することによって、再構成可能データパスプロセッサを極めて低温の状態とすることができるので熱暴走が生じることを防止できるとともに、各素子の実装効率を向上させて高性能な再構成可能データパスプロセッサとすることができる。
【図面の簡単な説明】
【００４４】
【図１】本実施形態の再構成可能データパスプロセッサの概略模式図である。
【符号の説明】
【００４５】
Ｐ 再構成可能データパスプロセッサ
10 演算部
11 FPU(Floating point number Processing Unit)
11s FPUセット
12 データパス
13 データパス制御回路
20 ストリームバッファ
31 メモリ制御回路
32 リニアメモリ
【技術分野】
【０００１】
本発明は、再構成可能データパスプロセッサに関するものである。
【背景技術】
【０００２】
昨今の電子計算機の性能向上には目覚ましものがあるが、電子計算機の性能が向上すれパスるほど電子計算機はさらなる性能向上が求められている。
【０００３】
特に、スーパーコンピュータなどの高性能な電子計算機では、１秒間に１０兆回の浮動小数点演算が可能な１０テラフロップス以上の性能を有する電子計算機が利用されるようになってきており、最高速のスーパーコンピュータでは、２８０テラフロップスの能力を有するようになっている。
【０００４】
しかしながら、このような１０テラフロップスを越える電子計算機では、CMOS(Complementary Metal-Oxide Semiconductor)半導体回路による並列プロセッサシステムを用いて構成しているため、消費電力が１４０ｋＷ以上となるとともに、３０本以上のラックが必要であって、１００平米を越える広さのサーバ室が必要であるとともに、サーバ室の空調が必要であって、稼働コストが極めて膨大なものとなっており、気軽に利用できるものとはなっていなかった。
【０００５】
さらに、従来の電子計算機では、データパスの構造上、レジスタファイルから２個のソースオペランドを読み出した後に、FPU（Floating point number Processing Unit(浮動小数点数演算装置))で演算処理し、処理結果の結果オペランドをレジスタファイルに書き込むために、レジスタファイルに合計３回のアクセスが必要となっており、この３回のレジスタファイルへのアクセスをセットとして演算処理がなされることにより、レジスタファイルへのアクセスが演算処理の高速化を阻害することとなっていた。
【０００６】
しかも、このように、1回の演算処理に３回のレジスタファイルへのアクセスが必要となるために、演算処理を妨げないように十分なレジスタファイルの容量を確保するためには膨大な容量が必要となっており、そのうえ、レジスタファイルを構成するメモリの性能向上率が、マイクロプロセッサの性能向上率と比較して大きく劣っており、メモリの性能自体が演算処理の高速化を妨げることにもなっていた。
【０００７】
そこで、昨今、多数のFPUと、これらのFPUを接続するデータパスとで構成するとともに、データパスはその経路中に所要のスイッチング素子を設けて、このスイッチング素子を切替制御することにより経路を動的に再構成可能として適宜繋ぎ換えて、FPUでの演算処理結果である結果オペランドをレジスタファイルに書き込むことなく次のFPUに受け渡しながら演算処理を進めることにより、より少ないレジスタファイルで高速に演算処理を行わせることが可能な再構成可能大規模データパス（RDP:(Reconfigurable Data Path))を用いることが提唱されている。
【０００８】
さらに、FPUの相互の接続を切り替え可能とした再構成可能デバイスも提案されている（例えば、特許文献１参照。）。
【０００９】
このように再構成可能大規模データパスを用いてプロセッサを構成することにより、さらなる高性能化が可能であって、特に、必要とするメモリの容量を削減できることによって、通常、CMOS半導体回路で構成されているために所定タイミングでの行われているCMOS半導体回路のチャージ処理による電力消費を抑制して、低電力化を図ることができる。
【特許文献１】特開２００２−０７６８８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、再構成可能大規模データパスを用いたプロセッサでは、プロセッサの高性能化のために搭載されるFPUの数が飛躍的に増大する傾向にあり、再構成可能大規模データパスを用いてメモリ容量を削減したにもかかわらず、FPUの増設化にともなってFPUによる発熱の影響も無視できなくなっていた。
【００１１】
特に、プロセッサは、高温状態で使用すると熱暴走を生じるおそれがあるので、所定の発熱状態を越えない状態として使用する必要があり、空冷あるいは水冷などによる冷却手段の冷却能力からプロセッサの処理能力が規制されるおそれがあった。
【００１２】
したがって、このような条件を考慮しながらプロセッサの設計を行うことにより、プロセッサの性能向上が規制され、その結果、電子計算機の処理能力を向上させるためには並列接続するプロセッサ数を増やさなければならず、電子計算機の大型化を招くこととなって、コンパクトな電子計算機としてデスクサイドに設置可能なスーパーコンピュータを提供することは極めて困難となっていた。
【００１３】
本発明者らは、このような現状に鑑み、デスクサイドに設置可能なスーパーコンピュータを提供すべく研究開発を行い、本発明を成すに至ったものである。
【課題を解決するための手段】
【００１４】
本発明の再構成可能データパスプロセッサは、複数の演算手段と、これらの演算手段間を接続することにより前段の演算手段での演算結果を利用して後段の演算手段による演算を行わせるとともに、前段の演算手段での演算結果を入力する後段の演算手段を別の演算手段に切替可能としたデータパスと、このデータパスを制御するデータパス制御手段と、演算手段で使用されるデータを記憶した記憶手段とを備えた再構成可能データパスプロセッサにおいて、演算手段を構成する素子を超伝導単一磁束量子素子とした。
【００１５】
また、データパスを構成する素子を超伝導単一磁束量子素子としたこと、さらには、記憶手段を構成する素子を超伝導単一磁束量子素子としたことにも特徴を有するものである。
【発明の効果】
【００１６】
請求項１記載の発明によれば、複数の演算手段と、これらの演算手段間を接続することにより前段の演算手段での演算結果を利用して後段の演算手段による演算を行わせるとともに、前段の演算手段での演算結果を入力する後段の演算手段を別の演算手段に切替可能としたデータパスと、このデータパスを制御するデータパス制御手段と、演算手段で使用されるデータを記憶した記憶手段とを備えた再構成可能データパスプロセッサにおいて、演算手段を構成する素子を超伝導単一磁束量子素子としたことによって、演算手段において発熱が生じることを防止して、演算手段の配設数を技術的な製造限界とすることができ、再構成可能データパスプロセッサの性能向上を図って、高性能な小型の電子計算機を提供可能とすることができる。
【００１７】
特に、演算手段は、所定パターンで複数配置した状態では比較的大面積の領域を占有することとなるので、各演算手段における超伝導単一磁束量子素子の冷却にともなう冷却作用によって再構成可能データパスプロセッサを効果的に冷却して、再構成可能データパスプロセッサの動作安定性を向上させることもできる。
【００１８】
請求項２記載の発明によれば、請求項１記載の再構成可能データパスプロセッサにおいて、データパスを構成する素子を超伝導単一磁束量子素子としたことによって、データパスにおける超伝導単一磁束量子素子の冷却にともなう冷却作用によって再構成可能データパスプロセッサをより効果的に冷却できる。
【００１９】
請求項３記載の発明によれば、請求項１または請求項２に記載の再構成可能データパスプロセッサにおいて、記憶手段を構成する素子を超伝導単一磁束量子素子としたことによって、記憶手段における超伝導単一磁束量子素子の冷却にともなう冷却作用によって再構成可能データパスプロセッサをより効果的に冷却できる。
【発明を実施するための最良の形態】
【００２０】
本発明の再構成可能データパスプロセッサは、再構成可能なデータパスを用いたプロセッサであって、複数の演算手段と、これらの演算手段間を接続する再構成可能なデータパスを備えている。
【００２１】
すなわち、再構成可能なデータパスは、演算手段を時間軸における前後に接続しており、前段の演算手段での演算結果を利用して後段の演算手段による演算を行わせることにより、途中でレジスタへのアクセスを行わせることなく演算処理を行うように構成したものであり、特に、前段の演算手段での演算結果を入力する後段の演算手段を必要に応じて適宜の演算手段に切替可能としている。
【００２２】
データパスは、データパス制御手段によって演算手段間の接続制御を行っており、データパスの所定位置に設けたスイッチング素子の切替制御によって適宜の接続状態としている。
【００２３】
演算手段で使用するデータは、レジスタなどの記憶手段で記憶しており、このレジスタ内のデータを所定の最初段の演算手段に入力し、最後段の演算手段から出力されたデータをレジスタに書き込んでいる。
【００２４】
本発明では、このように構成された再構成可能データパスプロセッサにおいて、演算手段を構成する素子を超伝導単一磁束量子素子で構成しているものである。なお、演算手段において超伝導単一磁束量子素子で構成される素子は、一般的にはCMOS半導体素子、及びCMOS半導体素子と同等の機能を有する素子である。
【００２５】
超伝導単一磁束量子素子は、超伝導状態を利用して磁束の閉じ込めを行うことにより少なくとも２つの状態を記憶可能な素子であって、使用電流が少ないことにより超伝導単一磁束量子素子自体の発熱が極めて低く、超伝導単一磁束量子素子を冷却状態とする冷凍機の熱を含めても全体の発熱量を低くすることができる。したがって、再構成可能データパスプロセッサにおける発熱の問題を解消することができる。
【００２６】
しかも、超伝導単一磁束量子素子は、発熱の問題がないことから高密度実装化が可能であって、各演算手段をそれぞれ小型化して実装効率を向上させることができ、小型で高性能な再構成可能データパスプロセッサとすることができる。
【００２７】
さらに、再構成可能データパスプロセッサでは、演算手段を構成する素子だけでなく、データパスを構成する素子、さらには、記憶手段を構成する素子を超伝導単一磁束量子素子とすることによって、再構成可能データパスプロセッサの冷却効果を向上させて再構成可能データパスプロセッサの動作安定性を向上させることができるとともに、実装効率を向上させて再構成可能データパスプロセッサの高性能化を図ることができる。
【００２８】
以下において、図面に基づいて本発明の実施形態を詳説する。図１は本実施形態の再構成可能データパスプロセッサＰの概略模式図である。
【００２９】
再構成可能データパスプロセッサＰは、複数のFPU(Floating point number Processing Unit)11及びこれらのデータパスを接続するデータパス12を備えた演算部10と、この演算部10に入力するデータ及び演算部10から出力されたデータを記憶するレジスタで構成した記憶手段としての複数のストリームバッファ20とで構成している。
【００３０】
演算部10は、複数のFPU11を１セットのFPUセット11sとして、データパス12を介してFPUセット11sを複数段接続して構成している。
【００３１】
データパス12には、所定位置に図示しないスイッチング素子を設けており、このスイッチング素子をデータパス制御手段であるデータパス制御回路13からの制御信号に基づいて切替制御し、データパス12の前段側に位置するFPUセット11sのいずれか１つのFPU11と、データパス12の後段側に位置するFPUセット11sのいずれか１つのFPU11とを接続している。
【００３２】
したがって、データパス12中のスイッチング素子を切替制御することにより、後段側のFPU11が使用するデータを異ならせることができ、動的に再構成可能なデータパスとすることができる。
【００３３】
ストリームバッファ20は、本実施形態ではCMOS(Complementary Metal-Oxide Semiconductor)半導体回路で構成している。ストリームバッファ20は、メモリ制御回路31を介してCMOS半導体回路や他の記憶回路などで構成した主記憶手段としてのリニアメモリ32と接続し、メモリ制御回路31を介してリニアメモリ32からストリームバッファ20への所要のデータの書き込み、またはストリームバッファ20からリニアメモリ32への所要のデータの書き込みを行っている。
【００３４】
このように構成した再構成可能データパスプロセッサＰにおいて、本発明の要部は、演算手段であるFPU11を構成する素子を超伝導単一磁束量子素子で構成しているものである。
【００３５】
超伝導単一磁束量子素子は、ジョセフソン接合を介して超伝導材料からなる半円弧状の配線を接続してリング状とした配線で構成し、リング状の配線に束縛された磁束を検出器で検出可能としているものであり、磁束の束縛状態に応じて所定値の出力を行うものであり、オンオフ制御などに用いられるものである。
【００３６】
超伝導単一磁束量子素子は超伝導状態で作動するため、FPU11が設けられた半導体基板は図示しない冷凍機の熱浴に接触させて超伝導転移温度以下に冷却しており、本実施形態では、再構成可能データパスプロセッサＰを構成した半導体基板を、液体ヘリウムを利用した冷凍機によって４．２Ｋにまで冷却している。
【００３７】
超伝導単一磁束量子素子で構成されたFPU11は、超伝導単一磁束量子素子自体の発熱が極めて低いことによって発熱することはなく、しかも高密度実装が可能であるのでより小型のFPU11とすることができる。
【００３８】
したがって、所定の領域におけるFPU11の配設数を増大させることができ、再構成可能データパスプロセッサの高性能化を図ることができる。
【００３９】
さらに、再構成可能データパスプロセッサでは、FPU11だけでなくデータパス12を構成するスイッチング素子などの素子を超伝導単一磁束量子素子とすることによって、データパス12での発熱を抑制して冷却効果を向上させることができる。
【００４０】
しかも、超伝導単一磁束量子素子を用いることによって実装効率を向上させることができ、データパス12をよりコンパクトに構成してFPU11の配設を増大させることによって再構成可能データパスプロセッサの高性能化を図ることができる。
【００４１】
また、再構成可能データパスプロセッサでは、FPU11やデータパス12だけでなく記憶手段であるストリームバッファ20を構成する素子を超伝導単一磁束量子素子とすることによって、ストリームバッファ20での発熱を抑制して冷却効果を向上させることができる。
【００４２】
しかも、超伝導単一磁束量子素子を用いることによって実装効率を向上させることができ、ストリームバッファ20をよりコンパクトに構成してストリームバッファ20の容量を増大させたり、あるいはFPU11の配設を増大させたりすることによって再構成可能データパスプロセッサの高性能化を図ることができる。
【００４３】
このように再構成可能データパスプロセッサを構成する素子を超伝導単一磁束量子素子で構成することによって、再構成可能データパスプロセッサを極めて低温の状態とすることができるので熱暴走が生じることを防止できるとともに、各素子の実装効率を向上させて高性能な再構成可能データパスプロセッサとすることができる。
【図面の簡単な説明】
【００４４】
【図１】本実施形態の再構成可能データパスプロセッサの概略模式図である。
【符号の説明】
【００４５】
Ｐ 再構成可能データパスプロセッサ
10 演算部
11 FPU(Floating point number Processing Unit)
11s FPUセット
12 データパス
13 データパス制御回路
20 ストリームバッファ
31 メモリ制御回路
32 リニアメモリ
【特許請求の範囲】
【請求項１】
複数の演算手段と、
これらの演算手段間を接続することにより前段の演算手段での演算結果を利用して後段の演算手段による演算を行わせるとともに、前記前段の演算手段での演算結果を入力する後段の演算手段を別の演算手段に切替可能としたデータパスと、
このデータパスを制御するデータパス制御手段と、
前記演算手段で使用されるデータを記憶した記憶手段と
を備えた再構成可能データパスプロセッサにおいて、
前記演算手段を構成する素子を超伝導単一磁束量子素子としたことを特徴とする再構成可能データパスプロセッサ。
【請求項２】
前記データパスを構成する素子を超伝導単一磁束量子素子としたことを特徴とする請求項１記載の再構成可能データパスプロセッサ。
【請求項３】
前記記憶手段を構成する素子を超伝導単一磁束量子素子としたことを特徴とする請求項１または請求項２に記載の再構成可能データパスプロセッサ。
【請求項１】
複数の演算手段と、
これらの演算手段間を接続することにより前段の演算手段での演算結果を利用して後段の演算手段による演算を行わせるとともに、前記前段の演算手段での演算結果を入力する後段の演算手段を別の演算手段に切替可能としたデータパスと、
このデータパスを制御するデータパス制御手段と、
前記演算手段で使用されるデータを記憶した記憶手段と
を備えた再構成可能データパスプロセッサにおいて、
前記演算手段を構成する素子を超伝導単一磁束量子素子としたことを特徴とする再構成可能データパスプロセッサ。
【請求項２】
前記データパスを構成する素子を超伝導単一磁束量子素子としたことを特徴とする請求項１記載の再構成可能データパスプロセッサ。
【請求項３】
前記記憶手段を構成する素子を超伝導単一磁束量子素子としたことを特徴とする請求項１または請求項２に記載の再構成可能データパスプロセッサ。
【図１】
【公開番号】特開２００８−１１６９９７（Ｐ２００８−１１６９９７Ａ）
【公開日】平成２０年５月２２日（２００８．５．２２）
【国際特許分類】
【出願番号】特願２００６−２９６７４４（Ｐ２００６−２９６７４４）
【出願日】平成１８年１０月３１日（２００６．１０．３１）
【出願人】（５０４１４５３４２）国立大学法人九州大学 (960)
【出願人】（５０４１３９６６２）国立大学法人名古屋大学 (996)
【出願人】（５０４１８２２５５）国立大学法人横浜国立大学 (429)
【Ｆターム（参考）】
【公開日】平成２０年５月２２日（２００８．５．２２）
【国際特許分類】
【出願日】平成１８年１０月３１日（２００６．１０．３１）
【出願人】（５０４１４５３４２）国立大学法人九州大学 (960)
【出願人】（５０４１３９６６２）国立大学法人名古屋大学 (996)
【出願人】（５０４１８２２５５）国立大学法人横浜国立大学 (429)
【Ｆターム（参考）】
[ Back to top ]