冗長構成システム及びそれに用いる位相差補正回路
【課題】 冗長構成における２つ基準クロックの位相差を正確に補正することが可能な位相差補正回路を提供する。
【解決手段】 装置（ａ）１及び装置（ｂ）２内には位相差カウンタ１１，２１が設置されており、データ生成器１３，２３で生成されるデータパタンと、バッファゲート１６，２６を経由してループバックされるパタンとを比較可能な構成となっている。装置（ａ）１及び装置（ｂ）２各々のＣＬＫ信号出力部には、不揮発性メモリ１５，２５と、位相シフト器１２，２２とが備えられており、位相差カウンタ１１，２１から出力された位相情報を不揮発性メモリ１５，２５に記録し、その記録情報を基に位相シフト器１２，２２でＣＬＫ信号を調整し、出力ＣＬＫ１０２，２０２を出力する役割を果たしている。
【解決手段】 装置（ａ）１及び装置（ｂ）２内には位相差カウンタ１１，２１が設置されており、データ生成器１３，２３で生成されるデータパタンと、バッファゲート１６，２６を経由してループバックされるパタンとを比較可能な構成となっている。装置（ａ）１及び装置（ｂ）２各々のＣＬＫ信号出力部には、不揮発性メモリ１５，２５と、位相シフト器１２，２２とが備えられており、位相差カウンタ１１，２１から出力された位相情報を不揮発性メモリ１５，２５に記録し、その記録情報を基に位相シフト器１２，２２でＣＬＫ信号を調整し、出力ＣＬＫ１０２，２０２を出力する役割を果たしている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は冗長構成システム及びそれに用いる位相差補正回路に関し、特に冗長構成を持つシステムの基準ＣＬＫ（ｃｌｏｃｋ）の位相差を合わせるための位相差補正回路に関する。
【背景技術】
【０００２】
従来、この種の位相差補正回路においては、冗長構成を持つシステムの基準ＣＬＫの位相差を合わせるために、バッファ経由後のＣＬＫ信号との位相を一致させて出力している。
【０００３】
例えば、、装置ａと装置ｂとの冗長構成を持つシステムでは、出力ＣＬＫａと出力ＣＬＫｂとの位相を合わせる方法として、バッファゲートｂを通過してきたアクティブ（ＡＣＴＩＶＥ）側のＣＬＫ信号に対して、位相シフト器ｂで位相を合わせている。
【０００４】
【特許文献１】特開２００４−２２９０２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した従来の位相差補正回路では、バッファゲート分の遅延量が考慮されていないため、２つのＣＬＫ信号の位相が完全に一致しないという問題がある。つまり、従来のシステムでは、バッファゲートａの遅延量分だけ、スタンバイ（ＳＴＡＮＤ ＢＹ）側の出力ＣＬＫｂとの位相が一致しないという問題が生じている。
【０００６】
そこで、本発明の目的は上記の問題点を解消し、冗長構成における２つ基準クロックの位相差を正確に補正することができる冗長構成システム及びそれに用いる位相差補正回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明による冗長構成システムは、現用系及び予備系の冗長構成を必要とし、前記現用系及び前記予備系にそれぞれ設定されかつ位相差が同一であることが必須な信号を出力する第１及び第２の装置からなる冗長構成システムであって、
前記第１及び第２の装置各々は、前記位相差の検出に用いるデータパタンを生成するデータ生成手段と、前記データ生成手段で生成されたデータパタンをループバックする手段と、そのループバックしたデータパンタと前記データ生成手段で生成されたデータパタンとの位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差を基に前記信号の位相を調整する手段とを備えている。
【０００８】
本発明による位相差補正回路は、現用系及び予備系の冗長構成を必要とし、前記現用系及び前記予備系にそれぞれ設定されかつ位相差が同一であることが必須な信号を出力する第１及び第２の装置からなる冗長構成システムに用いる位相差補正回路であって、
前記位相差の検出に用いるデータパタンを生成するデータ生成手段と、前記データ生成手段で生成されたデータパタンをループバックする手段と、そのループバックしたデータパンタと前記データ生成手段で生成されたデータパタンとの位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差を基に前記信号の位相を調整する手段とを前記第１及び第２の装置各々に設けている。
【０００９】
すなわち、本発明の位相差補正回路は、現用系及び予備系の冗長構成を必要とするシステムにおいて、位相差が同じことが必須な信号（以下、ＣＬＫ（ｃｌｏｃｈ）信号とする）の位相差を自動的に、かつ正確に補正可能な構成とすること特徴としている。
【００１０】
より具体的に説明すると、本発明の位相差補正回路では、冗長構成システムＡにおいて、アクティブ（ＡＣＴＩＶＥ：現用）状態から出力している第１の出力ＣＬＫ信号とスタンバイ（ＳＴＡＮＤ ＢＹ：予備）状態から出力している第２の出力ＣＬＫ信号とを備えている。ここでは、第１の装置をアクティブ状態とし、第２の装置をスタンバイ状態として説明する。逆の場合に関しては、第１の装置と第２の装置とを入れ替えることで説明が可能となる。
【００１１】
これらの二つの第１及び第２のＣＬＫ信号は冗長構成のため、アクティブ状態の装置がなんらかの状態で故障した際に、スタンバイ状態の装置へＣＬＫ信号が切り替わる構成をとっている。その際、それらの装置のＣＬＫ信号に位相差がないことが理想である。そのため、それらの装置内に、ある一定のデータパタンを作成する第１及び第２のデータ生成器と、位相差を測定可能な第１及び第２の位相差カウンタとを備えている。
【００１２】
さらに、これらの装置には第１及び第２の位相差シフト器を備えることによって、第１及び第２の位相差カウンタからのデータを解析し、アクティブ側の第１の出力ＣＬＫ信号とスタンバイ側の第２の出力ＣＬＫ信号との位相差を合わせている。
【００１３】
本発明の位相差補正回路では、ある一定のデータパタンを作成する生成器を備え、そのデータをループバックさせ、実際のバッファゲート遅延量を測定することによって、正確なバッファゲート遅延値を算出可能とし、これによって、アクティブ側の第１の出力ＣＬＫ信号とスタンバイ側の第２の出力ＣＬＫ信号との位相差を一致させることが可能となる。よって、本発明の位相差補正回路では、冗長構成における２つ基準クロックの位相差を正確に補正することが可能となる。
【発明の効果】
【００１４】
本発明は、以下に述べるような構成及び動作とすることで、冗長構成における２つ基準クロックの位相差を正確に補正することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１５】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例による冗長構成システムの構成を示すブロック図である。図１において、本発明の一実施例による冗長構成システムは冗長構成をとる装置（ａ）１と装置（ｂ）２とから構成されている。
【００１６】
装置（ａ）１及び装置（ｂ）２には位相差補正回路が設けられ、この位相差補正回路は位相差カウンタ１１，２１と、位相シフト器１２，２２と、データ生成器１３，２３と、スイッチ１４，２４と、不揮発性メモリ１５，２５と、バッファゲート１６，１７，２６，２７とを備えている。
【００１７】
本実施例による冗長構成システムでは、どちらかのアクティブ（ＡＣＴＩＶＥ）な装置（現用系の装置）が故障した際も、システムが停止することなく動作することを目的としている。そのため、装置（ａ）１と装置（ｂ）２とが出力する出力ＣＬＫ（ｃｌｏｃｋ）信号１０２，２０２の位相差が完全に一致している必要があり、そのために装置（ｂ）２に位相シフト器２２を備えている。
【００１８】
また、装置（ｂ）２はデータ生成器２３と位相差カウンタ２１とを備え、装置（ａ）１及び装置（ｂ）２の出力ＣＬＫ信号１０２，２０２が通過するバッファ遅延量を算出することで、２つの出力ＣＬＫ信号１０２，２０２の位相差を一致させている。
【００１９】
図１に示すように、装置（ａ）１及び装置（ｂ）２は冗長構成をとっており、入力ＣＬＫ信号１０１，２０１を入力し、２つの位相の一致した出力ＣＬＫ信号１０２，２０２を出力している。装置（ａ）１と装置（ｂ）２との間には、互いにＣＬＫ信号がバッファゲート１６，２６を介して接続されている。これら互いのＣＬＫ信号の位相を同期させるために、装置（ａ）１及び装置（ｂ）２はＣＬＫ信号の位相を合わせる位相シフト器１２，２２を備えている。
【００２０】
また、装置（ａ）１及び装置（ｂ）２内にはデータ生成器１３，２３を備えており、ある一定のデータパタンを送信可能としている。データ生成器１３，２３とＣＬＫ信号とはスイッチ１４，２４にていずれかの生成データが自装置にループバック可能かどうかを選択可能な構成である。
【００２１】
ここで、装置（ａ）１及び装置（ｂ）２内には位相差カウンタ１１，２１が設置されており、データ生成器１３，２３で生成されるデータパタンと、バッファゲート１６，２６を経由してループバックされるパタンとを比較可能な構成となっている。
【００２２】
また、装置（ａ）１及び装置（ｂ）２各々のＣＬＫ信号出力部には、不揮発性メモリ１５，２５と、位相シフト器１２，２２とが備えられており、位相差カウンタ１１，２１から出力された位相情報を不揮発性メモリ１５，２５に記録し、その記録情報を基に位相シフト器１２，２２でＣＬＫ信号を調整し、出力ＣＬＫ１０２，２０２を出力する役割を果たしている。
【００２３】
図２は本発明の一実施例による位相差測定方法を示すタイムチャートであり、図３は本発明の一実施例によるＣＬＫ位相補正方法を示すタイムチャートであり、図４は本発明の一実施例によるＣＬＫ信号の位相補正処理を示すフローチャートである。これら図１〜図４を参照して本発明の一実施例によるＣＬＫ信号の位相補正処理について説明する。
【００２４】
冗長構成を必要とするシステムにおいては、基準ＣＬＫの位相差のずれが動作の重要な鍵となる。図１に示すような冗長構成システムでは、装置（ａ）１から出力される出力ＣＬＫ信号１０２と、装置（ｂ）２から出力される出力ＣＬＫ信号２０２とのいずれかのアクティブな装置側のＣＬＫが基準ＣＬＫとして選択される。
【００２５】
ここで、装置（ａ）１をアクティブ（現用）側、装置（ｂ）２をスタンバイ（ＳＴＡＮＤ ＢＹ：予備）側の装置とした時、装置（ａ）１がなんらかの障害にて故障した場合、スタンバイ側である装置（ｂ）２がアクティブとなり、出力ＣＬＫ信号２０２がシステム全体の基準ＣＬＫとなる。このアクティブ／スタンバイ切替えの際、基準ＣＬＫの精度が非常に重要であり、位相差も一致している必要がある。
【００２６】
以下、装置（ａ）１がアクティブ、装置（ｂ）２がスタンバイとして動作しているものとし、図４に示すフローチャートを参照して説明する。尚、逆の構成をとる場合には、装置（ａ）１と装置（ｂ）２とを入れ替えて解釈することが可能である。
【００２７】
まず、通常時には装置（ａ）１の出力ＣＬＫ信号１０２が基準ＣＬＫとなってシステムが運用されている。ここで、装置（ｂ）２はスタンバイ側の出力ＣＬＫ信号２０２をバッファゲート２６経由のＣＬＫ信号と位相シフト器２２で位相を合わせる（図４ステップＳ１）。しかしながら、この状態では、実際の出力ＣＬＫ信号２０２がバッファゲート２６を経由する時間だけ位相がずれている。
【００２８】
装置（ｂ）２はこのバッファゲート２６分の位相差を合わせようとし、位相補正モードに入る（図４ステップＳ２）。位相補正モードに入る条件として挙げられるのは、初期電源オン（ＯＮ）時、新たに装置（ａ）１または装置（ｂ）２が交換された時である。装置（ｂ）２は位相補正モードに入る条件が満たない場合（図４ステップＳ２）、不揮発性メモリ２５の位相補正値にしたがって位相シフト器２２で位相を補正し、通常運用モードとなる（図４ステップＳ７〜Ｓ９）。
【００２９】
位相補正モードにおいて、装置（ｂ）２は装置（ａ）１のスイッチ１４の切替えを行うことによって（図４ステップＳ３）、データ生成器２３から出力されるデータを装置（ｂ）２にループバックするモードとなる。ここで、装置（ｂ）２は、図２に示すように、データ生成器２３から位相差測定用データパタンを送信する（図４ステップＳ４）。
【００３０】
装置（ｂ）２の位相カウンタ２１は送信データパタンと受信データパタンとの遅延量から、装置（ａ）１のデータ生成器１３の出力データとバッファゲート２７，２６経由のデータパタンとの位相差αを検出する（図４ステップＳ５）。検出された位相差αは、実際の経路の往復のものであるため、実際の位相差はその１／２であり、位相差はα／２である。
【００３１】
装置（ｂ）２はこの検出した位相差α／２を不揮発性メモリ２５に記録し（図４ステップＳ６）、位相補正モードの度に不揮発性メモリ２５にデータ（位相差）を蓄積する。不揮発性メモリ２５に位相差を記録することによって、電源の瞬断のように通電が途切れた際も、再び位相補正モードを経由することなく、位相を合わせることが可能となる。
【００３２】
次に、装置（ｂ）２は、図３に示すように、位相シフト器２２によって位相差α／２だけＣＬＫ信号の位相をシフトする（図４ステップＳ７）。このように、装置（ｂ）２では位相差α／２分シフトした出力ＣＬＫ信号２０２を出力ＣＬＫ信号１０２の位相と完全に一致させ（図４ステップＳ８）、通常運用モードに戻る（図４ステップＳ９）。
【００３３】
上述したバッファ経路差の算出及び不揮発性メモリへの格納に関しては、アクティブ側の装置［装置（ａ）１］でも、スタンバイ側の装置［装置（ｂ）２］と同時に行うことが可能である。上記と同様に、装置（ａ）１がアクティブ、装置（ｂ）２がスタンバイとして説明すると、装置（ａ）１は装置（ｂ）２のスイッチ２４を切替えてループバックモードに設定し（図４ステップＳ３）、図２に示すように、データ生成器１３から位相差測定用データパタンを送信する（図４ステップＳ４）。
【００３４】
この後に、装置（ａ）１の位相差カウンタ１１にて位相差αを検出し（図４ステップＳ５）、検出した実際の位相差α／２を不揮発性メモリ１５に記録する（図４ステップＳ６）。このように、アクティブ側でも位相差を不揮発性メモリに記録することによって、装置のアクティブ／スタンバイが切替わった際にも瞬時に位相差の補正が可能である。
【００３５】
上記のように、本実施例では、冗長構成における２つ基準クロックの位相差を正確に補正することができるとともに、冗長構成における２つ基準クロックの位相差を自動的に補正することができる。
【００３６】
図５は本発明の他の実施例による冗長構成システムの構成を示すブロック図である。図５において、本発明の他の実施例による冗長構成システムは冗長構成をとる装置（ａ）３と装置（ｂ）４とから構成されている。
【００３７】
装置（ａ）３及び装置（ｂ）４は位相差カウンタ３１，４１と、位相シフト器３２，４２と、データ生成器３３，４３と、スイッチ３４，４４と、バッファゲート３５，４５とを備えている。
【００３８】
図１に示す本発明の一実施例では、データをバッファゲートにてループバックさせ、実際のゲート遅延を二倍したものを測定しているが、本実施例では、データ生成器３３，４３を高出力高精度にすることによって、ループバックをなくし、バッファゲートがない経路と、バッファゲートがある経路との位相差を測定することが可能となる。
【００３９】
これによって、本実施例では、実際のＣＬＫ信号が伝播する経路のバッファゲート３５，４５のみの遅延量を測定することが可能であるため、二つのＣＬＫ信号の位相の精度向上が見込める。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施例による冗長構成システムの構成を示すブロック図である。
【図２】本発明の一実施例による位相差測定方法を示すタイムチャートである。
【図３】本発明の一実施例によるＣＬＫ位相補正方法を示すタイムチャートである。
【図４】本発明の一実施例によるＣＬＫ信号の位相補正処理を示すフローチャートである。
【図５】本発明の他の実施例による冗長構成システムの構成を示すブロック図である。
【符号の説明】
【００４１】
１，３ 装置（ａ）
２，４ 装置（ｂ）
１１，２１，３１，４１ 位相差カウンタ
１２，２２，３２，４２ 位相シフト器
１３，２３，３３，４３ データ生成器
１４，２４，３４，４４ スイッチ
１５，２５ 不揮発性メモリ
１６，１７，２６，２７，
３５，４５ バッファゲート
１０１，２０１ 入力ＣＬＫ信号
１０２，２０２ 出力ＣＬＫ信号
【技術分野】
【０００１】
本発明は冗長構成システム及びそれに用いる位相差補正回路に関し、特に冗長構成を持つシステムの基準ＣＬＫ（ｃｌｏｃｋ）の位相差を合わせるための位相差補正回路に関する。
【背景技術】
【０００２】
従来、この種の位相差補正回路においては、冗長構成を持つシステムの基準ＣＬＫの位相差を合わせるために、バッファ経由後のＣＬＫ信号との位相を一致させて出力している。
【０００３】
例えば、、装置ａと装置ｂとの冗長構成を持つシステムでは、出力ＣＬＫａと出力ＣＬＫｂとの位相を合わせる方法として、バッファゲートｂを通過してきたアクティブ（ＡＣＴＩＶＥ）側のＣＬＫ信号に対して、位相シフト器ｂで位相を合わせている。
【０００４】
【特許文献１】特開２００４−２２９０２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した従来の位相差補正回路では、バッファゲート分の遅延量が考慮されていないため、２つのＣＬＫ信号の位相が完全に一致しないという問題がある。つまり、従来のシステムでは、バッファゲートａの遅延量分だけ、スタンバイ（ＳＴＡＮＤ ＢＹ）側の出力ＣＬＫｂとの位相が一致しないという問題が生じている。
【０００６】
そこで、本発明の目的は上記の問題点を解消し、冗長構成における２つ基準クロックの位相差を正確に補正することができる冗長構成システム及びそれに用いる位相差補正回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明による冗長構成システムは、現用系及び予備系の冗長構成を必要とし、前記現用系及び前記予備系にそれぞれ設定されかつ位相差が同一であることが必須な信号を出力する第１及び第２の装置からなる冗長構成システムであって、
前記第１及び第２の装置各々は、前記位相差の検出に用いるデータパタンを生成するデータ生成手段と、前記データ生成手段で生成されたデータパタンをループバックする手段と、そのループバックしたデータパンタと前記データ生成手段で生成されたデータパタンとの位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差を基に前記信号の位相を調整する手段とを備えている。
【０００８】
本発明による位相差補正回路は、現用系及び予備系の冗長構成を必要とし、前記現用系及び前記予備系にそれぞれ設定されかつ位相差が同一であることが必須な信号を出力する第１及び第２の装置からなる冗長構成システムに用いる位相差補正回路であって、
前記位相差の検出に用いるデータパタンを生成するデータ生成手段と、前記データ生成手段で生成されたデータパタンをループバックする手段と、そのループバックしたデータパンタと前記データ生成手段で生成されたデータパタンとの位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差を基に前記信号の位相を調整する手段とを前記第１及び第２の装置各々に設けている。
【０００９】
すなわち、本発明の位相差補正回路は、現用系及び予備系の冗長構成を必要とするシステムにおいて、位相差が同じことが必須な信号（以下、ＣＬＫ（ｃｌｏｃｈ）信号とする）の位相差を自動的に、かつ正確に補正可能な構成とすること特徴としている。
【００１０】
より具体的に説明すると、本発明の位相差補正回路では、冗長構成システムＡにおいて、アクティブ（ＡＣＴＩＶＥ：現用）状態から出力している第１の出力ＣＬＫ信号とスタンバイ（ＳＴＡＮＤ ＢＹ：予備）状態から出力している第２の出力ＣＬＫ信号とを備えている。ここでは、第１の装置をアクティブ状態とし、第２の装置をスタンバイ状態として説明する。逆の場合に関しては、第１の装置と第２の装置とを入れ替えることで説明が可能となる。
【００１１】
これらの二つの第１及び第２のＣＬＫ信号は冗長構成のため、アクティブ状態の装置がなんらかの状態で故障した際に、スタンバイ状態の装置へＣＬＫ信号が切り替わる構成をとっている。その際、それらの装置のＣＬＫ信号に位相差がないことが理想である。そのため、それらの装置内に、ある一定のデータパタンを作成する第１及び第２のデータ生成器と、位相差を測定可能な第１及び第２の位相差カウンタとを備えている。
【００１２】
さらに、これらの装置には第１及び第２の位相差シフト器を備えることによって、第１及び第２の位相差カウンタからのデータを解析し、アクティブ側の第１の出力ＣＬＫ信号とスタンバイ側の第２の出力ＣＬＫ信号との位相差を合わせている。
【００１３】
本発明の位相差補正回路では、ある一定のデータパタンを作成する生成器を備え、そのデータをループバックさせ、実際のバッファゲート遅延量を測定することによって、正確なバッファゲート遅延値を算出可能とし、これによって、アクティブ側の第１の出力ＣＬＫ信号とスタンバイ側の第２の出力ＣＬＫ信号との位相差を一致させることが可能となる。よって、本発明の位相差補正回路では、冗長構成における２つ基準クロックの位相差を正確に補正することが可能となる。
【発明の効果】
【００１４】
本発明は、以下に述べるような構成及び動作とすることで、冗長構成における２つ基準クロックの位相差を正確に補正することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１５】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例による冗長構成システムの構成を示すブロック図である。図１において、本発明の一実施例による冗長構成システムは冗長構成をとる装置（ａ）１と装置（ｂ）２とから構成されている。
【００１６】
装置（ａ）１及び装置（ｂ）２には位相差補正回路が設けられ、この位相差補正回路は位相差カウンタ１１，２１と、位相シフト器１２，２２と、データ生成器１３，２３と、スイッチ１４，２４と、不揮発性メモリ１５，２５と、バッファゲート１６，１７，２６，２７とを備えている。
【００１７】
本実施例による冗長構成システムでは、どちらかのアクティブ（ＡＣＴＩＶＥ）な装置（現用系の装置）が故障した際も、システムが停止することなく動作することを目的としている。そのため、装置（ａ）１と装置（ｂ）２とが出力する出力ＣＬＫ（ｃｌｏｃｋ）信号１０２，２０２の位相差が完全に一致している必要があり、そのために装置（ｂ）２に位相シフト器２２を備えている。
【００１８】
また、装置（ｂ）２はデータ生成器２３と位相差カウンタ２１とを備え、装置（ａ）１及び装置（ｂ）２の出力ＣＬＫ信号１０２，２０２が通過するバッファ遅延量を算出することで、２つの出力ＣＬＫ信号１０２，２０２の位相差を一致させている。
【００１９】
図１に示すように、装置（ａ）１及び装置（ｂ）２は冗長構成をとっており、入力ＣＬＫ信号１０１，２０１を入力し、２つの位相の一致した出力ＣＬＫ信号１０２，２０２を出力している。装置（ａ）１と装置（ｂ）２との間には、互いにＣＬＫ信号がバッファゲート１６，２６を介して接続されている。これら互いのＣＬＫ信号の位相を同期させるために、装置（ａ）１及び装置（ｂ）２はＣＬＫ信号の位相を合わせる位相シフト器１２，２２を備えている。
【００２０】
また、装置（ａ）１及び装置（ｂ）２内にはデータ生成器１３，２３を備えており、ある一定のデータパタンを送信可能としている。データ生成器１３，２３とＣＬＫ信号とはスイッチ１４，２４にていずれかの生成データが自装置にループバック可能かどうかを選択可能な構成である。
【００２１】
ここで、装置（ａ）１及び装置（ｂ）２内には位相差カウンタ１１，２１が設置されており、データ生成器１３，２３で生成されるデータパタンと、バッファゲート１６，２６を経由してループバックされるパタンとを比較可能な構成となっている。
【００２２】
また、装置（ａ）１及び装置（ｂ）２各々のＣＬＫ信号出力部には、不揮発性メモリ１５，２５と、位相シフト器１２，２２とが備えられており、位相差カウンタ１１，２１から出力された位相情報を不揮発性メモリ１５，２５に記録し、その記録情報を基に位相シフト器１２，２２でＣＬＫ信号を調整し、出力ＣＬＫ１０２，２０２を出力する役割を果たしている。
【００２３】
図２は本発明の一実施例による位相差測定方法を示すタイムチャートであり、図３は本発明の一実施例によるＣＬＫ位相補正方法を示すタイムチャートであり、図４は本発明の一実施例によるＣＬＫ信号の位相補正処理を示すフローチャートである。これら図１〜図４を参照して本発明の一実施例によるＣＬＫ信号の位相補正処理について説明する。
【００２４】
冗長構成を必要とするシステムにおいては、基準ＣＬＫの位相差のずれが動作の重要な鍵となる。図１に示すような冗長構成システムでは、装置（ａ）１から出力される出力ＣＬＫ信号１０２と、装置（ｂ）２から出力される出力ＣＬＫ信号２０２とのいずれかのアクティブな装置側のＣＬＫが基準ＣＬＫとして選択される。
【００２５】
ここで、装置（ａ）１をアクティブ（現用）側、装置（ｂ）２をスタンバイ（ＳＴＡＮＤ ＢＹ：予備）側の装置とした時、装置（ａ）１がなんらかの障害にて故障した場合、スタンバイ側である装置（ｂ）２がアクティブとなり、出力ＣＬＫ信号２０２がシステム全体の基準ＣＬＫとなる。このアクティブ／スタンバイ切替えの際、基準ＣＬＫの精度が非常に重要であり、位相差も一致している必要がある。
【００２６】
以下、装置（ａ）１がアクティブ、装置（ｂ）２がスタンバイとして動作しているものとし、図４に示すフローチャートを参照して説明する。尚、逆の構成をとる場合には、装置（ａ）１と装置（ｂ）２とを入れ替えて解釈することが可能である。
【００２７】
まず、通常時には装置（ａ）１の出力ＣＬＫ信号１０２が基準ＣＬＫとなってシステムが運用されている。ここで、装置（ｂ）２はスタンバイ側の出力ＣＬＫ信号２０２をバッファゲート２６経由のＣＬＫ信号と位相シフト器２２で位相を合わせる（図４ステップＳ１）。しかしながら、この状態では、実際の出力ＣＬＫ信号２０２がバッファゲート２６を経由する時間だけ位相がずれている。
【００２８】
装置（ｂ）２はこのバッファゲート２６分の位相差を合わせようとし、位相補正モードに入る（図４ステップＳ２）。位相補正モードに入る条件として挙げられるのは、初期電源オン（ＯＮ）時、新たに装置（ａ）１または装置（ｂ）２が交換された時である。装置（ｂ）２は位相補正モードに入る条件が満たない場合（図４ステップＳ２）、不揮発性メモリ２５の位相補正値にしたがって位相シフト器２２で位相を補正し、通常運用モードとなる（図４ステップＳ７〜Ｓ９）。
【００２９】
位相補正モードにおいて、装置（ｂ）２は装置（ａ）１のスイッチ１４の切替えを行うことによって（図４ステップＳ３）、データ生成器２３から出力されるデータを装置（ｂ）２にループバックするモードとなる。ここで、装置（ｂ）２は、図２に示すように、データ生成器２３から位相差測定用データパタンを送信する（図４ステップＳ４）。
【００３０】
装置（ｂ）２の位相カウンタ２１は送信データパタンと受信データパタンとの遅延量から、装置（ａ）１のデータ生成器１３の出力データとバッファゲート２７，２６経由のデータパタンとの位相差αを検出する（図４ステップＳ５）。検出された位相差αは、実際の経路の往復のものであるため、実際の位相差はその１／２であり、位相差はα／２である。
【００３１】
装置（ｂ）２はこの検出した位相差α／２を不揮発性メモリ２５に記録し（図４ステップＳ６）、位相補正モードの度に不揮発性メモリ２５にデータ（位相差）を蓄積する。不揮発性メモリ２５に位相差を記録することによって、電源の瞬断のように通電が途切れた際も、再び位相補正モードを経由することなく、位相を合わせることが可能となる。
【００３２】
次に、装置（ｂ）２は、図３に示すように、位相シフト器２２によって位相差α／２だけＣＬＫ信号の位相をシフトする（図４ステップＳ７）。このように、装置（ｂ）２では位相差α／２分シフトした出力ＣＬＫ信号２０２を出力ＣＬＫ信号１０２の位相と完全に一致させ（図４ステップＳ８）、通常運用モードに戻る（図４ステップＳ９）。
【００３３】
上述したバッファ経路差の算出及び不揮発性メモリへの格納に関しては、アクティブ側の装置［装置（ａ）１］でも、スタンバイ側の装置［装置（ｂ）２］と同時に行うことが可能である。上記と同様に、装置（ａ）１がアクティブ、装置（ｂ）２がスタンバイとして説明すると、装置（ａ）１は装置（ｂ）２のスイッチ２４を切替えてループバックモードに設定し（図４ステップＳ３）、図２に示すように、データ生成器１３から位相差測定用データパタンを送信する（図４ステップＳ４）。
【００３４】
この後に、装置（ａ）１の位相差カウンタ１１にて位相差αを検出し（図４ステップＳ５）、検出した実際の位相差α／２を不揮発性メモリ１５に記録する（図４ステップＳ６）。このように、アクティブ側でも位相差を不揮発性メモリに記録することによって、装置のアクティブ／スタンバイが切替わった際にも瞬時に位相差の補正が可能である。
【００３５】
上記のように、本実施例では、冗長構成における２つ基準クロックの位相差を正確に補正することができるとともに、冗長構成における２つ基準クロックの位相差を自動的に補正することができる。
【００３６】
図５は本発明の他の実施例による冗長構成システムの構成を示すブロック図である。図５において、本発明の他の実施例による冗長構成システムは冗長構成をとる装置（ａ）３と装置（ｂ）４とから構成されている。
【００３７】
装置（ａ）３及び装置（ｂ）４は位相差カウンタ３１，４１と、位相シフト器３２，４２と、データ生成器３３，４３と、スイッチ３４，４４と、バッファゲート３５，４５とを備えている。
【００３８】
図１に示す本発明の一実施例では、データをバッファゲートにてループバックさせ、実際のゲート遅延を二倍したものを測定しているが、本実施例では、データ生成器３３，４３を高出力高精度にすることによって、ループバックをなくし、バッファゲートがない経路と、バッファゲートがある経路との位相差を測定することが可能となる。
【００３９】
これによって、本実施例では、実際のＣＬＫ信号が伝播する経路のバッファゲート３５，４５のみの遅延量を測定することが可能であるため、二つのＣＬＫ信号の位相の精度向上が見込める。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施例による冗長構成システムの構成を示すブロック図である。
【図２】本発明の一実施例による位相差測定方法を示すタイムチャートである。
【図３】本発明の一実施例によるＣＬＫ位相補正方法を示すタイムチャートである。
【図４】本発明の一実施例によるＣＬＫ信号の位相補正処理を示すフローチャートである。
【図５】本発明の他の実施例による冗長構成システムの構成を示すブロック図である。
【符号の説明】
【００４１】
１，３ 装置（ａ）
２，４ 装置（ｂ）
１１，２１，３１，４１ 位相差カウンタ
１２，２２，３２，４２ 位相シフト器
１３，２３，３３，４３ データ生成器
１４，２４，３４，４４ スイッチ
１５，２５ 不揮発性メモリ
１６，１７，２６，２７，
３５，４５ バッファゲート
１０１，２０１ 入力ＣＬＫ信号
１０２，２０２ 出力ＣＬＫ信号
【特許請求の範囲】
【請求項１】
現用系及び予備系の冗長構成を必要とし、前記現用系及び前記予備系にそれぞれ設定されかつ位相差が同一であることが必須な信号を出力する第１及び第２の装置からなる冗長構成システムであって、
前記第１及び第２の装置各々は、前記位相差の検出に用いるデータパタンを生成するデータ生成手段と、前記データ生成手段で生成されたデータパタンをループバックする手段と、そのループバックしたデータパンタと前記データ生成手段で生成されたデータパタンとの位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差を基に前記信号の位相を調整する手段とを有することを特徴とする冗長構成システム。
【請求項２】
前記第１及び第２の装置各々は、前記位相差検出手段で検出された位相差を記録する不揮発性メモリを含み、装置構成に変更がない場合に前記不揮発性メモリに記録した前記位相差を基に前記信号の位相を調整することを特徴とする請求項１記載の冗長構成システム。
【請求項３】
前記第１及び第２の装置各々は、互いに前記信号が第１及び第２のバッファゲートを介して接続され、前記データ生成手段で生成されたデータパタンが第３及び第４のバッファゲートを介して接続されることを特徴とする請求項１または請求項２記載の冗長構成システム。
【請求項４】
前記第１及び第２の装置各々は、互いに前記信号が第１及び第２のバッファゲートを介して接続され、前記データ生成手段で生成されたデータパタンを他装置側に直接出力することを特徴とする請求項１または請求項２記載の冗長構成システム。
【請求項５】
前記位相差検出手段は、前記信号が通過するバッファ遅延量を算出することを特徴とする請求項１から請求項４のいずれか記載の冗長構成システム。
【請求項６】
現用系及び予備系の冗長構成を必要とし、前記現用系及び前記予備系にそれぞれ設定されかつ位相差が同一であることが必須な信号を出力する第１及び第２の装置からなる冗長構成システムに用いる位相差補正回路であって、
前記位相差の検出に用いるデータパタンを生成するデータ生成手段と、前記データ生成手段で生成されたデータパタンをループバックする手段と、そのループバックしたデータパンタと前記データ生成手段で生成されたデータパタンとの位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差を基に前記信号の位相を調整する手段とを前記第１及び第２の装置各々に設けたことを特徴とする位相差補正回路。
【請求項７】
前記第１及び第２の装置各々は、前記位相差検出手段で検出された位相差を記録する不揮発性メモリを含み、装置構成に変更がない場合に前記不揮発性メモリに記録した前記位相差を基に前記信号の位相を調整することを特徴とする請求項６記載の位相差補正回路。
【請求項８】
前記第１及び第２の装置各々は、互いに前記信号が第１及び第２のバッファゲートを介して接続され、前記データ生成手段で生成されたデータパタンが第３及び第４のバッファゲートを介して接続されることを特徴とする請求項６または請求項７記載の位相差補正回路。
【請求項９】
前記第１及び第２の装置各々は、互いに前記信号が第１及び第２のバッファゲートを介して接続され、前記データ生成手段で生成されたデータパタンを他装置側に直接出力することを特徴とする請求項６または請求項７記載の位相差補正回路。
【請求項１０】
前記位相差検出手段は、前記信号が通過するバッファ遅延量を算出することを特徴とする請求項６から請求項９のいずれか記載の位相差補正回路。
【請求項１】
現用系及び予備系の冗長構成を必要とし、前記現用系及び前記予備系にそれぞれ設定されかつ位相差が同一であることが必須な信号を出力する第１及び第２の装置からなる冗長構成システムであって、
前記第１及び第２の装置各々は、前記位相差の検出に用いるデータパタンを生成するデータ生成手段と、前記データ生成手段で生成されたデータパタンをループバックする手段と、そのループバックしたデータパンタと前記データ生成手段で生成されたデータパタンとの位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差を基に前記信号の位相を調整する手段とを有することを特徴とする冗長構成システム。
【請求項２】
前記第１及び第２の装置各々は、前記位相差検出手段で検出された位相差を記録する不揮発性メモリを含み、装置構成に変更がない場合に前記不揮発性メモリに記録した前記位相差を基に前記信号の位相を調整することを特徴とする請求項１記載の冗長構成システム。
【請求項３】
前記第１及び第２の装置各々は、互いに前記信号が第１及び第２のバッファゲートを介して接続され、前記データ生成手段で生成されたデータパタンが第３及び第４のバッファゲートを介して接続されることを特徴とする請求項１または請求項２記載の冗長構成システム。
【請求項４】
前記第１及び第２の装置各々は、互いに前記信号が第１及び第２のバッファゲートを介して接続され、前記データ生成手段で生成されたデータパタンを他装置側に直接出力することを特徴とする請求項１または請求項２記載の冗長構成システム。
【請求項５】
前記位相差検出手段は、前記信号が通過するバッファ遅延量を算出することを特徴とする請求項１から請求項４のいずれか記載の冗長構成システム。
【請求項６】
現用系及び予備系の冗長構成を必要とし、前記現用系及び前記予備系にそれぞれ設定されかつ位相差が同一であることが必須な信号を出力する第１及び第２の装置からなる冗長構成システムに用いる位相差補正回路であって、
前記位相差の検出に用いるデータパタンを生成するデータ生成手段と、前記データ生成手段で生成されたデータパタンをループバックする手段と、そのループバックしたデータパンタと前記データ生成手段で生成されたデータパタンとの位相差を検出する位相差検出手段と、前記位相差検出手段で検出された位相差を基に前記信号の位相を調整する手段とを前記第１及び第２の装置各々に設けたことを特徴とする位相差補正回路。
【請求項７】
前記第１及び第２の装置各々は、前記位相差検出手段で検出された位相差を記録する不揮発性メモリを含み、装置構成に変更がない場合に前記不揮発性メモリに記録した前記位相差を基に前記信号の位相を調整することを特徴とする請求項６記載の位相差補正回路。
【請求項８】
前記第１及び第２の装置各々は、互いに前記信号が第１及び第２のバッファゲートを介して接続され、前記データ生成手段で生成されたデータパタンが第３及び第４のバッファゲートを介して接続されることを特徴とする請求項６または請求項７記載の位相差補正回路。
【請求項９】
前記第１及び第２の装置各々は、互いに前記信号が第１及び第２のバッファゲートを介して接続され、前記データ生成手段で生成されたデータパタンを他装置側に直接出力することを特徴とする請求項６または請求項７記載の位相差補正回路。
【請求項１０】
前記位相差検出手段は、前記信号が通過するバッファ遅延量を算出することを特徴とする請求項６から請求項９のいずれか記載の位相差補正回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００７−６０１８０（Ｐ２００７−６０１８０Ａ）
【公開日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願番号】特願２００５−２４１９３６（Ｐ２００５−２４１９３６）
【出願日】平成１７年８月２４日（２００５．８．２４）
【出願人】（３９００１０１７９）埼玉日本電気株式会社 (1,228)
【Ｆターム（参考）】
【公開日】平成１９年３月８日（２００７．３．８）
【国際特許分類】
【出願日】平成１７年８月２４日（２００５．８．２４）
【出願人】（３９００１０１７９）埼玉日本電気株式会社 (1,228)
【Ｆターム（参考）】
[ Back to top ]