半導体発光素子及び半導体ウェーハ
【課題】欠陥を抑制した高効率の半導体発光素子及び半導体ウェーハを提供する。
【解決手段】実施形態によれば、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ、４４０ナノメートル以上のピーク波長の光を放出する発光層と、を備えた半導体発光素子が提供される。前記第１半導体層には、引っ張り歪が印加されている。前記第１半導体層における刃状転位密度は、５×１０９／ｃｍ２以下である。前記第１半導体層と前記発光層との間の格子不整合率は、０．１１パーセント以下である。
【解決手段】実施形態によれば、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ、４４０ナノメートル以上のピーク波長の光を放出する発光層と、を備えた半導体発光素子が提供される。前記第１半導体層には、引っ張り歪が印加されている。前記第１半導体層における刃状転位密度は、５×１０９／ｃｍ２以下である。前記第１半導体層と前記発光層との間の格子不整合率は、０．１１パーセント以下である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子及び半導体ウェーハに関する。
【背景技術】
【０００２】
窒化物半導体を用いた半導体発光素子である発光ダイオード（ＬＥＤ）は、例えば、表示装置や照明などに用いられている。また、窒化物半導体を用いた電子デバイスは高速電子デバイスやパワーデバイスに利用されている。
【０００３】
このような半導体発光素子において、ＧａＮ層の上に、ＩｎｘＧａ１-ｘＮを用いた量子井戸層が設けられる。このとき、下地のＧａＮ層と量子井戸層との間の格子定数差により、欠陥が導入されてしまう。この欠陥は、発光効率を低下させる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−８１４７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、欠陥を抑制した高効率の半導体発光素子及び半導体ウェーハを提供する。
【課題を解決するための手段】
【０００６】
本発明の実施形態によれば、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ、４４０ナノメートル以上のピーク波長の光を放出する発光層と、を備えた半導体発光素子が提供される。前記第１半導体層には、引っ張り歪が印加されている。前記第１半導体層における刃状転位密度は、５×１０９／ｃｍ２以下である。前記第１半導体層と前記発光層との間の格子不整合率は、０．１１パーセント以下である。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る半導体発光素子を示す模式的断面図である。
【図２】第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。
【図３】第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。
【図４】第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。
【図５】第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。
【図６】第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。
【図７】半導体発光素子の特性を示すグラフ図である。
【図８】半導体発光素子の特性を示すグラフ図である。
【図９】半導体発光素子の特性を示すグラフ図である。
【図１０】半導体発光素子の特性を示すグラフ図である。
【図１１】半導体発光素子の特性を示すグラフ図である。
【図１２】半導体発光素子の特性を示すグラフ図である。
【図１３】半導体発光素子の特性を示すグラフ図である。
【図１４】第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。
【図１５】第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。
【図１６】第２の実施形態に係る半導体ウェーハを示す模式的断面図である。
【図１７】第２の実施形態に係る別の半導体ウェーハを示す模式的断面図である。
【発明を実施するための形態】
【０００８】
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
（第１の実施の形態）
図１は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 図１に表したように、本実施形態に係る半導体発光素子１１０は、第１半導体層１０と、第２半導体層２０と、発光層３０と、を含む。発光層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。
【００１０】
第１半導体層１０は、第１導電形である。第２半導体層２０は、第１導電形とは異なる第２導電形である。例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態はこれに限らず、第１導電形がｐ形で、第１導電形がｎ形でも良い。以下では、第１導電形がｎ形で、第２導電形がｐ形である場合として説明する。
【００１１】
図示しない第１電極が第１半導体層１０に電気的に接続され、図示しない第２電極が第２半導体層２０に電気的に接続される。これらの電極に電圧を印加することで、第１半導体層１０と第２半導体層２０とを介して発光層３０に電流が供給され、発光層３０から光が放出される。発光層３０から放出される光のピーク波長は、４４０ナノメートル（ｎｍ）以上である。発光層３０の構成の例については後述する。
【００１２】
ここで、説明の便宜上、第１半導体層１０から第２半導体層２０に向かう方向を積層方向（Ｚ軸方向）とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
【００１３】
第１半導体層１０、発光層３０及び第２半導体層２０を含む積層体１５は、シリコン基板の上にエピタキシャル成長される。このシリコン基板は、積層体１５のエピタキシャル成長の後に除去されても良い。以下、シリコン基板が除去される前の構成の例について説明する。すなわち、本実施形態に係る半導体発光素子は、このシリコン基板をさらに含むことができる。
【００１４】
図２は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図２に表したように、本実施形態に係る半導体発光素子１１１は、第１半導体層１０、発光層３０及び第２半導体層２０に加え、シリコン基板５０と、バッファ層６０と、をさらに含む。
【００１５】
シリコン基板５０は、第１半導体層１０の第２半導体層２０とは反対側に設けられる。バッファ層６０は、シリコン基板５０と第１半導体層１０との間に設けられる。バッファ層６０は、窒化物半導体を含む。
【００１６】
バッファ層６０は、例えば、第１下地層６１と、第２下地層６２と、第３下地層６３と、第４下地層６４と、含む。第１下地層６１は、シリコン基板５０と第１半導体層１０との間に設けられる。第２下地層６２は、第１下地層６１と第１半導体層１０との間に設けられる。第３下地層６３は、第２下地層６２と第１半導体層１０との間に設けられる。第４下地層６４は、第３下地層６３と第１半導体層１０との間に設けられる。すなわち、シリコン基板５０の上に、バッファ層６０が設けられる。具体的には、シリコン基板５０の上に、第１下地層６１、第２下地層６２、第３下地層６３及び第４下地層６４がこの順で設けられる。そして、第４下地層６４の上に第１半導体層１０が設けられる。
【００１７】
第１下地層６１は、ＡｌＮを含む。第１下地層６１には、例えば、ＡｌＮ層が用いられる。第２下地層６２は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦１）を含む。第２下地層６２には、例えばＡｌＧａＮが用いられる。第３下地層６３は、ＧａＮを含む。第４下地層６４の構成の例については、後述する。
【００１８】
この例では、半導体発光素子１１１は、低不純物層１１をさらに含む。低不純物層１１は、バッファ層６０（具体的には、第４下地層６４）と第１半導体層１０との間に設けられる。低不純物層１１における不純物濃度は、第１半導体層１０における不純物濃度よりも低い。低不純物層１１には、例えば、ノンドープのＧａＮ層（ｉ−ＧａＮ層）が用いられる。
【００１９】
この例では、半導体発光素子１１１は、第１半導体層１０と発光層３０との間に設けられた多層構造体４０をさらに含む。多層構造体４０は、必要に応じて設けられ、省略しても良い。多層構造体４０の構成の例については後述する。
【００２０】
第２半導体層２０は、第１ｐ形層２１と、第２ｐ形層２２と、第３ｐ形層２３と、を含むことができる。第２ｐ形層２２は、第１ｐ形層２１と発光層３０との間に設けられる。第３ｐ形層２３は、第２ｐ形層２２と発光層３０との間に設けられる。第１ｐ形層２１は、コンタクト層であり、高濃度でｐ形不純物を含む。第１ｐ形層２１には、ｐ形ＧａＮ層を用いることができる。第２ｐ形層２２は、第１ｐ形層２１よりも低い濃度でｐ形不純物を含む。第２ｐ形層２２には、ｐ形ＧａＮ層を用いることができる。第３ｐ形層２３には、例えば、ｐ形ＡｌＧａＮ層を用いることができる。
【００２１】
図３は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図３は、発光層３０の構成の例を示している。図３に表したように、発光層３０は、複数の障壁層３１と、複数の障壁層３１の間に設けられた井戸層３２と、を含む。障壁層３１と井戸層３２とは、Ｚ軸方向に沿って積層される。
【００２２】
本願明細書において、積層される状態は、直接接して重ねられる状態の他に、間に他の要素が挟まれて重ねられる状態も含む。井戸層３２の数は、１つでも良く、２以上でも良い。すなわち、発光層３０は、ＳＱＷ（Single-Quantum Well）構造、または、ＭＱＷ（Multi-Quantum Well）構造を有することができる。
【００２３】
障壁層３１のバンドギャップエネルギーは、井戸層３２のバンドギャップエネルギーよりも大きい。井戸層３２には、例えばＩｎｗ０Ｇａ１−ｗ０Ｎ（０＜ｗ０＜１）が用いられる。障壁層３１には、例えばＧａＮが用いられる。
【００２４】
障壁層３１は、III族元素とＶ族元素とを含む窒化物半導体を含む。井戸層３２は、III族元素とＶ族元素とを含む窒化物半導体を含む。井戸層３２は、インジウム（Ｉｎ）とガリウム（Ｇａ）を含む窒化物半導体を含む。
【００２５】
ここで、障壁層３１の数をＮ（Ｍは２以上の整数）とする。井戸層３２の数をＭとする。実施形態において、例えば、ＮはＭと同じでも良く、Ｎは（Ｍ＋１）でも良い。以下では、Ｎが（Ｍ＋１）である場合として説明する。
【００２６】
複数の障壁層３１のうちで第１半導体層１０に最も近い障壁層３１を第１障壁層ＢＬ１とする。そして、第１半導体層１０から第２半導体層２０に向かうＺ軸方向に沿って第２障壁層ＢＬ２〜第（Ｍ＋１）障壁層ＢＬＭ＋１（すなわち第Ｎ障壁層ＢＬＮ）がこの順で並ぶものとする。
すなわち、第（ｉ＋１）障壁層ＢＬ（ｉ＋１）（ｉは１以上Ｍ以下の整数）は、第ｉ障壁層ＢＬｉと第２半導体層２０との間に配置される。
【００２７】
複数の井戸層３２のうちで第１半導体層１０に最も近い井戸層３２を第１井戸層ＷＬ１とする。そして、第１半導体層１０から第２半導体層２０に向かうＺ軸の正の方向に沿って第２井戸層ＷＬ２〜第Ｍ井戸層ＷＬＭがこの順で並ぶとする。第１障壁層ＢＬ１）は、第１半導体層１０と第１井戸層ＷＬ１との間に配置される。
【００２８】
第ｉ井戸層ＷＬｉは、第ｉ障壁層ＢＬｉと第（ｉ＋１）障壁層ＢＬ（ｉ＋１）との間に配置される。すなわち、第ｉ井戸層ＷＬｉは、第ｉ障壁層ＢＬｉと第２半導体層ＢＬ２との間に配置される。Ｎが（Ｍ＋１）である場合は、第（Ｍ＋１）障壁層ＢＬ（Ｍ＋１）は、第Ｍ井戸層ＷＬＭと第２半導体層ＢＬ２との間に配置される。
【００２９】
第ｉ障壁層ＢＬｉは、ＩｎｘｂｉＧａ１−ｘｂｉＮ（０≦ｘｂｉ＜１）を含むとする。第ｉ障壁層ＢＬｉの厚さ（Ｚ軸方向に沿った長さ）をｔｂｉとする。第ｉ井戸層ＷＬｉは、ＩｎｘｗｉＧａ１−ｘｗｉＮ（０＜ｘｗｉ＜１）を含むとする。第ｉ井戸層ＷＬｉの厚さ（Ｚ軸方向に沿った長さ）をｔｗｉとする。
これらの値に基づいて、発光層３０の平均Ｉｎ組成比αを以下の第１式で定める。
【００３０】
【数１】
例えば、障壁層３１がＧａＮであり、障壁層３１の厚さが５ｎｍであり、障壁層３１の数が９であり、井戸層３２がＩｎ０．１５Ｇａ０．８５Ｎであり、井戸層３２の厚さが３．３ｎｍであり、井戸層３２の数が８である場合には、発光層３０における平均Ｉｎ組成比αは、約５．５％となる。
【００３１】
発光層３０には、障壁層３１と、障壁層３１とは組成が異なる井戸層３２と、が設けられるため、以下では、発光層３０の平均の特性として、発光層３０の平均Ｉｎ組成比αを用いる。
なお、発光層３０の全体の厚さを発光層厚ｔＬＥとする。
【００３２】
図４は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図４は、多層構造体４０の構成の例を示している。図４に表したように、多層構造体４０は、Ｚ軸方向に沿って交互に積層された、複数の第１層４１と、複数の第２層４２と、を含む。第１層４１には、例えばＧａＮが用いられ、第２層４２には、例えばＩｎＧａＮが用いられる。第１層４１の厚さは、例えば２．７ｎｍである。第２層４２の厚さは、例えば１．０ｎｍである。第１層４１の数及び第２層４２の数（すなわちペア数）は、例えば１０以上４０以下である。例えば、多層構造体４０は、超格子層である。既に説明したように、多層構造体４０は必要に応じて設けられ、省略しても良い。
【００３３】
図５は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図５は、第４下地層６４の構成の１つの例（第４下地層６４ａ）の構成を示している。図５に表したように、この例では第４下地層６４ａは、Ｚ軸方向に沿って交互に積層された、複数のＡｌＮ層６５と、複数のＧａＮ層６６と、を含む。ＡｌＮ層６５は、例えば低温成長のＡｌＮ層である。ＡｌＮ層６５の厚さは、例えば、約１８ｎｍである。ＧａＮ層６６の厚さは、例えば、約２４０ｎｍである。複数のＡｌＮ層６５の数及び複数のＧａＮ層６６の数（すなわちペア数）は、例えば、２以上１０以下である。
【００３４】
図６は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図６は、第４下地層６４の別の構成の別の例（第４下地層６４ｂ）の構成を示している。図６に表したように、第４下地層６４ｂは、複数のＡｌＮ層６５及び複数のＧａＮ層６６に加え、複数のＡｌＧａＮ層６７をさらに含む。ＡｌＧａＮ層６７は、複数のＧａＮ層６６のそれぞれと、それぞれのＧａＮ層６６のシリコン基板５０側のＡｌＮ層６５と、の間に設けられる。すなわち、シリコン基板５０の上（具体的には、第３下地層６３の上に）に、ＡｌＮ層６５が設けられ、ＡｌＮ層６５の上にＡｌＧａＮ層６７が設けられ、ＡｌＧａＮ層６７の上にＧａＮ層６６が設けられる。ＡｌＮ層６５、ＡｌＧａＮ層６７及びＧａＮ層６６を含むの積層体が、Ｚ軸方向に沿って繰り返して積層される。ＡｌＮ層６５の数、ＡｌＧａＮ層６７の数及びＧａＮ層６６の数（積層数）は、例えば２以上１０以下である。
【００３５】
上記は、本実施形態に係る半導体発光素子１１０（及び１１１）の構成の例に関して説明したものであり、後述するように、実施形態は種々の変形が可能である。以下では、半導体発光素子１１１に関して説明する。以下の説明は、半導体発光素子１１０にも適用される。
【００３６】
本実施形態に係る半導体発光素子１１１においては、第１半導体層１０には、引っ張り歪が印加されている。具体的には、第１半導体層１０には、Ｚ軸方向に対して垂直な成分を有する引っ張り歪が印加されている。このとき、Ｚ軸方向に沿って圧縮歪が印加される。この引っ張り歪は、シリコン基板５０と第１半導体層１０との間での熱膨張係数差に起因する。
【００３７】
図７は、半導体発光素子の特性を例示するグラフ図である。
図７は、ＧａＮ層のラマン分光測定の結果を例示している。この測定では、シリコン基板５０上に形成したＧａＮ層の試料ＳＰ１と、サファイア基板上に形成したＧａＮ層の試料ＳＰ２と、の測定結果が示されている。横軸は、波数Ｋ（ｃｍ−１）である。縦軸は、強度Ｉｎｔ（任意目盛り）である。図７には、試料ＳＰ３として、応力が加えられていない状態に対応するＧａＮ基板の波数Ｋが示されている。
【００３８】
図７に表したように、応力が加えられていない状態の試料ＳＰ３においては、波数Ｋは約５６８ｃｍ−１である。一方、シリコン基板５０上に形成したＧａＮ層の試料ＳＰ１においては、強度Ｉｎｔがピークとなる波数Ｋは、約５６６ｃｍ−１である。一方、サファイア基板上に形成したＧａＮ層の試料ＳＰ２においては、強度Ｉｎｔがピークとなる波数Ｋは、約５７２ｃｍ−１である。
【００３９】
シリコン基板５０上に形成したＧａＮ層の試料ＳＰ１においては、ＧａＮ層に引っ張り歪（Ｚ軸方向に対して垂直な方向の引っ張り歪）が印加され、このとき、波数Ｋは、歪が印加されていないＧａＮ層の波数Ｋよりも小さくなる。逆に、ＧａＮ層に圧縮歪が印加されたときは、波数Ｋは、歪が印加されていないＧａＮ層の波数Ｋよりも大きくなる。
【００４０】
本実施形態においては、シリコン基板５０上に第１半導体層１０が形成され、この第１半導体層１０には引っ張り歪が印加される。第１半導体層１０の組成を組成分析により求め、求めた組成に基づく波数Ｋと、第１半導体層１０をラマン分光分析した結果に基づく波数Ｋと、を比較することで、第１半導体層１０における歪の状態を知ることができる。
【００４１】
さらに、本実施形態に係る半導体発光素子１１１においては、第１半導体層１０と発光層３０との間の格子不整合率（lattice mismatch)ＬＭ１は、０．１１パーセント（％）以下である。ここで、格子不整合率ＬＭ１は、以下の第２式で表される。
ＬＭ１＝（ＷＬＥ−Ｗ１）／Ｗ１ ×１００（％） …（２）
ここで、Ｗ１は、第１半導体層１０のａ軸方向の格子長である。ＷＬＥは、発光層３０のａ軸方向の格子長である。格子不整合率ＬＭ１は、Ｘ線回折測定により求められる。例えば、逆格子空間マッピングから格子不整合率ＬＭ１を求めることができる。
【００４２】
本実施形態においては、第１半導体層１０における刃状転位密度は、５×１０９／ｃｍ２以下である。刃状転位密度は、試料のＸ線回折測定における対称面及び非対称面のロッキングカーブ半値幅から求められる値である。
【００４３】
このように、本実施形態に係る半導体発光素子１１１においては、第１半導体層１０における刃状転位密度が、５×１０９／ｃｍ２以下であり、かつ、第１半導体層１０と発光層３０との間のａ軸方向の格子不整合率ＬＭ１が、０．１１％以下である。
【００４４】
この条件は、本願発明者が行った独自の実験により見出された。以下、この実験について説明する。実験では、バッファ層６０、低不純物層１１及び積層体１５の形成条件を変えた試料を作製した。
【００４５】
第１試料Ｓ０１の条件は以下である。第１下地層６１は、厚さが１００ｎｍのＡｌＮである。第２下地層６２は、厚さが２５０ｎｍのＡｌＧａＮ層である。第３下地層６３は、厚さが３００ｎｍのｉ−ＧａＮ層（ノンドープＧａＮ層）である。第４下地層６４は、厚さが１８ｎｍのＡｌＮ層６５と、厚さが６０ｎｍのＡｌＧａＮ層６７と、厚さが２４０ｎｍのＧａＮ層と、の積層膜が、４周期積層された構成を有する。低不純物層１１は、厚さが１０００ｎｍのｉ−ＧａＮ層である。第１半導体層１０は、厚さが１０００ｎｍのｎ形ＧａＮ層である。多層構造体４０においては、第１層４１は、厚さが２．７ｎｍのＧａＮであり、第２層４２は、厚さが１．０ｎｍのＩｎＧａＮ層であり、第１層４１と第２層４２との積層数は３０である。発光層３０においては、障壁層３１は厚さ５ｎｍのＧａＮ層であり、井戸層３２は、厚さが３．３ｎｍのＩｎ０．１５Ｇａ０．８５Ｎ層である。障壁層３１の数は９であり、井戸層３２の数は８である。第３ｐ形層２３は、厚さが５ｎｍのｐ形ＡｌＧａＮ層である。第２ｐ形層２２は、厚さが８０ｎｍで不純物濃度が２×１０１９／ｃｍ３のｐ形ＧａＮ層である。第１ｐ形層２１は、厚さが５ｎｍで不純物濃度が２×１０２１／ｃｍ３のｐ形ＧａＮ層である。第２半導体層２０の厚さは、約１００ｎｍである。
【００４６】
第１試料Ｓ０１の作製条件は以下である。結晶成長には、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法を用いる。シリコン基板５０上に、１２２０℃でＡｌＮ層（第１下地層６１）を成長させ、１１９０℃でＡｌＧａＮ層（第２下地層６２）を成長させ、１２５０℃でｉ−ＧａＮ層（第３下地層６３）を成長させる。さらに、第４下地層６４として、ＡｌＮ層６５、ＡｌＧａＮ層６６及びＧａＮ層６７を４周期繰り返して成長させる。さらに、１２５０℃で、ｉ−ＧａＮ層（低不純物層１１）を成長させる。このとき、III族元素の量に対するＶ族元素の量の比率（Ｖ／III比）は、１９４９とする。さらに、Ｓｉをドープしたｎ形ＧａＮ層（第１半導体層１０）を成長させる。さらに、発光層３０及び第２半導体層２０を成長させる。これにより、第１試料Ｓ０１が形成される。
【００４７】
第２試料Ｓ０２においては、障壁層３１の厚さが１０ｎｍである。これ以外の構成及び作製条件は、第１試料Ｓ０１と同じである。
【００４８】
第３試料Ｓ０３においては、障壁層３１の数が７であり、井戸層３２の数が６である。これ以外の構成及び作製条件は、第１試料Ｓ０１と同じである。
【００４９】
第４試料Ｓ０４においては、障壁層３１の厚さが１０ｎｍである。そして、低不純物層１１の成長において、Ｖ／III比が４９０の第１段階と、第１段階の後のＶ／III比が１９４９の第２段階と、の２段階成長が用いられる。これ以外の構成及び作製条比件は、第１試料Ｓ０１と同じである。
【００５０】
第５試料Ｓ０５においては、低不純物層１１と第１半導体層１０との間に、厚さ１８ｎｍの低温成長ＡｌＮ層が設けられる。これ以外の構成及び作製条件は、第４試料Ｓ０４と同じである。すなわち、障壁層３１の厚さが１０ｎｍであり、低不純物層１１の形成に２段階成長が適用される。
【００５１】
第６試料Ｓ０６においては、障壁層３１の厚さが５ｎｍである。これ以外の構成及び作製条件は、第５試料Ｓ０５と同じである。すなわち、低不純物層１１と第１半導体層１０との間に、厚さ１８ｎｍの低温成長ＡｌＮ層が設けられ、低不純物層１１の形成に２段階成長が適用される。
【００５２】
第７試料Ｓ０７においては、第４下地層６４は、厚さが１８ｎｍのＡｌＮ層６５と、厚さが２４０ｎｍのＧａＮ層と、の積層膜が、４周期積層された構成を有する。そして、低不純物層１１の厚さが５００ｎｍである。これ以外の構成及び作製条件は、第１試料Ｓ０１と同じである。
【００５３】
第８試料Ｓ０８においては、第２下地層６２（ＡｌＧａＮ層）の厚さが１５０ｎｍであり、第３下地層６３（ｉ−ＧａＮ層）の厚さが４５０ｎｍである。そして、第４下地層６４は、厚さが１８ｎｍのＡｌＮ層６５と、厚さが２４０ｎｍのＧａＮ層と、の積層膜が、４周期積層された構成を有する。低不純物層１１の厚さは、３００ｎｍである。低不純物層１１の成長において、Ｖ／III比が３９８７である。そして、障壁層３１の厚さが１０ｎｍであり、障壁層３１の数が５であり、井戸層３２の数が４である。これ以外の構成及び作製条件は、第１試料Ｓ０１と同じである。
【００５４】
第９試料Ｓ０９においては、第３下地層６３（ｉ−ＧａＮ層）の厚さが３００ｎｍである。低不純物層１１の成長において、Ｖ／III比が３８９７である。これ以外の構成及び作製条件は、第８試料Ｓ０８と同じである。
【００５５】
図８は、半導体発光素子の特性を例示するグラフ図である。
図８は、第１試料Ｓ０１〜第９試料Ｓ０９の評価結果を示している。横軸は、第１半導体層１０と発光層３０との間の格子不整合率ＬＭ１（％）である。縦軸は、第１半導体層１０における刃状転位密度ＥＤＤ（×１０９／ｃｍ２）である。
【００５６】
図８から分かるように、第１試料Ｓ０１〜第６試料Ｓ０６においては、格子不整合率ＬＭ１が小さい。これらの試料においては、格子不整合率ＬＭ１は、０．１１％以下である。特に第１試料Ｓ０１及び第２試料Ｓ０２においては、格子不整合率ＬＭ１は、０．０５％以下である。一方、第７試料Ｓ０７〜第９試料Ｓ０９においては、格子不整合率ＬＭ１は、約０．１５％と大きい。
【００５７】
第１試料Ｓ０１〜第６試料Ｓ０６においては、刃状転位密度ＥＤＤは、５×１０９／ｃｍ２以下である。一方、第７試料Ｓ０７〜第９試料Ｓ０９においては、刃状転位密度ＥＤＤは、５×１０９／ｃｍ２よりも大きい。第１試料Ｓ０１の刃状転位密度ＥＤＤは、１．８６×１０９／ｃｍ２である。第２試料Ｓ０２の刃状転位密度ＥＤＤは、３．３７×１０９／ｃｍ２である。第３試料Ｓ０３の刃状転位密度ＥＤＤは、３．２４×１０９／ｃｍ２である。第４試料Ｓ０４の刃状転位密度ＥＤＤは、３．３８×１０９／ｃｍ２である。第５試料Ｓ０５の刃状転位密度ＥＤＤは、３．２８×１０９／ｃｍ２である。第６試料Ｓ０６の刃状転位密度ＥＤＤは、３．３８×１０９／ｃｍ２である。第７試料Ｓ０７の刃状転位密度ＥＤＤは、９．９３×１０９／ｃｍ２である。第８試料Ｓ０８の刃状転位密度ＥＤＤは、２．７１×１０１０／ｃｍ２である。第９試料Ｓ０９の刃状転位密度ＥＤＤは、４．６９×１０１０／ｃｍ２である。
【００５８】
図９は、半導体発光素子の特性を例示するグラフ図である。
図９は、上記の第１〜第９試料Ｓ０１〜Ｓ０９を含む半導体発光素子の試料の光出力の測定結果を示している。横軸は、格子不整合率ＬＭ１である。縦軸は、光出力ＯＰ（ミリワット：ｍＷ）である。
図９から分かるように、格子不整合率ＬＭ１が小さいと光出力ＯＰが大きくなる。例えば、格子不整合率ＬＭ１が約０．１５％と大きい試料においては、光出力ＯＰは、０．１ｍＷ〜０．５ｍＷである。格子不整合率ＬＭ１が約０．１１％の試料においては、光出力ＯＰは、１ｍＷ〜２ｍＷである。格子不整合率ＬＭ１が約０．０５％の試料においては、光出力ＯＰは、３．２ｍＷ〜７．１ｍＷである。
【００５９】
第１半導体層１０における刃状転位密度が５×１０９／ｃｍ２以下で、第１半導体層１０と発光層３０との間のａ軸方向の格子不整合率ＬＭ１が、０．１１％以下である試料において、高い光出力ＯＰが得られる。
【００６０】
実施形態に係る半導体発光素子１１１においては、シリコン基板５０の上に第１半導体層１０（ＧａＮ層）が形成される。シリコンとＧａＮとの熱膨張係数の差により、第１半導体層１０には、引っ張り応力が印加される。
【００６１】
図１０は、半導体発光素子の特性を例示するグラフ図である。
図１０には、例として、第１試料Ｓ０１、第７試料Ｓ０７、第９試料Ｓ０９、及び、以下に説明する第１０試料Ｓ１０の、第１半導体層１０のａ軸方向の格子長Ｗ１（ＧａＮの格子長）の測定結果を示している。格子長Ｗ１は、ラマン分光測定から求めている。第１０試料Ｓ１０においては、シリコン基板５０の上に、厚さが３０ｎｍの第１下地層６１（ＡｌＮ層）、厚さが４０ｎｍの第２下地層６２（ＡｌＧａＮ層）、厚さが３００ｎｍの第３下地層６３（ＧａＮ層）が設けられている。そして、第３下地層６３の上に、厚さが１２ｎｍの低温成長ＡｌＮが設けられ、その上に、第１半導体層１０（厚さが２μｍのｎ形ＧａＮ層）が設けられている。図１０の縦軸は、第１半導体層１０のａ軸方向の格子長Ｗ１である。第１半導体層１０のＧａＮのａ軸方向の格子定数（歪が加えられていない状態の格子長）は、０．３１８９１ｎｍである。
【００６２】
図１０に表したように、第１試料Ｓ０１における格子長Ｗ１は、０．３１９１７である。第７試料Ｓ０７における格子長Ｗ１は、０．３１９１３である。第９試料Ｓ０９における格子長Ｗ１は、０．３１９４５である。第１０試料Ｓ１０における格子長Ｗ１は、０．３１９８２である。このように、シリコン基板５０の上に形成された第１半導体層１０（ＧａＮ層）においては、格子長Ｗ１が、格子定数よりも大きい。例えば、格子長Ｗ１が、０．３１９１３ｎｍのときは、第１半導体層１０のＧａＮの格子長Ｗ１は、約０．０７％程度拡大される。このように、第１半導体層１０には、引っ張り応力が印加されている。
【００６３】
発光層３０の格子定数（平均の格子長）を、平均Ｉｎ組成比αを有するＩｎαＧａ１−αＮ層の格子定数とする。例えば、障壁層３１が、厚さが５ｎｍのＧａＮ層で、井戸層３２が、厚さが３ｎｍのＩｎ０．１５Ｇａ０．８５Ｎ層で、障壁層３１の数が９で、井戸層３２の数が８である場合には、平均Ｉｎ組成比αは、０．０５２２となる。このときの発光層３０のａ軸方向の格子定数は、０．３２０９４である。
【００６４】
従って、第１半導体層１０に引っ張り応力が印加され、格子長Ｗ１が０．３１９１３ｎｍのとき、第１半導体層１０と発光層３０との間の格子のミスマッチは約０．５６％となる。
【００６５】
一方、サファイア基板の上に形成した第１半導体層１０においては、第１半導体層１０（ＧａＮ層）には圧縮応力が印加される。例えば、サファイア基板の上に、低温成長ＧａＮバッファ層を形成し、その上に低不純物層１１（ｉ−ＧａＮ層）を形成し、その上に第１半導体層１０（ｎ形ＧａＮ層）、多層構造体４０、発光層３０及び第２半導体層２０をこの順で形成したときの第１半導体層１０のａ軸方向の格子長Ｗ１は、０．３１８１１ｎｍである。すなわち、第１半導体層１０のＧａＮの格子長Ｗ１が０．２５％程度圧縮される。この第１半導体層１０と発光層３０との間の格子のミスマッチは、０．８９％となる。
【００６６】
上記のように、本実施形態に係る半導体発光素子１１１においては、第１半導体層１０に引っ張り歪が加えられ、第１半導体層１０のａ軸方向の格子長Ｗ１が拡大しているため、第１半導体層１０と発光層３０との間の格子のミスマッチが、サファイア基板を用いた場合よりも小さくなる。
【００６７】
図１０に示したように、第１試料Ｓ０１の第１半導体層１０の格子長Ｗ１は小さく、第９試料Ｓ０９の第１半導体層１０の格子長Ｗ１が大きい。このため、第１試料Ｓ０１よりも、第９試料Ｓ０９の方が発光層３０との格子不整合が小さくなると予想される。しかしながら、図８に示したように、実際の実験結果においては、第１試料Ｓ０１の格子不整合率ＬＭ１は小さく（０．０５％）、第９試料Ｓ０９の格子不整合率ＬＭ１は大きい（０．１５％）。
【００６８】
このことから、第１半導体層１０に引っ張り歪が加えられ、第１半導体層１０のａ軸方向の格子長Ｗ１が拡大するだけでは、格子不整合率ＬＭ１は小さくすることが困難であり、この状態において、転位密度（刃状転位密度ＥＤＤ）を低くすることで、発光層３０における臨界膜厚を貫通転位が存在しない場合の臨界膜厚に近づけることができ、格子不整合が抑制されると考えられる。これにより、光出力ＯＰが向上できる。
このように、実施形態によれば、欠陥を抑制した高効率の半導体発光素子が提供できる。
【００６９】
図１１は、半導体発光素子の特性を例示するグラフ図である。
図１１は、結晶の格子不整合と臨界膜厚との関係を概念的に示す図である。横軸は格子不整合ＬＭ０であり、図１１中の左側では格子不整合ＬＭ０が小さく、右側では格子不整合ＬＭ０が大きい。図１１において、左側から右側に向かうほど、発光層３０におけるＩｎ組成比が上昇することに対応する。縦軸は臨界膜厚ｃｔであり、図１１中の下側では臨界膜厚ｃｔが薄く、上側では臨界膜厚ｃｔが厚い。図１１には、欠陥のない場合の特性ｐ０と、貫通転位がある場合の特性ｐ１と、がモデル的に図示されている。
【００７０】
図１１に表したように、格子不整合が大きくなると、臨界膜厚ｃｔが小さくなる。そして、欠陥のない場合（特性ｐ０）に比べて、貫通転位が存在する場合（特性ｐ１）には、特性の曲線がグラフ中で下側へ（左側へ）シフトすると考えられる。すなわち、同じ格子不整合ＬＭ０の値において、転位密度が増大すると、欠陥のないとき（特性ｐ０）よりも臨界膜厚ｃｔが薄くなる。換言すれば、転位密度をある程度以下に設定できれば、臨界膜厚ｃｔを貫通転位が存在しない場合の臨界膜厚に近づけることができる。
【００７１】
すなわち、図８に表したように、第１半導体層１０に引っ張り歪が加えられ、第１半導体層１０のａ軸方向の格子長Ｗ１を拡大させた状態で、第１半導体層１０における刃状転位密度ＥＤＤを５×１０９／ｃｍ２以下に制御することで、第１半導体層１０と発光層３０との間のａ軸方向の格子不整合率ＬＭ１が、０．１１％以下にすることができる。これにより、高い光出力ＯＰが得られる。
【００７２】
長い波長の光を放出させるためには、井戸層３２のＩｎ組成比を高くする。このため、短い波長の場合よりも、長い波長の場合の方が、第１半導体層１０（ＧａＮ層）と、発光層３０と、の間の格子不整合が大きくなる。例えば、発光のピーク波長が４４０ｎｍ以上の場合には、発光層３０の平均Ｉｎ組成比αは０．０５（すなわち５％）以上となる。本実施形態においては、第１半導体層１０に引っ張り歪が加えられ、第１半導体層１０における刃状転位密度ＥＤＤを５×１０９／ｃｍ２以下に制御することで、発光層３０の平均Ｉｎ組成比αが０．０５以上の場合においても、第１半導体層１０と発光層３０との間のａ軸方向の格子不整合率ＬＭ１を０．１１％以下にすることができる。
【００７３】
このように、４４０ｎｍ以上の光を放出する場合においても、欠陥を抑制した高効率の半導体発光素子が提供できる。
【００７４】
実施形態において、例えば、バッファ層６０の構成を工夫することで刃状転位密度ＥＤＤを低くできる。例えば、第４下地層６４において、ＡｌＮ層６５とＧａＮ層６６との間にＡｌＧａＮ層６７を挿入することで、刃状転位密度ＥＤＤを低くすることができる。また、発光層３０の下地結晶層として用いられるＧａＮ層の成長条件を工夫することで刃状転位密度ＥＤＤを低くできる。例えば、ＮＨ３ガスの流量を、小さくする（例えば２０ｌ／ｍ（liter/minute)から１０ｌ／ｍにする）ことで、刃状転位密度ＥＤＤを低くできる。また、低不純物層１１の厚さを厚くすることで刃状転位密度ＥＤＤを低くできる。
【００７５】
なお、サファイア基板の上に半導体発光素子を形成する場合は、第１半導体層１０に圧縮歪が印加され、このため、第１半導体層１０と発光層３０との間の格子不整合ＬＭ０が大きい。この大きな格子不整合ＬＭ０を、多層構造体４０を導入することで緩和させる試みが行われる。
【００７６】
本実施形態においては、第１半導体層１０に引っ張り歪が加えられるため、第１半導体層１０と発光層３０との間の格子不整合ＬＭ０が小さい。このため、多層構造体４０は省略できる。
【００７７】
上記においては、格子不整合に関する特性値として、第２式による格子不整合率ＬＭ１を用いた場合について説明したが、以下の特性値を用いることができる。
【００７８】
例えば、以下の第３式で表される第１規格化格子不整合率ＬＭ２（％）を用いることができる。
ＬＭ２＝ＬＭ１／{（ＷＬＥａ−Ｗ１ａ）／Ｗ１ａ} ×１００（％） …（３）
ここで、Ｗ１ａは、第１半導体層１０のａ軸方向の格子定数（歪が加えられていない状態の格子長）である。ＷＬＥａは、発光層３０のａ軸方向の格子定数（歪が加えられていない状態の格子長）である。発光層３０のａ軸方向の格子定数ＷＬＥａは、発光層３０の平均Ｉｎ組成比αのＩｎαＧａ１−αＮの格子定数である。
【００７９】
また、以下の第４式で表される第２規格化格子不整合率ＬＭ３（％）を用いることができる。
ＬＭ３＝ＬＭ２／ｔＬＥ ×１００（％） …（４）
ｔＬＥは、発光層３０の厚さである。
【００８０】
図１２は、半導体発光素子の特性を例示するグラフ図である。
図１２は、第１〜第８試料Ｓ０１〜Ｓ０８に関し、第１規格化格子不整合率ＬＭ２と刃状転位密度ＥＤＤとの関係を示している。図１２から分かるように、刃状転位密度ＥＤＤを５×１０９／ｃｍ２以下に制御することで、発光層３０の平均Ｉｎ組成比αが０．０５以上の場合においても、第１規格化格子不整合率ＬＭ２を０．１７％以下にすることができる。
【００８１】
図１３は、半導体発光素子の特性を例示するグラフ図である。
図１３は、第１〜第８試料Ｓ０１〜Ｓ０８に関し、第２規格化格子不整合率ＬＭ３と刃状転位密度ＥＤＤとの関係を示している。図１３から分かるように、刃状転位密度ＥＤＤを５×１０９／ｃｍ２以下に制御することで、発光層３０の平均Ｉｎ組成比αが０．０５以上の場合においても、第２規格化格子不整合率ＬＭ３を０．００２２％以下にすることができる。
【００８２】
図１４は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図１４に表したように、本実施形態に係る別の半導体発光素子１２０においては、第１半導体層１０の一部の上に発光層３０が設けられ、発光層３０の上に第２半導体層２０が設けられている。第１半導体層１０の上に第１電極７１が設けられ、第２半導体層２０の上に第２電極７２が設けられている。半導体発光素子１２０は、例えば、フリップチップ型の半導体発光素子である。
【００８３】
図１５は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図１５に表したように、本実施形態に係る別の半導体発光素子１２１においては、結晶成長に用いられたシリコン基板５０が、結晶成長の後に除去されている。そして、支持基板７５が設けられている。支持基板７５には、例えばシリコン基板が用いられる。支持基板７５は導電性を有することができる。第１半導体層１０の上に第１電極７１が設けられ、第２半導体層２０に接して第２電極７２が設けられている。第２電極７２と支持基板７５との間に第１接合層７３が設けられ、第１接合層７３と支持基板７５との間に第２接合層７４が設けられている。半導体発光素子１２１は、例えばThin Film型の半導体発光素子である。
【００８４】
半導体発光素子１２０及び１２１においても、第１半導体層１０には、引っ張り歪が印加されており、第１半導体層１０における刃状転位密度ＥＤＤは、５×１０９／ｃｍ２以下であり、第１半導体層１０と発光層３０との間の格子不整合率ＬＭ１は、０．１１％以下である。半導体発光素子１２０及び１２１においても、欠陥を抑制した高効率の半導体発光素子が提供できる。
【００８５】
（第２の実施形態）
図１６は、第２の実施形態に係る半導体ウェーハの構成を例示する模式的断面図である。
図１６に表したように、本実施形態に係る半導体ウェーハ２１０は、シリコン基板５０と、シリコン基板５０の上に設けられたバッファ層６０と、バッファ層６０の上に設けられ第１導電形の第１半導体層１０と、第１半導体層１０の上に設けられ、４４０ｎｍ以上のピーク波長の光を放出する発光層３０と、発光層３０の上に設けられ第２導電形の第２半導体層２０と、を含む。発光層３０の平均Ｉｎ組成比は、例えば、０．０５以上である。第１半導体層１０には、引っ張り歪が印加されている。第１半導体層１０における刃状転位密度ＥＤＤは、５×１０９／ｃｍ２以下である。第１半導体層１０と発光層３０との間の格子不整合率ＬＭ１は、０．１１％以下である。
これにより、欠陥を抑制した高効率の半導体ウェーハが提供できる。
【００８６】
図１７は、第２の実施形態に係る別の半導体ウェーハの構成を例示する模式的断面図である。
図１７は、半導体発光素子の具体例を示している。図１７に表したように、本実施形態に係る半導体ウェーハ２１１において、バッファ層６０は、シリコン基板５０と第１半導体層１０との間に設けられＡｌＮを含む第１下地層６１と、第１下地層６１と第１半導体層１０との間に設けられＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦１）を含む第２下地層６２と、第２下地層６２と第１半導体層１０との間に設けられＧａＮを含む第３下地層６３と、第３下地層６３と第１半導体層１０との間に設けられた第４下地層６４と、含む。
【００８７】
図５に関して説明したように、第４下地層６４は、交互に積層された、複数のＡｌＮ層６５と、複数のＧａＮ層６６と、を含む。また、図６に関して説明したように、第４下地層６４は、複数のＧａＮ層６５のそれぞれと、それぞれのＧａＮ層６５のシリコン基板５０側のＡｌＮ層６６と、の間に設けられたＡｌＧａＮ層６７をさらに含むことができる。なお、この例では多層構造体４０が設けられているが、多層構造体４０は省略しても良い。
【００８８】
実施形態において、半導体層の成長には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法(ＨＶＰＥ)法などを用いることができる。
【００８９】
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。Ｓｉの原料としては、ＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）などを用いることができる。
【００９０】
実施形態によれば、欠陥を抑制した高効率の半導体発光素子及び半導体ウェーハが提供される。
【００９１】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【００９２】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子及びウェーハに含まれる、第１半導体層、第２半導体層、発光層、井戸層、障壁層、下地層、バッファ層、低不純物層、電極、支持基板及び接合層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００９３】
その他、本発明の実施の形態として上述した半導体発光素子及び半導体ウェーハを基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及び半導体ウェーハも、本発明の要旨を包含する限り、本発明の範囲に属する。
【００９４】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００９５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９６】
１０…第１半導体層、 １１…低不純物層、 １５…積層体、 ２０…第２半導体層、 ２１〜２３…第１〜第３ｐ形層、 ３０…発光層、 ３１…障壁層、 ３２…井戸層、 ４０…多層構造体、 ４１…第１層、 ４２…第２層、 ５０…シリコン基板、 ６０…バッファ層、 ６１〜６３…第１〜第３下地層、 ６４、６４ａ、６４ｂ…第４下地層、 ６５…ＡｌＮ層、 ６６…ＧａＮ層、 ６７…ＡｌＧａＮ層、 ７１…第１電極、 ７２…第２電極、 ７３…第１接合層、 ７４…第２接合層、 ７５…支持基板、 １１０、１１１、１２０、１２１…半導体発光素子、 ２１０、２１１…半導体ウェーハ、 ＢＬ…障壁層、 ｃｔ…臨界膜厚、 ＥＤＤ…刃状転位密度、 Ｉｎｔ…強度、 Ｋ…波数、 ＬＭ０…格子不整合、 ＬＭ１…格子不整合率、 ＬＭ２…第１規格化格子不整合率、 ＬＭ３…第２規格化格子不整合率、 ＯＰ…光出力、 Ｓ０１〜Ｓ１０…第１〜第１０試料、 ＳＰ１〜ＳＰ３…試料、 ＷＬ…井戸層、 ｐ０、ｐ１…特性、 ｔＬＥ…発光層厚
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子及び半導体ウェーハに関する。
【背景技術】
【０００２】
窒化物半導体を用いた半導体発光素子である発光ダイオード（ＬＥＤ）は、例えば、表示装置や照明などに用いられている。また、窒化物半導体を用いた電子デバイスは高速電子デバイスやパワーデバイスに利用されている。
【０００３】
このような半導体発光素子において、ＧａＮ層の上に、ＩｎｘＧａ１-ｘＮを用いた量子井戸層が設けられる。このとき、下地のＧａＮ層と量子井戸層との間の格子定数差により、欠陥が導入されてしまう。この欠陥は、発光効率を低下させる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−８１４７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、欠陥を抑制した高効率の半導体発光素子及び半導体ウェーハを提供する。
【課題を解決するための手段】
【０００６】
本発明の実施形態によれば、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられ、４４０ナノメートル以上のピーク波長の光を放出する発光層と、を備えた半導体発光素子が提供される。前記第１半導体層には、引っ張り歪が印加されている。前記第１半導体層における刃状転位密度は、５×１０９／ｃｍ２以下である。前記第１半導体層と前記発光層との間の格子不整合率は、０．１１パーセント以下である。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る半導体発光素子を示す模式的断面図である。
【図２】第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。
【図３】第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。
【図４】第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。
【図５】第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。
【図６】第１の実施形態に係る半導体発光素子の一部を示す模式的断面図である。
【図７】半導体発光素子の特性を示すグラフ図である。
【図８】半導体発光素子の特性を示すグラフ図である。
【図９】半導体発光素子の特性を示すグラフ図である。
【図１０】半導体発光素子の特性を示すグラフ図である。
【図１１】半導体発光素子の特性を示すグラフ図である。
【図１２】半導体発光素子の特性を示すグラフ図である。
【図１３】半導体発光素子の特性を示すグラフ図である。
【図１４】第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。
【図１５】第１の実施形態に係る別の半導体発光素子を示す模式的断面図である。
【図１６】第２の実施形態に係る半導体ウェーハを示す模式的断面図である。
【図１７】第２の実施形態に係る別の半導体ウェーハを示す模式的断面図である。
【発明を実施するための形態】
【０００８】
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
（第１の実施の形態）
図１は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。 図１に表したように、本実施形態に係る半導体発光素子１１０は、第１半導体層１０と、第２半導体層２０と、発光層３０と、を含む。発光層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。
【００１０】
第１半導体層１０は、第１導電形である。第２半導体層２０は、第１導電形とは異なる第２導電形である。例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態はこれに限らず、第１導電形がｐ形で、第１導電形がｎ形でも良い。以下では、第１導電形がｎ形で、第２導電形がｐ形である場合として説明する。
【００１１】
図示しない第１電極が第１半導体層１０に電気的に接続され、図示しない第２電極が第２半導体層２０に電気的に接続される。これらの電極に電圧を印加することで、第１半導体層１０と第２半導体層２０とを介して発光層３０に電流が供給され、発光層３０から光が放出される。発光層３０から放出される光のピーク波長は、４４０ナノメートル（ｎｍ）以上である。発光層３０の構成の例については後述する。
【００１２】
ここで、説明の便宜上、第１半導体層１０から第２半導体層２０に向かう方向を積層方向（Ｚ軸方向）とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
【００１３】
第１半導体層１０、発光層３０及び第２半導体層２０を含む積層体１５は、シリコン基板の上にエピタキシャル成長される。このシリコン基板は、積層体１５のエピタキシャル成長の後に除去されても良い。以下、シリコン基板が除去される前の構成の例について説明する。すなわち、本実施形態に係る半導体発光素子は、このシリコン基板をさらに含むことができる。
【００１４】
図２は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図２に表したように、本実施形態に係る半導体発光素子１１１は、第１半導体層１０、発光層３０及び第２半導体層２０に加え、シリコン基板５０と、バッファ層６０と、をさらに含む。
【００１５】
シリコン基板５０は、第１半導体層１０の第２半導体層２０とは反対側に設けられる。バッファ層６０は、シリコン基板５０と第１半導体層１０との間に設けられる。バッファ層６０は、窒化物半導体を含む。
【００１６】
バッファ層６０は、例えば、第１下地層６１と、第２下地層６２と、第３下地層６３と、第４下地層６４と、含む。第１下地層６１は、シリコン基板５０と第１半導体層１０との間に設けられる。第２下地層６２は、第１下地層６１と第１半導体層１０との間に設けられる。第３下地層６３は、第２下地層６２と第１半導体層１０との間に設けられる。第４下地層６４は、第３下地層６３と第１半導体層１０との間に設けられる。すなわち、シリコン基板５０の上に、バッファ層６０が設けられる。具体的には、シリコン基板５０の上に、第１下地層６１、第２下地層６２、第３下地層６３及び第４下地層６４がこの順で設けられる。そして、第４下地層６４の上に第１半導体層１０が設けられる。
【００１７】
第１下地層６１は、ＡｌＮを含む。第１下地層６１には、例えば、ＡｌＮ層が用いられる。第２下地層６２は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦１）を含む。第２下地層６２には、例えばＡｌＧａＮが用いられる。第３下地層６３は、ＧａＮを含む。第４下地層６４の構成の例については、後述する。
【００１８】
この例では、半導体発光素子１１１は、低不純物層１１をさらに含む。低不純物層１１は、バッファ層６０（具体的には、第４下地層６４）と第１半導体層１０との間に設けられる。低不純物層１１における不純物濃度は、第１半導体層１０における不純物濃度よりも低い。低不純物層１１には、例えば、ノンドープのＧａＮ層（ｉ−ＧａＮ層）が用いられる。
【００１９】
この例では、半導体発光素子１１１は、第１半導体層１０と発光層３０との間に設けられた多層構造体４０をさらに含む。多層構造体４０は、必要に応じて設けられ、省略しても良い。多層構造体４０の構成の例については後述する。
【００２０】
第２半導体層２０は、第１ｐ形層２１と、第２ｐ形層２２と、第３ｐ形層２３と、を含むことができる。第２ｐ形層２２は、第１ｐ形層２１と発光層３０との間に設けられる。第３ｐ形層２３は、第２ｐ形層２２と発光層３０との間に設けられる。第１ｐ形層２１は、コンタクト層であり、高濃度でｐ形不純物を含む。第１ｐ形層２１には、ｐ形ＧａＮ層を用いることができる。第２ｐ形層２２は、第１ｐ形層２１よりも低い濃度でｐ形不純物を含む。第２ｐ形層２２には、ｐ形ＧａＮ層を用いることができる。第３ｐ形層２３には、例えば、ｐ形ＡｌＧａＮ層を用いることができる。
【００２１】
図３は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図３は、発光層３０の構成の例を示している。図３に表したように、発光層３０は、複数の障壁層３１と、複数の障壁層３１の間に設けられた井戸層３２と、を含む。障壁層３１と井戸層３２とは、Ｚ軸方向に沿って積層される。
【００２２】
本願明細書において、積層される状態は、直接接して重ねられる状態の他に、間に他の要素が挟まれて重ねられる状態も含む。井戸層３２の数は、１つでも良く、２以上でも良い。すなわち、発光層３０は、ＳＱＷ（Single-Quantum Well）構造、または、ＭＱＷ（Multi-Quantum Well）構造を有することができる。
【００２３】
障壁層３１のバンドギャップエネルギーは、井戸層３２のバンドギャップエネルギーよりも大きい。井戸層３２には、例えばＩｎｗ０Ｇａ１−ｗ０Ｎ（０＜ｗ０＜１）が用いられる。障壁層３１には、例えばＧａＮが用いられる。
【００２４】
障壁層３１は、III族元素とＶ族元素とを含む窒化物半導体を含む。井戸層３２は、III族元素とＶ族元素とを含む窒化物半導体を含む。井戸層３２は、インジウム（Ｉｎ）とガリウム（Ｇａ）を含む窒化物半導体を含む。
【００２５】
ここで、障壁層３１の数をＮ（Ｍは２以上の整数）とする。井戸層３２の数をＭとする。実施形態において、例えば、ＮはＭと同じでも良く、Ｎは（Ｍ＋１）でも良い。以下では、Ｎが（Ｍ＋１）である場合として説明する。
【００２６】
複数の障壁層３１のうちで第１半導体層１０に最も近い障壁層３１を第１障壁層ＢＬ１とする。そして、第１半導体層１０から第２半導体層２０に向かうＺ軸方向に沿って第２障壁層ＢＬ２〜第（Ｍ＋１）障壁層ＢＬＭ＋１（すなわち第Ｎ障壁層ＢＬＮ）がこの順で並ぶものとする。
すなわち、第（ｉ＋１）障壁層ＢＬ（ｉ＋１）（ｉは１以上Ｍ以下の整数）は、第ｉ障壁層ＢＬｉと第２半導体層２０との間に配置される。
【００２７】
複数の井戸層３２のうちで第１半導体層１０に最も近い井戸層３２を第１井戸層ＷＬ１とする。そして、第１半導体層１０から第２半導体層２０に向かうＺ軸の正の方向に沿って第２井戸層ＷＬ２〜第Ｍ井戸層ＷＬＭがこの順で並ぶとする。第１障壁層ＢＬ１）は、第１半導体層１０と第１井戸層ＷＬ１との間に配置される。
【００２８】
第ｉ井戸層ＷＬｉは、第ｉ障壁層ＢＬｉと第（ｉ＋１）障壁層ＢＬ（ｉ＋１）との間に配置される。すなわち、第ｉ井戸層ＷＬｉは、第ｉ障壁層ＢＬｉと第２半導体層ＢＬ２との間に配置される。Ｎが（Ｍ＋１）である場合は、第（Ｍ＋１）障壁層ＢＬ（Ｍ＋１）は、第Ｍ井戸層ＷＬＭと第２半導体層ＢＬ２との間に配置される。
【００２９】
第ｉ障壁層ＢＬｉは、ＩｎｘｂｉＧａ１−ｘｂｉＮ（０≦ｘｂｉ＜１）を含むとする。第ｉ障壁層ＢＬｉの厚さ（Ｚ軸方向に沿った長さ）をｔｂｉとする。第ｉ井戸層ＷＬｉは、ＩｎｘｗｉＧａ１−ｘｗｉＮ（０＜ｘｗｉ＜１）を含むとする。第ｉ井戸層ＷＬｉの厚さ（Ｚ軸方向に沿った長さ）をｔｗｉとする。
これらの値に基づいて、発光層３０の平均Ｉｎ組成比αを以下の第１式で定める。
【００３０】
【数１】
例えば、障壁層３１がＧａＮであり、障壁層３１の厚さが５ｎｍであり、障壁層３１の数が９であり、井戸層３２がＩｎ０．１５Ｇａ０．８５Ｎであり、井戸層３２の厚さが３．３ｎｍであり、井戸層３２の数が８である場合には、発光層３０における平均Ｉｎ組成比αは、約５．５％となる。
【００３１】
発光層３０には、障壁層３１と、障壁層３１とは組成が異なる井戸層３２と、が設けられるため、以下では、発光層３０の平均の特性として、発光層３０の平均Ｉｎ組成比αを用いる。
なお、発光層３０の全体の厚さを発光層厚ｔＬＥとする。
【００３２】
図４は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図４は、多層構造体４０の構成の例を示している。図４に表したように、多層構造体４０は、Ｚ軸方向に沿って交互に積層された、複数の第１層４１と、複数の第２層４２と、を含む。第１層４１には、例えばＧａＮが用いられ、第２層４２には、例えばＩｎＧａＮが用いられる。第１層４１の厚さは、例えば２．７ｎｍである。第２層４２の厚さは、例えば１．０ｎｍである。第１層４１の数及び第２層４２の数（すなわちペア数）は、例えば１０以上４０以下である。例えば、多層構造体４０は、超格子層である。既に説明したように、多層構造体４０は必要に応じて設けられ、省略しても良い。
【００３３】
図５は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図５は、第４下地層６４の構成の１つの例（第４下地層６４ａ）の構成を示している。図５に表したように、この例では第４下地層６４ａは、Ｚ軸方向に沿って交互に積層された、複数のＡｌＮ層６５と、複数のＧａＮ層６６と、を含む。ＡｌＮ層６５は、例えば低温成長のＡｌＮ層である。ＡｌＮ層６５の厚さは、例えば、約１８ｎｍである。ＧａＮ層６６の厚さは、例えば、約２４０ｎｍである。複数のＡｌＮ層６５の数及び複数のＧａＮ層６６の数（すなわちペア数）は、例えば、２以上１０以下である。
【００３４】
図６は、第１の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図６は、第４下地層６４の別の構成の別の例（第４下地層６４ｂ）の構成を示している。図６に表したように、第４下地層６４ｂは、複数のＡｌＮ層６５及び複数のＧａＮ層６６に加え、複数のＡｌＧａＮ層６７をさらに含む。ＡｌＧａＮ層６７は、複数のＧａＮ層６６のそれぞれと、それぞれのＧａＮ層６６のシリコン基板５０側のＡｌＮ層６５と、の間に設けられる。すなわち、シリコン基板５０の上（具体的には、第３下地層６３の上に）に、ＡｌＮ層６５が設けられ、ＡｌＮ層６５の上にＡｌＧａＮ層６７が設けられ、ＡｌＧａＮ層６７の上にＧａＮ層６６が設けられる。ＡｌＮ層６５、ＡｌＧａＮ層６７及びＧａＮ層６６を含むの積層体が、Ｚ軸方向に沿って繰り返して積層される。ＡｌＮ層６５の数、ＡｌＧａＮ層６７の数及びＧａＮ層６６の数（積層数）は、例えば２以上１０以下である。
【００３５】
上記は、本実施形態に係る半導体発光素子１１０（及び１１１）の構成の例に関して説明したものであり、後述するように、実施形態は種々の変形が可能である。以下では、半導体発光素子１１１に関して説明する。以下の説明は、半導体発光素子１１０にも適用される。
【００３６】
本実施形態に係る半導体発光素子１１１においては、第１半導体層１０には、引っ張り歪が印加されている。具体的には、第１半導体層１０には、Ｚ軸方向に対して垂直な成分を有する引っ張り歪が印加されている。このとき、Ｚ軸方向に沿って圧縮歪が印加される。この引っ張り歪は、シリコン基板５０と第１半導体層１０との間での熱膨張係数差に起因する。
【００３７】
図７は、半導体発光素子の特性を例示するグラフ図である。
図７は、ＧａＮ層のラマン分光測定の結果を例示している。この測定では、シリコン基板５０上に形成したＧａＮ層の試料ＳＰ１と、サファイア基板上に形成したＧａＮ層の試料ＳＰ２と、の測定結果が示されている。横軸は、波数Ｋ（ｃｍ−１）である。縦軸は、強度Ｉｎｔ（任意目盛り）である。図７には、試料ＳＰ３として、応力が加えられていない状態に対応するＧａＮ基板の波数Ｋが示されている。
【００３８】
図７に表したように、応力が加えられていない状態の試料ＳＰ３においては、波数Ｋは約５６８ｃｍ−１である。一方、シリコン基板５０上に形成したＧａＮ層の試料ＳＰ１においては、強度Ｉｎｔがピークとなる波数Ｋは、約５６６ｃｍ−１である。一方、サファイア基板上に形成したＧａＮ層の試料ＳＰ２においては、強度Ｉｎｔがピークとなる波数Ｋは、約５７２ｃｍ−１である。
【００３９】
シリコン基板５０上に形成したＧａＮ層の試料ＳＰ１においては、ＧａＮ層に引っ張り歪（Ｚ軸方向に対して垂直な方向の引っ張り歪）が印加され、このとき、波数Ｋは、歪が印加されていないＧａＮ層の波数Ｋよりも小さくなる。逆に、ＧａＮ層に圧縮歪が印加されたときは、波数Ｋは、歪が印加されていないＧａＮ層の波数Ｋよりも大きくなる。
【００４０】
本実施形態においては、シリコン基板５０上に第１半導体層１０が形成され、この第１半導体層１０には引っ張り歪が印加される。第１半導体層１０の組成を組成分析により求め、求めた組成に基づく波数Ｋと、第１半導体層１０をラマン分光分析した結果に基づく波数Ｋと、を比較することで、第１半導体層１０における歪の状態を知ることができる。
【００４１】
さらに、本実施形態に係る半導体発光素子１１１においては、第１半導体層１０と発光層３０との間の格子不整合率（lattice mismatch)ＬＭ１は、０．１１パーセント（％）以下である。ここで、格子不整合率ＬＭ１は、以下の第２式で表される。
ＬＭ１＝（ＷＬＥ−Ｗ１）／Ｗ１ ×１００（％） …（２）
ここで、Ｗ１は、第１半導体層１０のａ軸方向の格子長である。ＷＬＥは、発光層３０のａ軸方向の格子長である。格子不整合率ＬＭ１は、Ｘ線回折測定により求められる。例えば、逆格子空間マッピングから格子不整合率ＬＭ１を求めることができる。
【００４２】
本実施形態においては、第１半導体層１０における刃状転位密度は、５×１０９／ｃｍ２以下である。刃状転位密度は、試料のＸ線回折測定における対称面及び非対称面のロッキングカーブ半値幅から求められる値である。
【００４３】
このように、本実施形態に係る半導体発光素子１１１においては、第１半導体層１０における刃状転位密度が、５×１０９／ｃｍ２以下であり、かつ、第１半導体層１０と発光層３０との間のａ軸方向の格子不整合率ＬＭ１が、０．１１％以下である。
【００４４】
この条件は、本願発明者が行った独自の実験により見出された。以下、この実験について説明する。実験では、バッファ層６０、低不純物層１１及び積層体１５の形成条件を変えた試料を作製した。
【００４５】
第１試料Ｓ０１の条件は以下である。第１下地層６１は、厚さが１００ｎｍのＡｌＮである。第２下地層６２は、厚さが２５０ｎｍのＡｌＧａＮ層である。第３下地層６３は、厚さが３００ｎｍのｉ−ＧａＮ層（ノンドープＧａＮ層）である。第４下地層６４は、厚さが１８ｎｍのＡｌＮ層６５と、厚さが６０ｎｍのＡｌＧａＮ層６７と、厚さが２４０ｎｍのＧａＮ層と、の積層膜が、４周期積層された構成を有する。低不純物層１１は、厚さが１０００ｎｍのｉ−ＧａＮ層である。第１半導体層１０は、厚さが１０００ｎｍのｎ形ＧａＮ層である。多層構造体４０においては、第１層４１は、厚さが２．７ｎｍのＧａＮであり、第２層４２は、厚さが１．０ｎｍのＩｎＧａＮ層であり、第１層４１と第２層４２との積層数は３０である。発光層３０においては、障壁層３１は厚さ５ｎｍのＧａＮ層であり、井戸層３２は、厚さが３．３ｎｍのＩｎ０．１５Ｇａ０．８５Ｎ層である。障壁層３１の数は９であり、井戸層３２の数は８である。第３ｐ形層２３は、厚さが５ｎｍのｐ形ＡｌＧａＮ層である。第２ｐ形層２２は、厚さが８０ｎｍで不純物濃度が２×１０１９／ｃｍ３のｐ形ＧａＮ層である。第１ｐ形層２１は、厚さが５ｎｍで不純物濃度が２×１０２１／ｃｍ３のｐ形ＧａＮ層である。第２半導体層２０の厚さは、約１００ｎｍである。
【００４６】
第１試料Ｓ０１の作製条件は以下である。結晶成長には、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法を用いる。シリコン基板５０上に、１２２０℃でＡｌＮ層（第１下地層６１）を成長させ、１１９０℃でＡｌＧａＮ層（第２下地層６２）を成長させ、１２５０℃でｉ−ＧａＮ層（第３下地層６３）を成長させる。さらに、第４下地層６４として、ＡｌＮ層６５、ＡｌＧａＮ層６６及びＧａＮ層６７を４周期繰り返して成長させる。さらに、１２５０℃で、ｉ−ＧａＮ層（低不純物層１１）を成長させる。このとき、III族元素の量に対するＶ族元素の量の比率（Ｖ／III比）は、１９４９とする。さらに、Ｓｉをドープしたｎ形ＧａＮ層（第１半導体層１０）を成長させる。さらに、発光層３０及び第２半導体層２０を成長させる。これにより、第１試料Ｓ０１が形成される。
【００４７】
第２試料Ｓ０２においては、障壁層３１の厚さが１０ｎｍである。これ以外の構成及び作製条件は、第１試料Ｓ０１と同じである。
【００４８】
第３試料Ｓ０３においては、障壁層３１の数が７であり、井戸層３２の数が６である。これ以外の構成及び作製条件は、第１試料Ｓ０１と同じである。
【００４９】
第４試料Ｓ０４においては、障壁層３１の厚さが１０ｎｍである。そして、低不純物層１１の成長において、Ｖ／III比が４９０の第１段階と、第１段階の後のＶ／III比が１９４９の第２段階と、の２段階成長が用いられる。これ以外の構成及び作製条比件は、第１試料Ｓ０１と同じである。
【００５０】
第５試料Ｓ０５においては、低不純物層１１と第１半導体層１０との間に、厚さ１８ｎｍの低温成長ＡｌＮ層が設けられる。これ以外の構成及び作製条件は、第４試料Ｓ０４と同じである。すなわち、障壁層３１の厚さが１０ｎｍであり、低不純物層１１の形成に２段階成長が適用される。
【００５１】
第６試料Ｓ０６においては、障壁層３１の厚さが５ｎｍである。これ以外の構成及び作製条件は、第５試料Ｓ０５と同じである。すなわち、低不純物層１１と第１半導体層１０との間に、厚さ１８ｎｍの低温成長ＡｌＮ層が設けられ、低不純物層１１の形成に２段階成長が適用される。
【００５２】
第７試料Ｓ０７においては、第４下地層６４は、厚さが１８ｎｍのＡｌＮ層６５と、厚さが２４０ｎｍのＧａＮ層と、の積層膜が、４周期積層された構成を有する。そして、低不純物層１１の厚さが５００ｎｍである。これ以外の構成及び作製条件は、第１試料Ｓ０１と同じである。
【００５３】
第８試料Ｓ０８においては、第２下地層６２（ＡｌＧａＮ層）の厚さが１５０ｎｍであり、第３下地層６３（ｉ−ＧａＮ層）の厚さが４５０ｎｍである。そして、第４下地層６４は、厚さが１８ｎｍのＡｌＮ層６５と、厚さが２４０ｎｍのＧａＮ層と、の積層膜が、４周期積層された構成を有する。低不純物層１１の厚さは、３００ｎｍである。低不純物層１１の成長において、Ｖ／III比が３９８７である。そして、障壁層３１の厚さが１０ｎｍであり、障壁層３１の数が５であり、井戸層３２の数が４である。これ以外の構成及び作製条件は、第１試料Ｓ０１と同じである。
【００５４】
第９試料Ｓ０９においては、第３下地層６３（ｉ−ＧａＮ層）の厚さが３００ｎｍである。低不純物層１１の成長において、Ｖ／III比が３８９７である。これ以外の構成及び作製条件は、第８試料Ｓ０８と同じである。
【００５５】
図８は、半導体発光素子の特性を例示するグラフ図である。
図８は、第１試料Ｓ０１〜第９試料Ｓ０９の評価結果を示している。横軸は、第１半導体層１０と発光層３０との間の格子不整合率ＬＭ１（％）である。縦軸は、第１半導体層１０における刃状転位密度ＥＤＤ（×１０９／ｃｍ２）である。
【００５６】
図８から分かるように、第１試料Ｓ０１〜第６試料Ｓ０６においては、格子不整合率ＬＭ１が小さい。これらの試料においては、格子不整合率ＬＭ１は、０．１１％以下である。特に第１試料Ｓ０１及び第２試料Ｓ０２においては、格子不整合率ＬＭ１は、０．０５％以下である。一方、第７試料Ｓ０７〜第９試料Ｓ０９においては、格子不整合率ＬＭ１は、約０．１５％と大きい。
【００５７】
第１試料Ｓ０１〜第６試料Ｓ０６においては、刃状転位密度ＥＤＤは、５×１０９／ｃｍ２以下である。一方、第７試料Ｓ０７〜第９試料Ｓ０９においては、刃状転位密度ＥＤＤは、５×１０９／ｃｍ２よりも大きい。第１試料Ｓ０１の刃状転位密度ＥＤＤは、１．８６×１０９／ｃｍ２である。第２試料Ｓ０２の刃状転位密度ＥＤＤは、３．３７×１０９／ｃｍ２である。第３試料Ｓ０３の刃状転位密度ＥＤＤは、３．２４×１０９／ｃｍ２である。第４試料Ｓ０４の刃状転位密度ＥＤＤは、３．３８×１０９／ｃｍ２である。第５試料Ｓ０５の刃状転位密度ＥＤＤは、３．２８×１０９／ｃｍ２である。第６試料Ｓ０６の刃状転位密度ＥＤＤは、３．３８×１０９／ｃｍ２である。第７試料Ｓ０７の刃状転位密度ＥＤＤは、９．９３×１０９／ｃｍ２である。第８試料Ｓ０８の刃状転位密度ＥＤＤは、２．７１×１０１０／ｃｍ２である。第９試料Ｓ０９の刃状転位密度ＥＤＤは、４．６９×１０１０／ｃｍ２である。
【００５８】
図９は、半導体発光素子の特性を例示するグラフ図である。
図９は、上記の第１〜第９試料Ｓ０１〜Ｓ０９を含む半導体発光素子の試料の光出力の測定結果を示している。横軸は、格子不整合率ＬＭ１である。縦軸は、光出力ＯＰ（ミリワット：ｍＷ）である。
図９から分かるように、格子不整合率ＬＭ１が小さいと光出力ＯＰが大きくなる。例えば、格子不整合率ＬＭ１が約０．１５％と大きい試料においては、光出力ＯＰは、０．１ｍＷ〜０．５ｍＷである。格子不整合率ＬＭ１が約０．１１％の試料においては、光出力ＯＰは、１ｍＷ〜２ｍＷである。格子不整合率ＬＭ１が約０．０５％の試料においては、光出力ＯＰは、３．２ｍＷ〜７．１ｍＷである。
【００５９】
第１半導体層１０における刃状転位密度が５×１０９／ｃｍ２以下で、第１半導体層１０と発光層３０との間のａ軸方向の格子不整合率ＬＭ１が、０．１１％以下である試料において、高い光出力ＯＰが得られる。
【００６０】
実施形態に係る半導体発光素子１１１においては、シリコン基板５０の上に第１半導体層１０（ＧａＮ層）が形成される。シリコンとＧａＮとの熱膨張係数の差により、第１半導体層１０には、引っ張り応力が印加される。
【００６１】
図１０は、半導体発光素子の特性を例示するグラフ図である。
図１０には、例として、第１試料Ｓ０１、第７試料Ｓ０７、第９試料Ｓ０９、及び、以下に説明する第１０試料Ｓ１０の、第１半導体層１０のａ軸方向の格子長Ｗ１（ＧａＮの格子長）の測定結果を示している。格子長Ｗ１は、ラマン分光測定から求めている。第１０試料Ｓ１０においては、シリコン基板５０の上に、厚さが３０ｎｍの第１下地層６１（ＡｌＮ層）、厚さが４０ｎｍの第２下地層６２（ＡｌＧａＮ層）、厚さが３００ｎｍの第３下地層６３（ＧａＮ層）が設けられている。そして、第３下地層６３の上に、厚さが１２ｎｍの低温成長ＡｌＮが設けられ、その上に、第１半導体層１０（厚さが２μｍのｎ形ＧａＮ層）が設けられている。図１０の縦軸は、第１半導体層１０のａ軸方向の格子長Ｗ１である。第１半導体層１０のＧａＮのａ軸方向の格子定数（歪が加えられていない状態の格子長）は、０．３１８９１ｎｍである。
【００６２】
図１０に表したように、第１試料Ｓ０１における格子長Ｗ１は、０．３１９１７である。第７試料Ｓ０７における格子長Ｗ１は、０．３１９１３である。第９試料Ｓ０９における格子長Ｗ１は、０．３１９４５である。第１０試料Ｓ１０における格子長Ｗ１は、０．３１９８２である。このように、シリコン基板５０の上に形成された第１半導体層１０（ＧａＮ層）においては、格子長Ｗ１が、格子定数よりも大きい。例えば、格子長Ｗ１が、０．３１９１３ｎｍのときは、第１半導体層１０のＧａＮの格子長Ｗ１は、約０．０７％程度拡大される。このように、第１半導体層１０には、引っ張り応力が印加されている。
【００６３】
発光層３０の格子定数（平均の格子長）を、平均Ｉｎ組成比αを有するＩｎαＧａ１−αＮ層の格子定数とする。例えば、障壁層３１が、厚さが５ｎｍのＧａＮ層で、井戸層３２が、厚さが３ｎｍのＩｎ０．１５Ｇａ０．８５Ｎ層で、障壁層３１の数が９で、井戸層３２の数が８である場合には、平均Ｉｎ組成比αは、０．０５２２となる。このときの発光層３０のａ軸方向の格子定数は、０．３２０９４である。
【００６４】
従って、第１半導体層１０に引っ張り応力が印加され、格子長Ｗ１が０．３１９１３ｎｍのとき、第１半導体層１０と発光層３０との間の格子のミスマッチは約０．５６％となる。
【００６５】
一方、サファイア基板の上に形成した第１半導体層１０においては、第１半導体層１０（ＧａＮ層）には圧縮応力が印加される。例えば、サファイア基板の上に、低温成長ＧａＮバッファ層を形成し、その上に低不純物層１１（ｉ−ＧａＮ層）を形成し、その上に第１半導体層１０（ｎ形ＧａＮ層）、多層構造体４０、発光層３０及び第２半導体層２０をこの順で形成したときの第１半導体層１０のａ軸方向の格子長Ｗ１は、０．３１８１１ｎｍである。すなわち、第１半導体層１０のＧａＮの格子長Ｗ１が０．２５％程度圧縮される。この第１半導体層１０と発光層３０との間の格子のミスマッチは、０．８９％となる。
【００６６】
上記のように、本実施形態に係る半導体発光素子１１１においては、第１半導体層１０に引っ張り歪が加えられ、第１半導体層１０のａ軸方向の格子長Ｗ１が拡大しているため、第１半導体層１０と発光層３０との間の格子のミスマッチが、サファイア基板を用いた場合よりも小さくなる。
【００６７】
図１０に示したように、第１試料Ｓ０１の第１半導体層１０の格子長Ｗ１は小さく、第９試料Ｓ０９の第１半導体層１０の格子長Ｗ１が大きい。このため、第１試料Ｓ０１よりも、第９試料Ｓ０９の方が発光層３０との格子不整合が小さくなると予想される。しかしながら、図８に示したように、実際の実験結果においては、第１試料Ｓ０１の格子不整合率ＬＭ１は小さく（０．０５％）、第９試料Ｓ０９の格子不整合率ＬＭ１は大きい（０．１５％）。
【００６８】
このことから、第１半導体層１０に引っ張り歪が加えられ、第１半導体層１０のａ軸方向の格子長Ｗ１が拡大するだけでは、格子不整合率ＬＭ１は小さくすることが困難であり、この状態において、転位密度（刃状転位密度ＥＤＤ）を低くすることで、発光層３０における臨界膜厚を貫通転位が存在しない場合の臨界膜厚に近づけることができ、格子不整合が抑制されると考えられる。これにより、光出力ＯＰが向上できる。
このように、実施形態によれば、欠陥を抑制した高効率の半導体発光素子が提供できる。
【００６９】
図１１は、半導体発光素子の特性を例示するグラフ図である。
図１１は、結晶の格子不整合と臨界膜厚との関係を概念的に示す図である。横軸は格子不整合ＬＭ０であり、図１１中の左側では格子不整合ＬＭ０が小さく、右側では格子不整合ＬＭ０が大きい。図１１において、左側から右側に向かうほど、発光層３０におけるＩｎ組成比が上昇することに対応する。縦軸は臨界膜厚ｃｔであり、図１１中の下側では臨界膜厚ｃｔが薄く、上側では臨界膜厚ｃｔが厚い。図１１には、欠陥のない場合の特性ｐ０と、貫通転位がある場合の特性ｐ１と、がモデル的に図示されている。
【００７０】
図１１に表したように、格子不整合が大きくなると、臨界膜厚ｃｔが小さくなる。そして、欠陥のない場合（特性ｐ０）に比べて、貫通転位が存在する場合（特性ｐ１）には、特性の曲線がグラフ中で下側へ（左側へ）シフトすると考えられる。すなわち、同じ格子不整合ＬＭ０の値において、転位密度が増大すると、欠陥のないとき（特性ｐ０）よりも臨界膜厚ｃｔが薄くなる。換言すれば、転位密度をある程度以下に設定できれば、臨界膜厚ｃｔを貫通転位が存在しない場合の臨界膜厚に近づけることができる。
【００７１】
すなわち、図８に表したように、第１半導体層１０に引っ張り歪が加えられ、第１半導体層１０のａ軸方向の格子長Ｗ１を拡大させた状態で、第１半導体層１０における刃状転位密度ＥＤＤを５×１０９／ｃｍ２以下に制御することで、第１半導体層１０と発光層３０との間のａ軸方向の格子不整合率ＬＭ１が、０．１１％以下にすることができる。これにより、高い光出力ＯＰが得られる。
【００７２】
長い波長の光を放出させるためには、井戸層３２のＩｎ組成比を高くする。このため、短い波長の場合よりも、長い波長の場合の方が、第１半導体層１０（ＧａＮ層）と、発光層３０と、の間の格子不整合が大きくなる。例えば、発光のピーク波長が４４０ｎｍ以上の場合には、発光層３０の平均Ｉｎ組成比αは０．０５（すなわち５％）以上となる。本実施形態においては、第１半導体層１０に引っ張り歪が加えられ、第１半導体層１０における刃状転位密度ＥＤＤを５×１０９／ｃｍ２以下に制御することで、発光層３０の平均Ｉｎ組成比αが０．０５以上の場合においても、第１半導体層１０と発光層３０との間のａ軸方向の格子不整合率ＬＭ１を０．１１％以下にすることができる。
【００７３】
このように、４４０ｎｍ以上の光を放出する場合においても、欠陥を抑制した高効率の半導体発光素子が提供できる。
【００７４】
実施形態において、例えば、バッファ層６０の構成を工夫することで刃状転位密度ＥＤＤを低くできる。例えば、第４下地層６４において、ＡｌＮ層６５とＧａＮ層６６との間にＡｌＧａＮ層６７を挿入することで、刃状転位密度ＥＤＤを低くすることができる。また、発光層３０の下地結晶層として用いられるＧａＮ層の成長条件を工夫することで刃状転位密度ＥＤＤを低くできる。例えば、ＮＨ３ガスの流量を、小さくする（例えば２０ｌ／ｍ（liter/minute)から１０ｌ／ｍにする）ことで、刃状転位密度ＥＤＤを低くできる。また、低不純物層１１の厚さを厚くすることで刃状転位密度ＥＤＤを低くできる。
【００７５】
なお、サファイア基板の上に半導体発光素子を形成する場合は、第１半導体層１０に圧縮歪が印加され、このため、第１半導体層１０と発光層３０との間の格子不整合ＬＭ０が大きい。この大きな格子不整合ＬＭ０を、多層構造体４０を導入することで緩和させる試みが行われる。
【００７６】
本実施形態においては、第１半導体層１０に引っ張り歪が加えられるため、第１半導体層１０と発光層３０との間の格子不整合ＬＭ０が小さい。このため、多層構造体４０は省略できる。
【００７７】
上記においては、格子不整合に関する特性値として、第２式による格子不整合率ＬＭ１を用いた場合について説明したが、以下の特性値を用いることができる。
【００７８】
例えば、以下の第３式で表される第１規格化格子不整合率ＬＭ２（％）を用いることができる。
ＬＭ２＝ＬＭ１／{（ＷＬＥａ−Ｗ１ａ）／Ｗ１ａ} ×１００（％） …（３）
ここで、Ｗ１ａは、第１半導体層１０のａ軸方向の格子定数（歪が加えられていない状態の格子長）である。ＷＬＥａは、発光層３０のａ軸方向の格子定数（歪が加えられていない状態の格子長）である。発光層３０のａ軸方向の格子定数ＷＬＥａは、発光層３０の平均Ｉｎ組成比αのＩｎαＧａ１−αＮの格子定数である。
【００７９】
また、以下の第４式で表される第２規格化格子不整合率ＬＭ３（％）を用いることができる。
ＬＭ３＝ＬＭ２／ｔＬＥ ×１００（％） …（４）
ｔＬＥは、発光層３０の厚さである。
【００８０】
図１２は、半導体発光素子の特性を例示するグラフ図である。
図１２は、第１〜第８試料Ｓ０１〜Ｓ０８に関し、第１規格化格子不整合率ＬＭ２と刃状転位密度ＥＤＤとの関係を示している。図１２から分かるように、刃状転位密度ＥＤＤを５×１０９／ｃｍ２以下に制御することで、発光層３０の平均Ｉｎ組成比αが０．０５以上の場合においても、第１規格化格子不整合率ＬＭ２を０．１７％以下にすることができる。
【００８１】
図１３は、半導体発光素子の特性を例示するグラフ図である。
図１３は、第１〜第８試料Ｓ０１〜Ｓ０８に関し、第２規格化格子不整合率ＬＭ３と刃状転位密度ＥＤＤとの関係を示している。図１３から分かるように、刃状転位密度ＥＤＤを５×１０９／ｃｍ２以下に制御することで、発光層３０の平均Ｉｎ組成比αが０．０５以上の場合においても、第２規格化格子不整合率ＬＭ３を０．００２２％以下にすることができる。
【００８２】
図１４は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図１４に表したように、本実施形態に係る別の半導体発光素子１２０においては、第１半導体層１０の一部の上に発光層３０が設けられ、発光層３０の上に第２半導体層２０が設けられている。第１半導体層１０の上に第１電極７１が設けられ、第２半導体層２０の上に第２電極７２が設けられている。半導体発光素子１２０は、例えば、フリップチップ型の半導体発光素子である。
【００８３】
図１５は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図１５に表したように、本実施形態に係る別の半導体発光素子１２１においては、結晶成長に用いられたシリコン基板５０が、結晶成長の後に除去されている。そして、支持基板７５が設けられている。支持基板７５には、例えばシリコン基板が用いられる。支持基板７５は導電性を有することができる。第１半導体層１０の上に第１電極７１が設けられ、第２半導体層２０に接して第２電極７２が設けられている。第２電極７２と支持基板７５との間に第１接合層７３が設けられ、第１接合層７３と支持基板７５との間に第２接合層７４が設けられている。半導体発光素子１２１は、例えばThin Film型の半導体発光素子である。
【００８４】
半導体発光素子１２０及び１２１においても、第１半導体層１０には、引っ張り歪が印加されており、第１半導体層１０における刃状転位密度ＥＤＤは、５×１０９／ｃｍ２以下であり、第１半導体層１０と発光層３０との間の格子不整合率ＬＭ１は、０．１１％以下である。半導体発光素子１２０及び１２１においても、欠陥を抑制した高効率の半導体発光素子が提供できる。
【００８５】
（第２の実施形態）
図１６は、第２の実施形態に係る半導体ウェーハの構成を例示する模式的断面図である。
図１６に表したように、本実施形態に係る半導体ウェーハ２１０は、シリコン基板５０と、シリコン基板５０の上に設けられたバッファ層６０と、バッファ層６０の上に設けられ第１導電形の第１半導体層１０と、第１半導体層１０の上に設けられ、４４０ｎｍ以上のピーク波長の光を放出する発光層３０と、発光層３０の上に設けられ第２導電形の第２半導体層２０と、を含む。発光層３０の平均Ｉｎ組成比は、例えば、０．０５以上である。第１半導体層１０には、引っ張り歪が印加されている。第１半導体層１０における刃状転位密度ＥＤＤは、５×１０９／ｃｍ２以下である。第１半導体層１０と発光層３０との間の格子不整合率ＬＭ１は、０．１１％以下である。
これにより、欠陥を抑制した高効率の半導体ウェーハが提供できる。
【００８６】
図１７は、第２の実施形態に係る別の半導体ウェーハの構成を例示する模式的断面図である。
図１７は、半導体発光素子の具体例を示している。図１７に表したように、本実施形態に係る半導体ウェーハ２１１において、バッファ層６０は、シリコン基板５０と第１半導体層１０との間に設けられＡｌＮを含む第１下地層６１と、第１下地層６１と第１半導体層１０との間に設けられＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦１）を含む第２下地層６２と、第２下地層６２と第１半導体層１０との間に設けられＧａＮを含む第３下地層６３と、第３下地層６３と第１半導体層１０との間に設けられた第４下地層６４と、含む。
【００８７】
図５に関して説明したように、第４下地層６４は、交互に積層された、複数のＡｌＮ層６５と、複数のＧａＮ層６６と、を含む。また、図６に関して説明したように、第４下地層６４は、複数のＧａＮ層６５のそれぞれと、それぞれのＧａＮ層６５のシリコン基板５０側のＡｌＮ層６６と、の間に設けられたＡｌＧａＮ層６７をさらに含むことができる。なお、この例では多層構造体４０が設けられているが、多層構造体４０は省略しても良い。
【００８８】
実施形態において、半導体層の成長には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法(ＨＶＰＥ)法などを用いることができる。
【００８９】
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。Ｓｉの原料としては、ＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）などを用いることができる。
【００９０】
実施形態によれば、欠陥を抑制した高効率の半導体発光素子及び半導体ウェーハが提供される。
【００９１】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【００９２】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子及びウェーハに含まれる、第１半導体層、第２半導体層、発光層、井戸層、障壁層、下地層、バッファ層、低不純物層、電極、支持基板及び接合層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００９３】
その他、本発明の実施の形態として上述した半導体発光素子及び半導体ウェーハを基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及び半導体ウェーハも、本発明の要旨を包含する限り、本発明の範囲に属する。
【００９４】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００９５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９６】
１０…第１半導体層、 １１…低不純物層、 １５…積層体、 ２０…第２半導体層、 ２１〜２３…第１〜第３ｐ形層、 ３０…発光層、 ３１…障壁層、 ３２…井戸層、 ４０…多層構造体、 ４１…第１層、 ４２…第２層、 ５０…シリコン基板、 ６０…バッファ層、 ６１〜６３…第１〜第３下地層、 ６４、６４ａ、６４ｂ…第４下地層、 ６５…ＡｌＮ層、 ６６…ＧａＮ層、 ６７…ＡｌＧａＮ層、 ７１…第１電極、 ７２…第２電極、 ７３…第１接合層、 ７４…第２接合層、 ７５…支持基板、 １１０、１１１、１２０、１２１…半導体発光素子、 ２１０、２１１…半導体ウェーハ、 ＢＬ…障壁層、 ｃｔ…臨界膜厚、 ＥＤＤ…刃状転位密度、 Ｉｎｔ…強度、 Ｋ…波数、 ＬＭ０…格子不整合、 ＬＭ１…格子不整合率、 ＬＭ２…第１規格化格子不整合率、 ＬＭ３…第２規格化格子不整合率、 ＯＰ…光出力、 Ｓ０１〜Ｓ１０…第１〜第１０試料、 ＳＰ１〜ＳＰ３…試料、 ＷＬ…井戸層、 ｐ０、ｐ１…特性、 ｔＬＥ…発光層厚
【特許請求の範囲】
【請求項１】
第１導電形の第１半導体層と、
第２導電形の第２半導体層と、
前記第１半導体層と前記第２半導体層との間に設けられ、４４０ナノメートル以上のピーク波長の光を放出する発光層と、
を備え、
前記第１半導体層には、引っ張り歪が印加されており、
前記第１半導体層における刃状転位密度は、５×１０９／ｃｍ２以下であり、
前記第１半導体層と前記発光層との間の格子不整合率は、０．１１パーセント以下である半導体発光素子。
【請求項２】
前記第１半導体層の前記第２半導体層とは反対側に設けられたシリコン基板と、
前記シリコン基板と第１半導体層との間に設けられ窒化物半導体を含むバッファ層と、
をさらに備えた請求項１記載の半導体発光素子。
【請求項３】
前記バッファ層は、
前記シリコン基板と前記第１半導体層との間に設けられＡｌＮを含む第１下地層と、
前記第１下地層と前記第１半導体層との間に設けられＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦１）を含む第２下地層と、
前記第２下地層と前記第１半導体層との間に設けられＧａＮを含む第３下地層と、
前記第３下地層と前記第１半導体層との間に設けられ、交互に積層された、複数のＡｌＮ層と、複数のＧａＮ層と、を含む第４下地層と、
を含むことを特徴とする請求項２記載の半導体発光素子。
【請求項４】
前記第４下地層は、前記複数のＧａＮ層のそれぞれと、前記それぞれのＧａＮ層の前記シリコン基板側の前記ＡｌＮ層と、の間に設けられたＡｌＧａＮ層をさらに含む請求項３記載の半導体発光素子。
【請求項５】
前記発光層の平均Ｉｎ組成比は、０．０５以上である請求項１〜４のいずれか１つに記載の半導体発光素子。
【請求項６】
シリコン基板と、
前記シリコン基板の上に設けられたバッファ層と、
前記バッファ層の上に設けられ第１導電形の第１半導体層と、
前記第１半導体層の上に設けられ、４４０ナノメートル以上のピーク波長の光を放出する発光層と、
前記発光層の上に設けられ第２導電形の第２半導体層と、
を備え、
前記第１半導体層には、引っ張り歪が印加されており、
前記第１半導体層における刃状転位密度は、５×１０９／ｃｍ２以下であり、
前記第１半導体層と前記発光層との間の格子不整合率は、０．１１パーセント以下である半導体ウェーハ。
【請求項１】
第１導電形の第１半導体層と、
第２導電形の第２半導体層と、
前記第１半導体層と前記第２半導体層との間に設けられ、４４０ナノメートル以上のピーク波長の光を放出する発光層と、
を備え、
前記第１半導体層には、引っ張り歪が印加されており、
前記第１半導体層における刃状転位密度は、５×１０９／ｃｍ２以下であり、
前記第１半導体層と前記発光層との間の格子不整合率は、０．１１パーセント以下である半導体発光素子。
【請求項２】
前記第１半導体層の前記第２半導体層とは反対側に設けられたシリコン基板と、
前記シリコン基板と第１半導体層との間に設けられ窒化物半導体を含むバッファ層と、
をさらに備えた請求項１記載の半導体発光素子。
【請求項３】
前記バッファ層は、
前記シリコン基板と前記第１半導体層との間に設けられＡｌＮを含む第１下地層と、
前記第１下地層と前記第１半導体層との間に設けられＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦１）を含む第２下地層と、
前記第２下地層と前記第１半導体層との間に設けられＧａＮを含む第３下地層と、
前記第３下地層と前記第１半導体層との間に設けられ、交互に積層された、複数のＡｌＮ層と、複数のＧａＮ層と、を含む第４下地層と、
を含むことを特徴とする請求項２記載の半導体発光素子。
【請求項４】
前記第４下地層は、前記複数のＧａＮ層のそれぞれと、前記それぞれのＧａＮ層の前記シリコン基板側の前記ＡｌＮ層と、の間に設けられたＡｌＧａＮ層をさらに含む請求項３記載の半導体発光素子。
【請求項５】
前記発光層の平均Ｉｎ組成比は、０．０５以上である請求項１〜４のいずれか１つに記載の半導体発光素子。
【請求項６】
シリコン基板と、
前記シリコン基板の上に設けられたバッファ層と、
前記バッファ層の上に設けられ第１導電形の第１半導体層と、
前記第１半導体層の上に設けられ、４４０ナノメートル以上のピーク波長の光を放出する発光層と、
前記発光層の上に設けられ第２導電形の第２半導体層と、
を備え、
前記第１半導体層には、引っ張り歪が印加されており、
前記第１半導体層における刃状転位密度は、５×１０９／ｃｍ２以下であり、
前記第１半導体層と前記発光層との間の格子不整合率は、０．１１パーセント以下である半導体ウェーハ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１３−８４８２０（Ｐ２０１３−８４８２０Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１１−２２４３６８（Ｐ２０１１−２２４３６８）
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【特許番号】特許第５１７５９６７号（Ｐ５１７５９６７）
【特許公報発行日】平成２５年４月３日（２０１３．４．３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【特許番号】特許第５１７５９６７号（Ｐ５１７５９６７）
【特許公報発行日】平成２５年４月３日（２０１３．４．３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]