半導体発光素子
【課題】簡易な構成により特性低下を防止することができる半導体発光素子を提供すること。
【解決手段】ｎ型クラッド層１０３はｎ型基板１０１の上方に形成される。活性層１０５はｎ型クラッド層１０３の上方に形成される。ｐ側光閉じ込め層１０７は活性層１０５の上方に形成される。電流ブロック層１０８はｐ側光閉じ込め層１０７の上方に、開口部１０９を介して対向する一対の帯状に形成される。ｐ型クラッド層１１０は電流ブロック層１０８及びｐ側光閉じ込め層１０７の上に形成される。ｐ型コンタクト層１１１はｐ型クラッド層１１０の上方に形成される。ｐ型コンタクト層１１１から活性層１０５を貫通する一対の溝部１３０に挟まれ、メサ部１２０が形成される。電流ブロック層１０８及び開口部１０９はメサ部１２０の内部に含まれる。電流ブロック層１０８の開口部１０９と反対側の端部とメサ部１２０の側壁とは、所定値以上離隔している。
【解決手段】ｎ型クラッド層１０３はｎ型基板１０１の上方に形成される。活性層１０５はｎ型クラッド層１０３の上方に形成される。ｐ側光閉じ込め層１０７は活性層１０５の上方に形成される。電流ブロック層１０８はｐ側光閉じ込め層１０７の上方に、開口部１０９を介して対向する一対の帯状に形成される。ｐ型クラッド層１１０は電流ブロック層１０８及びｐ側光閉じ込め層１０７の上に形成される。ｐ型コンタクト層１１１はｐ型クラッド層１１０の上方に形成される。ｐ型コンタクト層１１１から活性層１０５を貫通する一対の溝部１３０に挟まれ、メサ部１２０が形成される。電流ブロック層１０８及び開口部１０９はメサ部１２０の内部に含まれる。電流ブロック層１０８の開口部１０９と反対側の端部とメサ部１２０の側壁とは、所定値以上離隔している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体発光素子に関し、特に特性悪化を抑制する半導体発光素子に関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ：Light Emitting Diode）や半導体レーザーダイオード（ＬＤ：Laser Diode）などの半導体発光素子は、様々な機器に組み込まれ、利用されている。近年では、優れた特性を有する窒化物半導体発光素子の利用が進展している。このような窒化物半導体発光素子の一つとして、ＡｌＮからなる電流ブロック層を有するインナーストライプ型の窒化物半導体レーザーダイオードが提案されている（特許文献１）。
【０００３】
以下で、特許文献１にかかるインナーストライプ型の窒化物半導体レーザーダイオードである半導体レーザ３００について説明する。図７は、特許文献１にかかるインナーストライプ型の窒化物半導体レーザーダイオードである半導体レーザ３００の構成を模式的に示す断面図である。
【０００４】
半導体レーザ３００は、ｎ型ＧａＮ基板３０１上に、Ｓｉドープｎ型ＧａＮ層３０２（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ１μｍ）、ｎ型クラッド層３０３、ｎ型光閉じ込め層３０４、３周期多重量子井戸（ＭＱＷ）層３０５、キャップ層３０６及びｐ型ＧａＮガイド層３０７が積層している。ｎ型クラッド層３０３は、Ｓｉドープｎ型Ａｌ０．１Ｇａ０．９Ｎ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ２μｍ）からなる。ｎ型光閉じ込め層３０４は、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ０．１μｍ）からなる。３周期多重量子井戸（ＭＱＷ）層３０５は、Ｉｎ０．１５Ｇａ０．８５Ｎ（厚さ３ｎｍ）井戸層とＳｉドープＩｎ０．０１Ｇａ０．９９Ｎ（Ｓｉ濃度１×１０１８ｃｍ−３、厚さ４ｎｍ）バリア層とからなる。キャップ層３０６は、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎからなる。ｐ型ＧａＮガイド層３０７は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）からなる。
【０００５】
ｐ型ＧａＮガイド層３０７の上には、電流狭窄層３０８、ｐ型クラッド層３０９及びコンタクト層３１０が積層している。電流狭窄層３０８は、上述の電流ブロック層に相当する。ｐ型クラッド層３０９は、Ｍｇドープｐ型Ａｌ０．１Ｇａ０．９Ｎ（Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．５μｍ）からなる。コンタクト層３１０は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０２０ｃｍ−３、厚さ０．０２μｍ）からなる。また、コンタクト層３１０の上面にｐ型電極３１１が設けられ、ｎ型ＧａＮ基板３０１の下面にｎ型電極３１２が設けられている。
【０００６】
電流狭窄層３０８は開口部３０８ａを有する。ｐ型ＧａＮガイド層３０７とｐ型クラッド層３０９とは、開口部３０８ａを介して接している。半導体レーザ３００では、開口部３０８ａの幅に比べて、ｐ型電極３１１とコンタクト層３１０と間のコンタクト幅を広くとることができる。よって、横モードの制御のため、開口部３０８ａを１〜２ｕｍ程度の狭い幅としなければならない場合でも、低いコンタクト抵抗が得られる。その結果、低い素子抵抗を有する半導体レーザを実現できる。
【０００７】
開口部３０８ａは、低温で成長したＡｌＮ層である電流狭窄層３０８をウェットエッチングすることにより形成される。そのため、開口部３０８ａを形成する際のダメージや不純物汚染の影響が少ないという利点がある。従って、半導体レーザ３００は、低電圧動作の高出力半導体レーザとして期待される。
【０００８】
また、窒化物半導体素子の素子分離を容易にする手法が提案されている（特許文献２）。この手法では、窒化物半導体が形成された半導体ウエハに溝部を形成した後、その溝部内にレーザスクライバーによりブレイクラインを形成し、このブレイクラインに沿って窒化物半導体素子に分割する。なお、関連する技術が、特許文献３、４に開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−７８２１５号公報
【特許文献２】特開２００８−１３５７８５号公報
【特許文献３】特開２００１−６８７８６号公報
【特許文献４】特開平７−２２６９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、発明者は、上述の技術により低電圧動作の高出力半導体レーザを実現するには、以下に述べる問題が有ることを見出した。一見すると、特許文献１及び２に記載の技術によれば、低電圧動作の高出力半導体レーザを安定して作製し得ると考えられる。ところが、実際に、低温にて成長したＡｌＮ層を電流ブロック層として用いたインナーストライプ型の半導体レーザが形成されたウエハ上で、エッチングにより溝部を形成して分割を行った場合、溝部を形成しない場合と比較して特性のバラつきが見られた。すなわち、溝部を形成した場合、半導体レーザの発振閾値や信頼性などが悪化する傾向が確認された。
【００１１】
そこで、特性悪化が見られた半導体レーザ素子について、カソードルミネッセンス（ＣＬ：Cathodoluminescence）評価を行った。その結果、溝部の側壁において、欠陥の発生が確認された。また、溝部の側壁から導波路部（開口部３０８ａ）の活性層領域にまで伸長した欠陥も確認された。
【００１２】
このような欠陥発生の原因について鋭意検討を進めた結果、以下の発生メカニズムを見出した。すなわち、電流ブロック層に用いられるＡｌＮ層は、下地層の結晶（例えばＧａＮ）と比較して、約４％の大きな格子不整合を有する。そのため、ＡｌＮ層と下地層との間に応力が集中し、応力集中領域が発生すると考えられる。溝部形成のため、応力集中領域を含む層にエッチングを行った場合、エッチングによる物理的ダメージをきっかけとして応力集中領域に欠陥が発生すると考えられる。発生した欠陥は、導波路部（開口部３０８ａ）の活性層領域へ伸長する。導波路部（開口部３０８ａ）の活性層領域に欠陥が導入された結果、ＬＤ特性の悪化が発生すると考えられる。
【課題を解決するための手段】
【００１３】
本発明の一態様である半導体発光素子は、第１導電型の基板の上方に形成された第１のクラッド層と、前記第１のクラッド層の上方に形成された活性層と、前記活性層の上方に形成され、前記第１導電型とは異なる第２導電型の光閉じ込め層と、前記光閉じ込め層の上方に、第１の方向に延在する開口部を介して対向する一対の帯状に形成された電流ブロック層と、前記電流ブロック層及び前記電流ブロック層が形成されていないために露出した前記光閉じ込め層の上に形成された前記第２導電型の第２のクラッド層と、前記第２のクラッド層の上方に形成された前記第２導電型のコンタクト層と、を備え、前記コンタクト層から少なくとも前記活性層を貫通し、前記第１の方向に延在する一対の溝部に挟まれることによりメサ部が形成され、前記電流ブロック層及び前記開口部が前記メサ部の内部に含まれ、前記電流ブロック層の前記開口部と反対側の端部と前記メサ部の側壁とが、前記光閉じ込め層の上面において前記第１の方向と直交する第２の方向に、所定値以上離隔しているものである。上述の半導体発光素子では、前記溝部の形成時にメサ部側壁に物理的ダメージが加わる。しかし、電流ブロック層と下地層との間に応力が集中することで生じる応力集中領域とメサ部側壁とが所定値以上離隔しているので、欠陥の発生を抑制することが出来る。その結果、半導体発光素子の特性低下を防止することができる。
【発明の効果】
【００１４】
本発明によれば、簡易な構成により特性低下を防止することができる半導体発光素子を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１にかかる半導体発光素子１００の構成を模式的に示す断面図である。
【図２】実施の形態１にかかる半導体発光素子１００の構成を模式的に示す上面図である。
【図３】溝１１５と電流ブロック層１０８との間の距離Ｙとカソードルミネセンス（Cathodoluminescence：以下ＣＬ）測定により評価した開口部１０９近傍の活性層１０５での欠陥発生頻度との関係を示すグラフである。
【図４】Ｙ＜０の場合の半導体発光素子の構成を模式的に示す断面図である。
【図５】実施の形態２にかかる半導体発光素子２００の構成を模式的に示す断面図である。
【図６】実施の形態２にかかる半導体発光素子２００の構成を模式的に示す上面図である。
【図７】特許文献１にかかるインナーストライプ型の窒化物半導体レーザーダイオードである半導体レーザ３００の構成を模式的に示す断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
【００１７】
実施の形態１
まず、本発明の実施の形態１にかかる半導体発光素子１００について説明する。本実施の形態では、半導体発光素子として半導体レーザを例として説明する。図１は、実施の形態１にかかる半導体発光素子１００の構成を模式的に示す断面図である。半導体発光素子１００は、ｎ型基板１０１上に、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ｎ側光閉じ込め層１０４、活性層１０５、キャップ層１０６及びｐ側光閉じ込め層１０７が、この順に積層されている。
【００１８】
ｎ型基板１０１は、例えばＧａＮ基板からなる。ｎ型バッファ層１０２は、例えば厚さ１μｍのＧａＮからなる。ｎ型クラッド層１０３は、例えば厚さ２μｍのＡｌＧａＮからなる。ｎ側光閉じ込め層１０４は、例えば厚さ０．１μｍのＧａＮからなる。活性層１０５は、例えばＩｎＧａＮ井戸層とＩｎＧａＮ障壁層とからなる多重量子井戸構造を有する。キャップ層１０６は、例えば厚さ１０ｎｍのＡｌＧａＮからなる。ｐ側光閉じ込め層１０７は、例えば厚さ０．１μｍのＧａＮからなる。
【００１９】
ｐ側光閉じ込め層１０７上には、電流ブロック層１０８が形成されている。電流ブロック層１０８は、半導体レーザ３００の電流狭窄層３０８に相当する。電流ブロック層１０８には、導波路である帯状の開口部１０９が設けられている。これにより、電流ブロック層１０８は、幅２０μｍ（図１においてＸ＝２０μｍ）の一対の帯状として形成される。電流ブロック層１０８は、例えば厚さ０．１μｍのＡｌＮからなり、水平方向の屈折率差により光分布制御層としての機能も兼ね備える。
【００２０】
なお、ここでいう水平方向とは、図１及び図２の紙面における水平方向をいう。当該水平方向は、以下では第２の方向に対応する。また、本実施の形態においては、帯状の電流ブロック層１０８及び開口部１０９の長手方向は、図１の紙面に対し垂直方向である。当該垂直方向は、以下では第１の方向に対応する。従って、第１の方向と第２の方向とは、ｐ側光閉じ込め層１０７の上面において、互いに直交している。
【００２１】
電流ブロック層１０８及び開口部１０９の上には、ｐ型クラッド層１１０及びｐ型コンタクト層１１１が、この順に積層されている。ｐ型クラッド層１１０は、例えば厚さ２．５ｎｍのＧａＮと厚さ２．５ｎｍのＡｌＧａＮからなる１３０周期の超格子構造を有する。ｐ型コンタクト層１１１は、例えば厚さ０．１μｍのＧａＮからなる。また、ｎ型不純物は例えばＳｉであり、ｐ型不純物は例えばＭｇである。
【００２２】
ｐ型コンタクト層１１１の上面には、帯状の開口部を有する保護膜１１２が形成されている。保護膜１１２の組成は、例えばＳｉＯ２である。保護膜１１２の開口部の幅は、２０μｍである。保護膜１１２の開口部には、ｐ型電極１１３が形成されている。ｎ型基板１０１の下面には、ｎ型電極１１４が形成されている。
【００２３】
半導体発光素子１００は、メサ部１２０と溝部１３０とに分けられる。溝部１３０には、ｐ型コンタクト層１１１からｎ型クラッド層１０３に至る溝１１５が形成されている。溝１１５は、保護膜１１２で覆われている。溝１１５は、ｐ型コンタクト層１１１から１μｍの深さを有する。また、溝１１５のメサ部１２０側の側壁は、電流ブロック層１０８の開口部１０９と反対側の端部から、２０μｍ離隔している（図１において、Ｙ＝２０μｍ）。そして、一対の溝１１５（すなわち溝部１３０）に挟まれることにより、開口部１０９の位置を中心とするメサ部１２０が形成される。
【００２４】
図２は、実施の形態１にかかる半導体発光素子１００の構成を模式的に示す上面図である。なお、図１は、図２のＩ−Ｉ線における断面図である。図２では、図１におけるＸ及びＹの関係の説明を容易にするため、ｐ型クラッド層１１０、ｐ型コンタクト層１１１、保護膜１１２及びｐ型電極１１３を省略している。図２に示すように、電流ブロック層１０８及び開口部１０９は、図２の紙面鉛直方向、すなわち第１の方向に延びる帯状に形成されている。
【００２５】
続いて、半導体発光素子１００の製造方法について説明する。半導体からなる層の形成には、圧力が３００ｈＰａの減圧ＭＯＶＰＥ装置を用いる。キャリアガスには水素と窒素の混合ガスを用い、Ｇａ、Ａｌ及びＩｎソースとして、それぞれトリメチルガリウム(TMG：Trimethylgallium)、トリメチルアルミニウム（TMA: Trimethylaluminium）及びトリメチルインジウム(TMI:Trimethylindium)を用いる。ｎ型不純物であるＳｉのソースにはシラン（ＳｉＨ４）、ｐ型不純物であるＭｇのソースにはビス（シクロペンタジエニル）マグネシウム（Bis (cyclopentadienyl) magnesium）を用いる。
【００２６】
ｎ型基板１０１を減圧ＭＯＶＰＥ装置に投入後、アンモニアを供給しながらｎ型基板１０１を昇温し、成長温度まで達した時点で、１回目の結晶成長を開始する。まず、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ｎ側光閉じ込め層１０４、活性層１０５、キャップ層１０６、ｐ側光閉じ込め層１０７及び電流ブロック層１０８を、この順で成長させる。この際、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ｎ側光閉じ込め層１０４、キャップ層１０６及びｐ側光閉じ込め層１０７の成長温度は、例えば１１００℃である。活性層１０５の成長温度は、例えば８００℃である。電流ブロック層１０８の成長温度は、例えば２００〜８００℃である。
【００２７】
つまり、電流ブロック層１０８は、１回目の結晶成長の最後に、他の層よりも低温で成長される。従って、１回目の結晶成長が終了した時点では、電流ブロック層１０８は、アモルファス状の低温成長ＡｌＮ層として形成される。
【００２８】
次いで、電流ブロック層１０８（低温成長ＡｌＮ層）に帯状の開口部１０９を形成する。まず、電流ブロック層１０８（低温成長ＡｌＮ層）上にＳｉＯ２膜を１００ｎｍ堆積する。次いで、ＳｉＯ２膜にレジストを塗布した後、フォトリソグラフィーにより幅２μｍの帯状パターンをレジストに形成する。
【００２９】
そして、例えばバッファードフッ酸により、レジストをマスクとしてＳｉＯ２膜をエッチングする。その後、レジストを有機溶媒により除去し、水洗を行う。レジスト除去後、ＳｉＯ２膜をマスクとして電流ブロック層１０８（低温成長ＡｌＮ層）のエッチングを行う。エッチング液には、例えば、リン酸と硫酸を体積比１：１の割合で混合した溶液を用いる。ＳｉＯ２膜でカバーされていない領域の電流ブロック層１０８（低温成長ＡｌＮ層）は、８０℃に保持した上述のエッチング液を用いた１０分間のエッチングにより除去され、帯状の開口部１０９が得られる。その後、例えばバッファードフッ酸により、マスクとして用いたＳｉＯ２膜を除去する。これにより、電流ブロック層１０８（低温成長ＡｌＮ層）に２μｍ幅の帯状の開口部１０９を形成することができる。以下、特にことわらない限り、半導体発光素子１００の作製途中のｎ型基板１０１及びその上の構造体を、試料と称する。
【００３０】
次いで、開口部１０９形成後の試料を減圧ＭＯＶＰＥ装置に投入後、アンモニアを供給しながら試料を昇温し、成長温度まで達した時点で２回目の結晶成長（埋め込み再成長）を開始する。この際の昇温過程により、電流ブロック層１０８を構成する低温成長ＡｌＮ層の単結晶化が進行する。そして、電流ブロック層１０８及び開口部１０９上に、ｐ型クラッド層１１０及びｐ型コンタクト層１１１を順次形成する。この埋め込み再成長により、ストライプ状の開口部１０９は、ｐ型クラッド層１１０及びｐ型コンタクト層１１１により埋め込まれる。
【００３１】
次いで、半導体発光素子１００のデバイス構造を作製するためのデバイスプロセスを行う。まず、溝１１５を形成する。具体的には、ｐ型コンタクト層１１１上にＳｉＯ２膜を堆積する。そして、ＳｉＯ２膜にレジストを塗布した後、フォトリソグラフィーにより溝１１５を形成するためのレジストパターンを形成する。その後、該レジストパターンをエッチングマスクとして、所望のパターンを有するＳｉＯ２マスクをエッチングにより形成する。その後、該ＳｉＯ２マスクを用いて、例えばドライエッチングを行うことにより、深さ１μｍの溝１１５を形成する。すなわち、溝１１５の底部は、ｎ型クラッド層１０３内に位置することとなる。これにより、メサ部１２０及び溝部１３０が形成される。
【００３２】
ＳｉＯ２マスクの除去後、メサ部１２０及び溝部１３０に保護膜１１２を堆積させる。保護膜１１２にレジストを塗布し、フォトリソグラフィーによるパターン形成、エッチングを行い、保護膜１１２に帯状の開口部を形成する。そして、既知の方法により、保護膜１１２の開口部に、ｐ型電極１１３を形成する。また、ｎ型基板１０１の下面に、ｎ型電極１１４を形成する。
【００３３】
その後、溝部１３０において、隣接する半導体発光素子１００を分離することで、本実施の形態にかかる半導体発光素子１００を作製することができる。
【００３４】
半導体発光素子１００は、溝部１３０を設けることで、素子分離時に分離不良となる素子の発生を抑制することが可能である。また、溝１１５のメサ部１２０側の側壁と電流ブロック層１０８との距離が、２０μｍ離隔している。これにより、溝１１５をエッチングで形成する際に、メサ部１２０の側壁から発生し開口部１０９近傍の活性層１０５に伸長する欠陥を防止することができる。なお、溝１１５をプラズマＲＩＥ（Reactive Ion Etching）などのドライエッチングにより形成する場合には物理的ダメージが入り易いので、溝１１５のメサ部１２０側の側壁と電流ブロック層１０８とを離隔させることは、欠陥抑制に特に有効である。その結果、通常の半導体発光素子と比べて、素子分離に伴うレーザ特性の悪化を防止することができる。
【００３５】
続いて、溝１１５と電流ブロック層１０８との距離の技術的意義について説明する。図３は、溝１１５と電流ブロック層１０８との間の距離Ｙとカソードルミネセンス（Cathodoluminescence：以下ＣＬ）測定により評価したメサ部１２０の側壁から発生し開口部１０９近傍の活性層１０５に伸長する欠陥発生頻度との関係を示すグラフである。なお、図３では、Ｙ＝−５μｍの測定点にエラーバーを表示している。本ＣＬ測定においては、誤差として±０．１を想定している。
【００３６】
図３に示すように、溝１１５と電流ブロック層１０８とが接していない構造においても、両者の距離が近い（Ｙ＝５μｍ）場合には、メサ部１２０の側壁から発生し開口部１０９近傍の活性層１０５に伸長する欠陥の発生が見られる。溝１１５と電流ブロック層１０８との距離が十分に遠い（Ｙ＝２０μｍ）場合には、メサ部１２０の側壁から発生し開口部１０９近傍の活性層１０５に伸長する欠陥の発生は認められなかった。
【００３７】
また、Ｙ＝−５μｍである場合には、エラーバーの範囲を考慮すると、Ｙ＝５μｍの場合と同程度の欠陥発生が認め得る。なお、Ｙ＜０の場合とは、電流ブロック層１０８が本来存在する領域と溝１１５とがオーバーラップする場合を意味する。図４は、Ｙ＜０の場合の半導体発光素子の構成を模式的に示す断面図である。図４に示すように、Ｙ＜０の場合とは、電流ブロック層１０８の開口部１０９と反対側の端部が、溝１１５により削り取られている場合を指す。
【００３８】
以上より、半導体発光素子１００において、Ｙ≧１０μｍであれば欠陥抑制効果が表れることを見出した。よって、半導体発光素子１００において、電流ブロック層１０８の開口部１０９と反対側の端部とメサ部１２０の側壁とを１０μｍ以上離隔させることにより、欠陥発生を好適に防止することとが可能となる。
【００３９】
また、Ｙ≧２０μｍであれば、メサ部１２０の側壁から発生し開口部１０９近傍の活性層１０５に伸長する欠陥をほぼ無くすことができることを見出した。よって、半導体発光素子１００において、電流ブロック層１０８の開口部１０９と反対側の端部とメサ部１２０の側壁とを２０μｍ以上離隔させることにより、欠陥発生をより好適に防止することとが可能となる。
【００４０】
本実施の形態では、溝１１５の深さは、ｐ型コンタクト層１１１から１μｍとしている。これは、溝１１５が深すぎると、溝１１５形成時のエッチングダメージにより、欠陥が導入される恐れが大きくなるためである。また、溝１１５溝部が深すぎると、溝１１５の形成に要する時間の面からも好ましくないからである。一方、溝１１５が浅すぎる場合には、溝部１３０とメサ部１２０内の開口部１０９近傍における活性層１０５が連続した構造となり、素子分離時の欠陥の導入や動作時のリーク電流増大が生じる。従って、溝１１５は、少なくとも活性層１０５を貫通している必要がある。つまり、溝１１５の深さには、望ましい範囲が存在する。この際、作製精度などの観点から、溝１１５の底部は、ｎ型クラッド層１０３に位置することが好ましい。
【００４１】
本構成によれば、上述のように、新規な工程を追加することなく、半導体発光素子自体の構造により、欠陥を抑制することができる。従って、本構成によれば、簡易な構成により特性低下を防止することができる半導体発光素子を提供することができる。
【００４２】
実施の形態２
次に、本発明の実施の形態２にかかる半導体発光素子２００について説明する。図５は、実施の形態２にかかる半導体発光素子２００の構成を模式的に示す断面図である。半導体発光素子２００の溝２１５は、半導体発光素子１００の溝１１５と異なり、トレンチ状に形成されている。よって、半導体発光素子２００のメサ部１２０は、一対の溝２１５（すなわち、溝部２３０）により挟まれている。溝部２３０は、有限の幅Ｚを有する。よって、溝部２３０を挟んでメサ部１２０に対向する位置には、平坦部２４０が形成される。すなわち、半導体発光素子２００は、メサ部１２０、一対の溝部２３０及び一対の平坦部２４０を有する。
【００４３】
図６は、半導体発光素子２００の構成を模式的に示す上面図である。なお、図５は、図６のＶ−Ｖ線における断面図である。図６では、図５におけるＸ、Ｙ及びＺの関係の説明を容易にするため、ｐ型クラッド層１１０、ｐ型コンタクト層１１１、保護膜１１２及びｐ型電極１１３を省略している。半導体発光素子２００のその他の構成は、半導体発光素子１００と同様であるので、説明を省略する。
【００４４】
続いて、半導体発光素子２００の製造方法について説明する。半導体発光素子２００の製造方法では、溝１１５に代えて、幅Ｚの溝２１５を形成する。半導体発光素子２００の製造方法のその他の工程は、半導体発光素子１００の製造方法と同様であるので、説明を省略する。
【００４５】
半導体発光素子２００は、半導体発光素子１００と同様に、電流ブロック層１０８と溝２１５が十分に離れた構造を有する。よって、溝２１５形成時に導入される欠陥発生を抑制することが出来る。
【００４６】
更に、溝２１５の幅をＺに限定することにより、例えば素子分離に用いるブレイクラインを、平坦部２４０に形成することが可能となる。これにより、より安定した素子分離を行うことができる。
【００４７】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、電流ブロック層の組成はＡｌＮに限定されず、Ａｌ組成がｐ型クラッド層の平均Ａｌ組成より高いＡｌＧａＮで構成されてもよい。
【００４８】
また、半導体発光素子２００では、１対の溝２１５が形成された構造であるが、複数対の溝部が形成された構造としてもよい。また、帯状に形成された溝１５の幅は均一でなくてもよく、例えばステップ状に幅が変化していてもよい。
【００４９】
また、素子の一部の領域において電流ブロック層と溝部が接している領域が存在していてもよい。図３より、電流ブロック層と溝部とが接する領域を１０％以下とすることで、欠陥発生頻度を５％程度とすることができ、安定した特性を有する半導体発光素子が得られる。
【００５０】
上述の実施の形態における半導体層、すなわち、ｎ型基板１０１、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ｎ型光閉じ込め層１０４、活性層１０５、キャップ層１０６、ｐ型光閉じ込め層１０７、電流ブロック層１０８、ｐ型クラッド層１１０及びｐ型コンタクト層１１１の元素組成及び厚さは、例示に過ぎない。よって、半導体発光素子として機能して本発明の作用効果を奏する限りは、元素組成を適宜変更することが可能である。
【００５１】
上述の実施の形態では、ｎ型不純物としてＳｉ、ｐ型不純物としてＭｇを例としたが、これらは例に過ぎない。よって、半導体発光素子として機能して本発明の作用効果を奏する限りは、他のドーパントを用いることが可能である。
【００５２】
また、ｎ型基板１０１、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ｎ型光閉じ込め層１０４、ｐ型光閉じ込め層０７、ｐ型クラッド層１１０及びｐ型コンタクト層１１１の導電型は、例示に過ぎない。従って、適宜導電型を入れ換える、すなわちｐ型とｎ型とを入れ換えることが可能である。
【００５３】
また、上述の実施の形態では、半導体レーザを例として説明したが、半導体レーザに限定されるものではなく、半導体発光素子全般に適用することが可能である。
【符号の説明】
【００５４】
１００、２００ 半導体発光素子
１０１ ｎ型基板
１０２ ｎ型バッファ層
１０３、３０３ ｎ型クラッド層
１０４ ｎ側光閉じ込め層
１０５ 活性層
１０６、３０６ キャップ層
１０７ ｐ側光閉じ込め層
１０８ 電流ブロック層
１０９、３０８ａ 開口部
１１０、３０９ ｐ型クラッド層
１１１ ｐ型コンタクト層
１１２ 保護膜
１１３、３１１ ｐ型電極
１１４、３１２ ｎ型電極
１１５、２１５ 溝
１２０ メサ部
１３０、２３０ 溝部
２４０ 平坦部
３００ 半導体レーザ
３０１ 基板
３０２ Ｓｉドープｎ型ＧａＮ層
３０４ ｎ型光閉じ込め層
３０５ ３周期多重量子井戸（ＭＱＷ）層
３０７ ｐ型ＧａＮガイド層
３０８ 電流狭窄層
３１０ コンタクト層
【技術分野】
【０００１】
本発明は半導体発光素子に関し、特に特性悪化を抑制する半導体発光素子に関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ：Light Emitting Diode）や半導体レーザーダイオード（ＬＤ：Laser Diode）などの半導体発光素子は、様々な機器に組み込まれ、利用されている。近年では、優れた特性を有する窒化物半導体発光素子の利用が進展している。このような窒化物半導体発光素子の一つとして、ＡｌＮからなる電流ブロック層を有するインナーストライプ型の窒化物半導体レーザーダイオードが提案されている（特許文献１）。
【０００３】
以下で、特許文献１にかかるインナーストライプ型の窒化物半導体レーザーダイオードである半導体レーザ３００について説明する。図７は、特許文献１にかかるインナーストライプ型の窒化物半導体レーザーダイオードである半導体レーザ３００の構成を模式的に示す断面図である。
【０００４】
半導体レーザ３００は、ｎ型ＧａＮ基板３０１上に、Ｓｉドープｎ型ＧａＮ層３０２（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ１μｍ）、ｎ型クラッド層３０３、ｎ型光閉じ込め層３０４、３周期多重量子井戸（ＭＱＷ）層３０５、キャップ層３０６及びｐ型ＧａＮガイド層３０７が積層している。ｎ型クラッド層３０３は、Ｓｉドープｎ型Ａｌ０．１Ｇａ０．９Ｎ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ２μｍ）からなる。ｎ型光閉じ込め層３０４は、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度４×１０１７ｃｍ−３、厚さ０．１μｍ）からなる。３周期多重量子井戸（ＭＱＷ）層３０５は、Ｉｎ０．１５Ｇａ０．８５Ｎ（厚さ３ｎｍ）井戸層とＳｉドープＩｎ０．０１Ｇａ０．９９Ｎ（Ｓｉ濃度１×１０１８ｃｍ−３、厚さ４ｎｍ）バリア層とからなる。キャップ層３０６は、Ｍｇドープｐ型Ａｌ０．２Ｇａ０．８Ｎからなる。ｐ型ＧａＮガイド層３０７は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０１９ｃｍ−３、厚さ０．１μｍ）からなる。
【０００５】
ｐ型ＧａＮガイド層３０７の上には、電流狭窄層３０８、ｐ型クラッド層３０９及びコンタクト層３１０が積層している。電流狭窄層３０８は、上述の電流ブロック層に相当する。ｐ型クラッド層３０９は、Ｍｇドープｐ型Ａｌ０．１Ｇａ０．９Ｎ（Ｍｇ濃度１×１０１９ｃｍ−３、厚さ０．５μｍ）からなる。コンタクト層３１０は、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０２０ｃｍ−３、厚さ０．０２μｍ）からなる。また、コンタクト層３１０の上面にｐ型電極３１１が設けられ、ｎ型ＧａＮ基板３０１の下面にｎ型電極３１２が設けられている。
【０００６】
電流狭窄層３０８は開口部３０８ａを有する。ｐ型ＧａＮガイド層３０７とｐ型クラッド層３０９とは、開口部３０８ａを介して接している。半導体レーザ３００では、開口部３０８ａの幅に比べて、ｐ型電極３１１とコンタクト層３１０と間のコンタクト幅を広くとることができる。よって、横モードの制御のため、開口部３０８ａを１〜２ｕｍ程度の狭い幅としなければならない場合でも、低いコンタクト抵抗が得られる。その結果、低い素子抵抗を有する半導体レーザを実現できる。
【０００７】
開口部３０８ａは、低温で成長したＡｌＮ層である電流狭窄層３０８をウェットエッチングすることにより形成される。そのため、開口部３０８ａを形成する際のダメージや不純物汚染の影響が少ないという利点がある。従って、半導体レーザ３００は、低電圧動作の高出力半導体レーザとして期待される。
【０００８】
また、窒化物半導体素子の素子分離を容易にする手法が提案されている（特許文献２）。この手法では、窒化物半導体が形成された半導体ウエハに溝部を形成した後、その溝部内にレーザスクライバーによりブレイクラインを形成し、このブレイクラインに沿って窒化物半導体素子に分割する。なお、関連する技術が、特許文献３、４に開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−７８２１５号公報
【特許文献２】特開２００８−１３５７８５号公報
【特許文献３】特開２００１−６８７８６号公報
【特許文献４】特開平７−２２６９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、発明者は、上述の技術により低電圧動作の高出力半導体レーザを実現するには、以下に述べる問題が有ることを見出した。一見すると、特許文献１及び２に記載の技術によれば、低電圧動作の高出力半導体レーザを安定して作製し得ると考えられる。ところが、実際に、低温にて成長したＡｌＮ層を電流ブロック層として用いたインナーストライプ型の半導体レーザが形成されたウエハ上で、エッチングにより溝部を形成して分割を行った場合、溝部を形成しない場合と比較して特性のバラつきが見られた。すなわち、溝部を形成した場合、半導体レーザの発振閾値や信頼性などが悪化する傾向が確認された。
【００１１】
そこで、特性悪化が見られた半導体レーザ素子について、カソードルミネッセンス（ＣＬ：Cathodoluminescence）評価を行った。その結果、溝部の側壁において、欠陥の発生が確認された。また、溝部の側壁から導波路部（開口部３０８ａ）の活性層領域にまで伸長した欠陥も確認された。
【００１２】
このような欠陥発生の原因について鋭意検討を進めた結果、以下の発生メカニズムを見出した。すなわち、電流ブロック層に用いられるＡｌＮ層は、下地層の結晶（例えばＧａＮ）と比較して、約４％の大きな格子不整合を有する。そのため、ＡｌＮ層と下地層との間に応力が集中し、応力集中領域が発生すると考えられる。溝部形成のため、応力集中領域を含む層にエッチングを行った場合、エッチングによる物理的ダメージをきっかけとして応力集中領域に欠陥が発生すると考えられる。発生した欠陥は、導波路部（開口部３０８ａ）の活性層領域へ伸長する。導波路部（開口部３０８ａ）の活性層領域に欠陥が導入された結果、ＬＤ特性の悪化が発生すると考えられる。
【課題を解決するための手段】
【００１３】
本発明の一態様である半導体発光素子は、第１導電型の基板の上方に形成された第１のクラッド層と、前記第１のクラッド層の上方に形成された活性層と、前記活性層の上方に形成され、前記第１導電型とは異なる第２導電型の光閉じ込め層と、前記光閉じ込め層の上方に、第１の方向に延在する開口部を介して対向する一対の帯状に形成された電流ブロック層と、前記電流ブロック層及び前記電流ブロック層が形成されていないために露出した前記光閉じ込め層の上に形成された前記第２導電型の第２のクラッド層と、前記第２のクラッド層の上方に形成された前記第２導電型のコンタクト層と、を備え、前記コンタクト層から少なくとも前記活性層を貫通し、前記第１の方向に延在する一対の溝部に挟まれることによりメサ部が形成され、前記電流ブロック層及び前記開口部が前記メサ部の内部に含まれ、前記電流ブロック層の前記開口部と反対側の端部と前記メサ部の側壁とが、前記光閉じ込め層の上面において前記第１の方向と直交する第２の方向に、所定値以上離隔しているものである。上述の半導体発光素子では、前記溝部の形成時にメサ部側壁に物理的ダメージが加わる。しかし、電流ブロック層と下地層との間に応力が集中することで生じる応力集中領域とメサ部側壁とが所定値以上離隔しているので、欠陥の発生を抑制することが出来る。その結果、半導体発光素子の特性低下を防止することができる。
【発明の効果】
【００１４】
本発明によれば、簡易な構成により特性低下を防止することができる半導体発光素子を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１にかかる半導体発光素子１００の構成を模式的に示す断面図である。
【図２】実施の形態１にかかる半導体発光素子１００の構成を模式的に示す上面図である。
【図３】溝１１５と電流ブロック層１０８との間の距離Ｙとカソードルミネセンス（Cathodoluminescence：以下ＣＬ）測定により評価した開口部１０９近傍の活性層１０５での欠陥発生頻度との関係を示すグラフである。
【図４】Ｙ＜０の場合の半導体発光素子の構成を模式的に示す断面図である。
【図５】実施の形態２にかかる半導体発光素子２００の構成を模式的に示す断面図である。
【図６】実施の形態２にかかる半導体発光素子２００の構成を模式的に示す上面図である。
【図７】特許文献１にかかるインナーストライプ型の窒化物半導体レーザーダイオードである半導体レーザ３００の構成を模式的に示す断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
【００１７】
実施の形態１
まず、本発明の実施の形態１にかかる半導体発光素子１００について説明する。本実施の形態では、半導体発光素子として半導体レーザを例として説明する。図１は、実施の形態１にかかる半導体発光素子１００の構成を模式的に示す断面図である。半導体発光素子１００は、ｎ型基板１０１上に、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ｎ側光閉じ込め層１０４、活性層１０５、キャップ層１０６及びｐ側光閉じ込め層１０７が、この順に積層されている。
【００１８】
ｎ型基板１０１は、例えばＧａＮ基板からなる。ｎ型バッファ層１０２は、例えば厚さ１μｍのＧａＮからなる。ｎ型クラッド層１０３は、例えば厚さ２μｍのＡｌＧａＮからなる。ｎ側光閉じ込め層１０４は、例えば厚さ０．１μｍのＧａＮからなる。活性層１０５は、例えばＩｎＧａＮ井戸層とＩｎＧａＮ障壁層とからなる多重量子井戸構造を有する。キャップ層１０６は、例えば厚さ１０ｎｍのＡｌＧａＮからなる。ｐ側光閉じ込め層１０７は、例えば厚さ０．１μｍのＧａＮからなる。
【００１９】
ｐ側光閉じ込め層１０７上には、電流ブロック層１０８が形成されている。電流ブロック層１０８は、半導体レーザ３００の電流狭窄層３０８に相当する。電流ブロック層１０８には、導波路である帯状の開口部１０９が設けられている。これにより、電流ブロック層１０８は、幅２０μｍ（図１においてＸ＝２０μｍ）の一対の帯状として形成される。電流ブロック層１０８は、例えば厚さ０．１μｍのＡｌＮからなり、水平方向の屈折率差により光分布制御層としての機能も兼ね備える。
【００２０】
なお、ここでいう水平方向とは、図１及び図２の紙面における水平方向をいう。当該水平方向は、以下では第２の方向に対応する。また、本実施の形態においては、帯状の電流ブロック層１０８及び開口部１０９の長手方向は、図１の紙面に対し垂直方向である。当該垂直方向は、以下では第１の方向に対応する。従って、第１の方向と第２の方向とは、ｐ側光閉じ込め層１０７の上面において、互いに直交している。
【００２１】
電流ブロック層１０８及び開口部１０９の上には、ｐ型クラッド層１１０及びｐ型コンタクト層１１１が、この順に積層されている。ｐ型クラッド層１１０は、例えば厚さ２．５ｎｍのＧａＮと厚さ２．５ｎｍのＡｌＧａＮからなる１３０周期の超格子構造を有する。ｐ型コンタクト層１１１は、例えば厚さ０．１μｍのＧａＮからなる。また、ｎ型不純物は例えばＳｉであり、ｐ型不純物は例えばＭｇである。
【００２２】
ｐ型コンタクト層１１１の上面には、帯状の開口部を有する保護膜１１２が形成されている。保護膜１１２の組成は、例えばＳｉＯ２である。保護膜１１２の開口部の幅は、２０μｍである。保護膜１１２の開口部には、ｐ型電極１１３が形成されている。ｎ型基板１０１の下面には、ｎ型電極１１４が形成されている。
【００２３】
半導体発光素子１００は、メサ部１２０と溝部１３０とに分けられる。溝部１３０には、ｐ型コンタクト層１１１からｎ型クラッド層１０３に至る溝１１５が形成されている。溝１１５は、保護膜１１２で覆われている。溝１１５は、ｐ型コンタクト層１１１から１μｍの深さを有する。また、溝１１５のメサ部１２０側の側壁は、電流ブロック層１０８の開口部１０９と反対側の端部から、２０μｍ離隔している（図１において、Ｙ＝２０μｍ）。そして、一対の溝１１５（すなわち溝部１３０）に挟まれることにより、開口部１０９の位置を中心とするメサ部１２０が形成される。
【００２４】
図２は、実施の形態１にかかる半導体発光素子１００の構成を模式的に示す上面図である。なお、図１は、図２のＩ−Ｉ線における断面図である。図２では、図１におけるＸ及びＹの関係の説明を容易にするため、ｐ型クラッド層１１０、ｐ型コンタクト層１１１、保護膜１１２及びｐ型電極１１３を省略している。図２に示すように、電流ブロック層１０８及び開口部１０９は、図２の紙面鉛直方向、すなわち第１の方向に延びる帯状に形成されている。
【００２５】
続いて、半導体発光素子１００の製造方法について説明する。半導体からなる層の形成には、圧力が３００ｈＰａの減圧ＭＯＶＰＥ装置を用いる。キャリアガスには水素と窒素の混合ガスを用い、Ｇａ、Ａｌ及びＩｎソースとして、それぞれトリメチルガリウム(TMG：Trimethylgallium)、トリメチルアルミニウム（TMA: Trimethylaluminium）及びトリメチルインジウム(TMI:Trimethylindium)を用いる。ｎ型不純物であるＳｉのソースにはシラン（ＳｉＨ４）、ｐ型不純物であるＭｇのソースにはビス（シクロペンタジエニル）マグネシウム（Bis (cyclopentadienyl) magnesium）を用いる。
【００２６】
ｎ型基板１０１を減圧ＭＯＶＰＥ装置に投入後、アンモニアを供給しながらｎ型基板１０１を昇温し、成長温度まで達した時点で、１回目の結晶成長を開始する。まず、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ｎ側光閉じ込め層１０４、活性層１０５、キャップ層１０６、ｐ側光閉じ込め層１０７及び電流ブロック層１０８を、この順で成長させる。この際、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ｎ側光閉じ込め層１０４、キャップ層１０６及びｐ側光閉じ込め層１０７の成長温度は、例えば１１００℃である。活性層１０５の成長温度は、例えば８００℃である。電流ブロック層１０８の成長温度は、例えば２００〜８００℃である。
【００２７】
つまり、電流ブロック層１０８は、１回目の結晶成長の最後に、他の層よりも低温で成長される。従って、１回目の結晶成長が終了した時点では、電流ブロック層１０８は、アモルファス状の低温成長ＡｌＮ層として形成される。
【００２８】
次いで、電流ブロック層１０８（低温成長ＡｌＮ層）に帯状の開口部１０９を形成する。まず、電流ブロック層１０８（低温成長ＡｌＮ層）上にＳｉＯ２膜を１００ｎｍ堆積する。次いで、ＳｉＯ２膜にレジストを塗布した後、フォトリソグラフィーにより幅２μｍの帯状パターンをレジストに形成する。
【００２９】
そして、例えばバッファードフッ酸により、レジストをマスクとしてＳｉＯ２膜をエッチングする。その後、レジストを有機溶媒により除去し、水洗を行う。レジスト除去後、ＳｉＯ２膜をマスクとして電流ブロック層１０８（低温成長ＡｌＮ層）のエッチングを行う。エッチング液には、例えば、リン酸と硫酸を体積比１：１の割合で混合した溶液を用いる。ＳｉＯ２膜でカバーされていない領域の電流ブロック層１０８（低温成長ＡｌＮ層）は、８０℃に保持した上述のエッチング液を用いた１０分間のエッチングにより除去され、帯状の開口部１０９が得られる。その後、例えばバッファードフッ酸により、マスクとして用いたＳｉＯ２膜を除去する。これにより、電流ブロック層１０８（低温成長ＡｌＮ層）に２μｍ幅の帯状の開口部１０９を形成することができる。以下、特にことわらない限り、半導体発光素子１００の作製途中のｎ型基板１０１及びその上の構造体を、試料と称する。
【００３０】
次いで、開口部１０９形成後の試料を減圧ＭＯＶＰＥ装置に投入後、アンモニアを供給しながら試料を昇温し、成長温度まで達した時点で２回目の結晶成長（埋め込み再成長）を開始する。この際の昇温過程により、電流ブロック層１０８を構成する低温成長ＡｌＮ層の単結晶化が進行する。そして、電流ブロック層１０８及び開口部１０９上に、ｐ型クラッド層１１０及びｐ型コンタクト層１１１を順次形成する。この埋め込み再成長により、ストライプ状の開口部１０９は、ｐ型クラッド層１１０及びｐ型コンタクト層１１１により埋め込まれる。
【００３１】
次いで、半導体発光素子１００のデバイス構造を作製するためのデバイスプロセスを行う。まず、溝１１５を形成する。具体的には、ｐ型コンタクト層１１１上にＳｉＯ２膜を堆積する。そして、ＳｉＯ２膜にレジストを塗布した後、フォトリソグラフィーにより溝１１５を形成するためのレジストパターンを形成する。その後、該レジストパターンをエッチングマスクとして、所望のパターンを有するＳｉＯ２マスクをエッチングにより形成する。その後、該ＳｉＯ２マスクを用いて、例えばドライエッチングを行うことにより、深さ１μｍの溝１１５を形成する。すなわち、溝１１５の底部は、ｎ型クラッド層１０３内に位置することとなる。これにより、メサ部１２０及び溝部１３０が形成される。
【００３２】
ＳｉＯ２マスクの除去後、メサ部１２０及び溝部１３０に保護膜１１２を堆積させる。保護膜１１２にレジストを塗布し、フォトリソグラフィーによるパターン形成、エッチングを行い、保護膜１１２に帯状の開口部を形成する。そして、既知の方法により、保護膜１１２の開口部に、ｐ型電極１１３を形成する。また、ｎ型基板１０１の下面に、ｎ型電極１１４を形成する。
【００３３】
その後、溝部１３０において、隣接する半導体発光素子１００を分離することで、本実施の形態にかかる半導体発光素子１００を作製することができる。
【００３４】
半導体発光素子１００は、溝部１３０を設けることで、素子分離時に分離不良となる素子の発生を抑制することが可能である。また、溝１１５のメサ部１２０側の側壁と電流ブロック層１０８との距離が、２０μｍ離隔している。これにより、溝１１５をエッチングで形成する際に、メサ部１２０の側壁から発生し開口部１０９近傍の活性層１０５に伸長する欠陥を防止することができる。なお、溝１１５をプラズマＲＩＥ（Reactive Ion Etching）などのドライエッチングにより形成する場合には物理的ダメージが入り易いので、溝１１５のメサ部１２０側の側壁と電流ブロック層１０８とを離隔させることは、欠陥抑制に特に有効である。その結果、通常の半導体発光素子と比べて、素子分離に伴うレーザ特性の悪化を防止することができる。
【００３５】
続いて、溝１１５と電流ブロック層１０８との距離の技術的意義について説明する。図３は、溝１１５と電流ブロック層１０８との間の距離Ｙとカソードルミネセンス（Cathodoluminescence：以下ＣＬ）測定により評価したメサ部１２０の側壁から発生し開口部１０９近傍の活性層１０５に伸長する欠陥発生頻度との関係を示すグラフである。なお、図３では、Ｙ＝−５μｍの測定点にエラーバーを表示している。本ＣＬ測定においては、誤差として±０．１を想定している。
【００３６】
図３に示すように、溝１１５と電流ブロック層１０８とが接していない構造においても、両者の距離が近い（Ｙ＝５μｍ）場合には、メサ部１２０の側壁から発生し開口部１０９近傍の活性層１０５に伸長する欠陥の発生が見られる。溝１１５と電流ブロック層１０８との距離が十分に遠い（Ｙ＝２０μｍ）場合には、メサ部１２０の側壁から発生し開口部１０９近傍の活性層１０５に伸長する欠陥の発生は認められなかった。
【００３７】
また、Ｙ＝−５μｍである場合には、エラーバーの範囲を考慮すると、Ｙ＝５μｍの場合と同程度の欠陥発生が認め得る。なお、Ｙ＜０の場合とは、電流ブロック層１０８が本来存在する領域と溝１１５とがオーバーラップする場合を意味する。図４は、Ｙ＜０の場合の半導体発光素子の構成を模式的に示す断面図である。図４に示すように、Ｙ＜０の場合とは、電流ブロック層１０８の開口部１０９と反対側の端部が、溝１１５により削り取られている場合を指す。
【００３８】
以上より、半導体発光素子１００において、Ｙ≧１０μｍであれば欠陥抑制効果が表れることを見出した。よって、半導体発光素子１００において、電流ブロック層１０８の開口部１０９と反対側の端部とメサ部１２０の側壁とを１０μｍ以上離隔させることにより、欠陥発生を好適に防止することとが可能となる。
【００３９】
また、Ｙ≧２０μｍであれば、メサ部１２０の側壁から発生し開口部１０９近傍の活性層１０５に伸長する欠陥をほぼ無くすことができることを見出した。よって、半導体発光素子１００において、電流ブロック層１０８の開口部１０９と反対側の端部とメサ部１２０の側壁とを２０μｍ以上離隔させることにより、欠陥発生をより好適に防止することとが可能となる。
【００４０】
本実施の形態では、溝１１５の深さは、ｐ型コンタクト層１１１から１μｍとしている。これは、溝１１５が深すぎると、溝１１５形成時のエッチングダメージにより、欠陥が導入される恐れが大きくなるためである。また、溝１１５溝部が深すぎると、溝１１５の形成に要する時間の面からも好ましくないからである。一方、溝１１５が浅すぎる場合には、溝部１３０とメサ部１２０内の開口部１０９近傍における活性層１０５が連続した構造となり、素子分離時の欠陥の導入や動作時のリーク電流増大が生じる。従って、溝１１５は、少なくとも活性層１０５を貫通している必要がある。つまり、溝１１５の深さには、望ましい範囲が存在する。この際、作製精度などの観点から、溝１１５の底部は、ｎ型クラッド層１０３に位置することが好ましい。
【００４１】
本構成によれば、上述のように、新規な工程を追加することなく、半導体発光素子自体の構造により、欠陥を抑制することができる。従って、本構成によれば、簡易な構成により特性低下を防止することができる半導体発光素子を提供することができる。
【００４２】
実施の形態２
次に、本発明の実施の形態２にかかる半導体発光素子２００について説明する。図５は、実施の形態２にかかる半導体発光素子２００の構成を模式的に示す断面図である。半導体発光素子２００の溝２１５は、半導体発光素子１００の溝１１５と異なり、トレンチ状に形成されている。よって、半導体発光素子２００のメサ部１２０は、一対の溝２１５（すなわち、溝部２３０）により挟まれている。溝部２３０は、有限の幅Ｚを有する。よって、溝部２３０を挟んでメサ部１２０に対向する位置には、平坦部２４０が形成される。すなわち、半導体発光素子２００は、メサ部１２０、一対の溝部２３０及び一対の平坦部２４０を有する。
【００４３】
図６は、半導体発光素子２００の構成を模式的に示す上面図である。なお、図５は、図６のＶ−Ｖ線における断面図である。図６では、図５におけるＸ、Ｙ及びＺの関係の説明を容易にするため、ｐ型クラッド層１１０、ｐ型コンタクト層１１１、保護膜１１２及びｐ型電極１１３を省略している。半導体発光素子２００のその他の構成は、半導体発光素子１００と同様であるので、説明を省略する。
【００４４】
続いて、半導体発光素子２００の製造方法について説明する。半導体発光素子２００の製造方法では、溝１１５に代えて、幅Ｚの溝２１５を形成する。半導体発光素子２００の製造方法のその他の工程は、半導体発光素子１００の製造方法と同様であるので、説明を省略する。
【００４５】
半導体発光素子２００は、半導体発光素子１００と同様に、電流ブロック層１０８と溝２１５が十分に離れた構造を有する。よって、溝２１５形成時に導入される欠陥発生を抑制することが出来る。
【００４６】
更に、溝２１５の幅をＺに限定することにより、例えば素子分離に用いるブレイクラインを、平坦部２４０に形成することが可能となる。これにより、より安定した素子分離を行うことができる。
【００４７】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、電流ブロック層の組成はＡｌＮに限定されず、Ａｌ組成がｐ型クラッド層の平均Ａｌ組成より高いＡｌＧａＮで構成されてもよい。
【００４８】
また、半導体発光素子２００では、１対の溝２１５が形成された構造であるが、複数対の溝部が形成された構造としてもよい。また、帯状に形成された溝１５の幅は均一でなくてもよく、例えばステップ状に幅が変化していてもよい。
【００４９】
また、素子の一部の領域において電流ブロック層と溝部が接している領域が存在していてもよい。図３より、電流ブロック層と溝部とが接する領域を１０％以下とすることで、欠陥発生頻度を５％程度とすることができ、安定した特性を有する半導体発光素子が得られる。
【００５０】
上述の実施の形態における半導体層、すなわち、ｎ型基板１０１、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ｎ型光閉じ込め層１０４、活性層１０５、キャップ層１０６、ｐ型光閉じ込め層１０７、電流ブロック層１０８、ｐ型クラッド層１１０及びｐ型コンタクト層１１１の元素組成及び厚さは、例示に過ぎない。よって、半導体発光素子として機能して本発明の作用効果を奏する限りは、元素組成を適宜変更することが可能である。
【００５１】
上述の実施の形態では、ｎ型不純物としてＳｉ、ｐ型不純物としてＭｇを例としたが、これらは例に過ぎない。よって、半導体発光素子として機能して本発明の作用効果を奏する限りは、他のドーパントを用いることが可能である。
【００５２】
また、ｎ型基板１０１、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ｎ型光閉じ込め層１０４、ｐ型光閉じ込め層０７、ｐ型クラッド層１１０及びｐ型コンタクト層１１１の導電型は、例示に過ぎない。従って、適宜導電型を入れ換える、すなわちｐ型とｎ型とを入れ換えることが可能である。
【００５３】
また、上述の実施の形態では、半導体レーザを例として説明したが、半導体レーザに限定されるものではなく、半導体発光素子全般に適用することが可能である。
【符号の説明】
【００５４】
１００、２００ 半導体発光素子
１０１ ｎ型基板
１０２ ｎ型バッファ層
１０３、３０３ ｎ型クラッド層
１０４ ｎ側光閉じ込め層
１０５ 活性層
１０６、３０６ キャップ層
１０７ ｐ側光閉じ込め層
１０８ 電流ブロック層
１０９、３０８ａ 開口部
１１０、３０９ ｐ型クラッド層
１１１ ｐ型コンタクト層
１１２ 保護膜
１１３、３１１ ｐ型電極
１１４、３１２ ｎ型電極
１１５、２１５ 溝
１２０ メサ部
１３０、２３０ 溝部
２４０ 平坦部
３００ 半導体レーザ
３０１ 基板
３０２ Ｓｉドープｎ型ＧａＮ層
３０４ ｎ型光閉じ込め層
３０５ ３周期多重量子井戸（ＭＱＷ）層
３０７ ｐ型ＧａＮガイド層
３０８ 電流狭窄層
３１０ コンタクト層
【特許請求の範囲】
【請求項１】
第１導電型の基板の上方に形成された第１のクラッド層と、
前記第１のクラッド層の上方に形成された活性層と、
前記活性層の上方に形成され、前記第１導電型とは異なる第２導電型の光閉じ込め層と、
前記光閉じ込め層の上方に、第１の方向に延在する開口部を介して対向する一対の帯状に形成された電流ブロック層と、
前記電流ブロック層及び前記電流ブロック層が形成されていないために露出した前記光閉じ込め層の上に形成された前記第２導電型の第２のクラッド層と、
前記第２のクラッド層の上方に形成された前記第２導電型のコンタクト層と、を備え、
前記コンタクト層から少なくとも前記活性層を貫通し、前記第１の方向に延在する一対の溝部に挟まれることによりメサ部が形成され、
前記電流ブロック層及び前記開口部が前記メサ部の内部に含まれ、前記電流ブロック層の前記開口部と反対側の端部と前記メサ部の側壁とが、前記第１の光閉じ込め層の上面において前記第１の方向と直交する第２の方向に、所定値以上離隔している、
半導体発光素子。
【請求項２】
前記所定値は、１０μｍであることを特徴とする、
請求項１に記載の半導体発光素子。
【請求項３】
前記所定値は、２０μｍであることを特徴とする、
請求項２に記載の半導体発光素子。
【請求項４】
前記溝部の底部は、前記第１のクラッド層内に位置することを特徴とする、
請求項１乃至３のいずれか一項に記載の半導体発光素子。
【請求項５】
前記溝部は、前記メサ部の側壁から前記第２の方向の当該半導体発光素子の端部まで形成されていることを特徴とする、
請求項１乃至４のいずれか一項に記載の半導体発光素子。
【請求項６】
前記溝部の第１の側壁は前記メサ部の側壁であり、前記第１の側壁と前記第２の方向に対向する第２の側壁は、当該半導体発光素子の前記第２の方向の端部よりも前記メサ部側に存在することを特徴とする、
請求項１乃至４のいずれか一項に記載の半導体発光素子。
【請求項７】
前記基板、前記第１のクラッド層、前記活性層、前記光閉じ込め層、前記第２のクラッド層及び前記コンタクト層は、窒化物半導体からなることを特徴とする、
請求項１乃至６のいずれか一項に記載の半導体発光素子。
【請求項８】
前記電流ブロック層は、ＡｌＧａＮ又はＡｌＮからなることを特徴とする、
請求項７に記載の半導体発光素子。
【請求項９】
前記光閉じ込め層は、ＧａＮからなることを特徴とする、
請求項７又は８に記載の半導体発光素子。
【請求項１０】
前記基板はＧａＮからなり、
前記第１のクラッド層はＡｌＧａＮからなり、
前記コンタクト層はＧａＮからなることを特徴とする、
請求項７乃至９のいずれか一項に記載の半導体発光素子。
【請求項１１】
前記活性層は、ＩｎＧａＮからなる井戸層と、ＩｎＧａＮからなる障壁層と、により構成される多重量子井戸構造を備えることを特徴とする、
請求項７乃至１０のいずれか一項に記載の半導体発光素子。
【請求項１２】
前記第２のクラッド層は、ＧａＮからなる第１の半導体層とＡｌＧａＮからなる第２の半導体層とが繰り返し配置された、超格子構造を備えることを特徴とする、
請求項７乃至１１のいずれか一項に記載の半導体発光素子。
【請求項１】
第１導電型の基板の上方に形成された第１のクラッド層と、
前記第１のクラッド層の上方に形成された活性層と、
前記活性層の上方に形成され、前記第１導電型とは異なる第２導電型の光閉じ込め層と、
前記光閉じ込め層の上方に、第１の方向に延在する開口部を介して対向する一対の帯状に形成された電流ブロック層と、
前記電流ブロック層及び前記電流ブロック層が形成されていないために露出した前記光閉じ込め層の上に形成された前記第２導電型の第２のクラッド層と、
前記第２のクラッド層の上方に形成された前記第２導電型のコンタクト層と、を備え、
前記コンタクト層から少なくとも前記活性層を貫通し、前記第１の方向に延在する一対の溝部に挟まれることによりメサ部が形成され、
前記電流ブロック層及び前記開口部が前記メサ部の内部に含まれ、前記電流ブロック層の前記開口部と反対側の端部と前記メサ部の側壁とが、前記第１の光閉じ込め層の上面において前記第１の方向と直交する第２の方向に、所定値以上離隔している、
半導体発光素子。
【請求項２】
前記所定値は、１０μｍであることを特徴とする、
請求項１に記載の半導体発光素子。
【請求項３】
前記所定値は、２０μｍであることを特徴とする、
請求項２に記載の半導体発光素子。
【請求項４】
前記溝部の底部は、前記第１のクラッド層内に位置することを特徴とする、
請求項１乃至３のいずれか一項に記載の半導体発光素子。
【請求項５】
前記溝部は、前記メサ部の側壁から前記第２の方向の当該半導体発光素子の端部まで形成されていることを特徴とする、
請求項１乃至４のいずれか一項に記載の半導体発光素子。
【請求項６】
前記溝部の第１の側壁は前記メサ部の側壁であり、前記第１の側壁と前記第２の方向に対向する第２の側壁は、当該半導体発光素子の前記第２の方向の端部よりも前記メサ部側に存在することを特徴とする、
請求項１乃至４のいずれか一項に記載の半導体発光素子。
【請求項７】
前記基板、前記第１のクラッド層、前記活性層、前記光閉じ込め層、前記第２のクラッド層及び前記コンタクト層は、窒化物半導体からなることを特徴とする、
請求項１乃至６のいずれか一項に記載の半導体発光素子。
【請求項８】
前記電流ブロック層は、ＡｌＧａＮ又はＡｌＮからなることを特徴とする、
請求項７に記載の半導体発光素子。
【請求項９】
前記光閉じ込め層は、ＧａＮからなることを特徴とする、
請求項７又は８に記載の半導体発光素子。
【請求項１０】
前記基板はＧａＮからなり、
前記第１のクラッド層はＡｌＧａＮからなり、
前記コンタクト層はＧａＮからなることを特徴とする、
請求項７乃至９のいずれか一項に記載の半導体発光素子。
【請求項１１】
前記活性層は、ＩｎＧａＮからなる井戸層と、ＩｎＧａＮからなる障壁層と、により構成される多重量子井戸構造を備えることを特徴とする、
請求項７乃至１０のいずれか一項に記載の半導体発光素子。
【請求項１２】
前記第２のクラッド層は、ＧａＮからなる第１の半導体層とＡｌＧａＮからなる第２の半導体層とが繰り返し配置された、超格子構造を備えることを特徴とする、
請求項７乃至１１のいずれか一項に記載の半導体発光素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−２４４０９９（Ｐ２０１２−２４４０９９Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１１５６２３（Ｐ２０１１−１１５６２３）
【出願日】平成２３年５月２４日（２０１１．５．２４）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月２４日（２０１１．５．２４）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]