半導体素子及び半導体素子の製造方法
【課題】炭化ケイ素を用いたＭＥＭＳの一層の小型化を実現する。
【解決手段】半導体素子１は、半絶縁性の支持基板１１と、支持基板１１の表面における一部の領域に形成されたドープ層１２と、支持基板１１の表面を覆うとともにドープ層１２の一部が露呈されるようにドープ層１２を覆うグラフィン層１３と、グラフィン層１３の支持基板１１が配置される表面の反対の表面に形成された電極層２１，２２とを有する。
【解決手段】半導体素子１は、半絶縁性の支持基板１１と、支持基板１１の表面における一部の領域に形成されたドープ層１２と、支持基板１１の表面を覆うとともにドープ層１２の一部が露呈されるようにドープ層１２を覆うグラフィン層１３と、グラフィン層１３の支持基板１１が配置される表面の反対の表面に形成された電極層２１，２２とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半絶縁性の炭化ケイ素の単結晶基板と電極層とを有する半導体素子、及びこの半導体素子の製造方法に関する。
【背景技術】
【０００２】
シリコン基板等の支持基板に、微細な機械部品、センサ、電子回路などを半導体製造プロセスを利用して作成されるＭＥＭＳ（Micro Electro-Mechanical Systems）が知られている。ＭＥＭＳは、インクジェットプリンタのヘッド、圧力センサ、ＤＮＡチップ等に応用されており、今後も光学分野、バイオテクノロジー分野などでの応用が期待されている。
【０００３】
炭化ケイ素は、ワイドバンドギャップを有することから、ＭＥＭＳの支持基板に好適に用いられる。炭化ケイ素を用いるＭＥＭＳの製造では、炭化ケイ素の不純物制御が重要になる。例えば、イオン注入と活性化アニール工程との組み合わせによって炭化ケイ素の不純物制御を行う方法が開示されている（特許文献１参照）。
【０００４】
特許文献１では、イオン注入装置によって炭化ケイ素基板に不純物となるイオンを必要な部分に注入する。次に、炭化ケイ素基板に、高周波誘導加熱装置等の高温アニール装置を用いて不純物を活性化するためのアニール処理が行われる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３１１６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、炭化ケイ素を用いたＭＥＭＳの製造に占めるイオン注入装置と高温アニール装置にかかるコストの割合が高いことや、炭化ケイ素は、不純物の拡散速度が小さく、これら装置を使用しても不純物制御が難しいことから、炭化ケイ素を用いたＭＥＭＳの製造に更なる改良が求められていた。また、炭化ケイ素にイオンを注入してイオン注入層を形成することから、炭化ケイ素の厚みに制約があり、ＭＥＭＳ全体の厚みを現状よりも薄くすることが困難であった。
【０００７】
そこで、本発明は、炭化ケイ素を用いたＭＥＭＳの、一層の小型化を実現することが可能な半導体素子、及びこの半導体素子の製造方法の提供を目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するため、本発明は、次の特徴を有している。半絶縁性の支持基板（支持基板１１）と、前記支持基板の表面における一部の領域に形成されたドープ層（ドープ層１２）と、前記支持基板の表面を覆うとともに前記ドープ層の一部が露呈されるように前記ドープ層を覆うコンタクト層（グラフィン層１３）と、前記コンタクト層の前記支持基板が配置される表面の反対の表面に形成された電極層（電極層２１，２２）とを有する半導体素子（半導体素子１）であって、前記コンタクト層は、グラフィン層で形成されていることを要旨とする。
【０００９】
本発明の特徴によれば、コンタクト層がグラフィン層で形成されていることにより、コンタクト層としてイオン注入層を形成する従来の半導体素子に比べて、半導体素子全体の厚みを薄くできる。また、半導体素子のサイズを小さくできることにより、温度変化などの外乱の影響を受けにくくすることができる。
【００１０】
本発明の特徴では、前記支持基板は、半絶縁性を有する炭化ケイ素の単結晶で形成されており、前記ドープ層は、炭化ケイ素の単結晶又は多結晶で形成されており、前記ドープ層には、ドーパントとして窒素が含まれており、前記コンタクト層及び前記電極は、保護層（保護層１４）により覆われていてもよい。
【００１１】
また、本発明は、次の特徴を有している。半絶縁性の炭化ケイ素の単結晶基板と電極層とを有する半導体素子の製造方法であって、前記炭化ケイ素単結晶基板の表面の一部の領域にドープ層をエピタキシャル成長により形成する工程と、前記形成されたドープ層の不要部分をリソグラフィにより除去する工程と、前記支持基板の表面及び前記ドープ層を覆うコンタクト層としてグラフィン層を形成する工程と、前記形成されたグラフィン層に前記ドープ層の一部が露呈するように開口部を形成する工程と、前記グラフィン層の前記支持基板が配置される表面の反対の表面に電極層を形成する工程とを有することを要旨とする。
【００１２】
本発明の特徴によれば、イオン注入装置によるイオン注入工程、及び高周波誘導加熱装置等の高温アニール装置によるアニール処理が不要であるため、製造工程を簡素化できる。
【発明の効果】
【００１３】
本発明によれば、炭化ケイ素を用いたＭＥＭＳの、一層の小型化を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の第１実施形態として示す半導体素子の構造を説明する断面図である。
【図２】図２は、本発明の実施形態として示す半導体素子の製造方法を説明する図である。
【発明を実施するための形態】
【００１５】
本発明に係る半導体素子の実施形態について、図面を参照しながら説明する。具体的に、（１）半導体素子の構成、（２）半導体素子の製造方法、（３）作用・効果、（４）その他の実施形態、（５）実施例について説明する。
【００１６】
なお、以下の図面の記載において、同一または類似の部分には、同一または類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１７】
（１）半導体素子の構成
図１は、本発明の実施形態に係る半導体素子１を説明する断面図である。実施形態では、半導体素子１は、半絶縁性の支持基板１１上に、ｎ型のドープ層１２と、グラフィン層１３と電極層２１，２２と、保護層１４とが形成されている。半導体素子１は、ＭＥＭＳ（Micro Electro Mechanical System）技術によって製造されるセンサである。
【００１８】
支持基板１１は、半絶縁性の炭化ケイ素の単結晶から形成されている。
【００１９】
ドープ層１２は、炭化ケイ素の単結晶又は多結晶で形成されており、実施形態では、ドーパントとして窒素が含まれる。ドープ層１２は、支持基板１１の表面の所定の領域にエピタキシャル成長により形成されている。ドープ層１３の厚みは、１０ｎｍ〜２０ｎｍ程度である。
【００２０】
グラフィン層１３は、複数のグラファイト単層膜から形成されている。すなわち、グラフィン層１３は、グラファイトがシート状に広がった２次元グラファイトシートから構成されている。グラフィン層１３は、支持基板１１の表面を覆うとともにドープ層１２の一部が露呈されるようにドープ層１２を覆っている。グラフィン層１３の厚みは、５ｎｍ以下とすることができる。グラフィン層１３は、電極層とのコンタクト層を構成する。
【００２１】
電極層２１，２２は、コンタクト層であるグラフィン層１３の表面に接触して形成される。電極層２１，２２は、スパッタリングにより形成される。電極層２１，２２としては、（Ａｌ，ＴａＳｉ２，Ｔｉ，Ｐｔ，Ａｕ等）を使用することができる。
【００２２】
（２）半導体素子の製造方法
図２は、本発明の実施形態に係る半導体素子の製造方法を説明する図である。
【００２３】
半導体素子１は、化学気相成長法、化学気相蒸着、又は化学蒸着により、半絶縁性の炭化ケイ素の単結晶基板の上に、結晶層を形成可能な反応炉を備えた反応装置（ＣＶＤ装置）によって製造される。
【００２４】
実施形態では、半導体素子１は、図２に示す一連の工程によって製造される。すなわち、工程Ｓ１において、ＣＶＤ装置にセットされた炭化ケイ素単結晶の支持基板１１上の表面の所定の領域を除く領域にレジスト膜を形成する。ＣＶＤ装置に、反応ガスと、キャリアガスとが導入される。実施形態では、反応ガスは、ケイ素源としてシラン（ＳｉＨ４）を含むとともに炭素源としてメタン（Ｃ３Ｈ８）を含む。また、キャリアガスは、水素を含む。
【００２５】
工程Ｓ１において、炭化ケイ素単結晶の支持基板１１の表面の所定の領域にエピタキシャル成長によってドープ層１２が形成される。
【００２６】
続いて、工程Ｓ２において、反応ガスが導入された後、反応ガス及びキャリアガスの供給を停止し、リソグラフィによるドープ層１２の不要部分を除去する。
【００２７】
次に、工程Ｓ３において、反応系を温度：１４００℃〜１８００℃、真空度：１×１０−4〜１×１０−8ｍｂａｒ以下で３０分〜１．５時間維持する。この工程Ｓ３において、グラフィン層１３が成長する。
【００２８】
工程Ｓ４において、電子ビームによってグラフィン層１３に開口部１３ｈが形成される。
【００２９】
続いて、工程Ｓ５において、開口部が形成されたグラフィン層１３の上にリソグラフィによって電極層２１，２２が形成される。続いて、グラフィン層１３及び電極層２１，２２の上に保護層１４が形成される。
【００３０】
（３）作用・効果
コンタクト層としてイオン注入層を形成する従来の半導体素子では、コンタクト層の厚みが１０ｎｍ〜１００ｎｍ程度になる。これに対して、実施形態に係る半導体素子１によれば、コンタクト層がグラフィン層１３で形成されていることにより、コンタクト層の厚みを０．５ｎｍ〜１０ｎｍとすることができる。これにより、半導体素子全体の厚みを薄くできる。また、半導体素子１のサイズを小さくできることにより、温度変化などの外乱の影響を受けにくくすることができる。
【００３１】
また、イオン注入装置によるイオン注入工程、及び高周波誘導加熱装置等の高温アニール装置によるアニール処理が不要であるため、製造工程を簡素化できる。
【００３２】
（４）その他の実施形態
上述したように、本発明の実施形態を通じて本発明の内容を開示したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００３３】
本発明は、ここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は、上述の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００３４】
（５）実施例
本発明に係る半導体素子を作製し、性能を評価した。
【００３５】
図２に示す一連の工程によって半導体素子（ＭＥＭＳ温度センサー）を製造した。工程Ｓ１に用いる反応ガスとして、シラン（ＳｉＨ４）ガスとメタン（Ｃ３Ｈ８）ガスと含む混合ガスを用いた。また、キャリアガスとしては、水素ガスを用いた。
工程Ｓ２における反応系の条件は、下記の通りに設定した。
温度：１６５０℃
真空度：１×１０−５ｍｂａｒ
反応時間：１．５時間
【００３６】
（５−１）半導体素子のサイズ
作製された半導体素子部のサイズを測定したところ１０ｎｍ×１０ｎｍであった。
【００３７】
（５−２）ゲージファクタの測定
作製された半導体素子のゲージファクタをＩ−Ｖ測定装置によって測定した。その結果、室温下において、ゲージファクターは３５であり、室温〜３００℃付近におけるゲージファクタの温度係数は、０．０１％あった。
【００３８】
従って、コンタクト層をグラフィンに置き換えた半導体素子は、従来のイオン注入方法によって作成されたコンタクト層を有する半導体素子に比べて、サイズが小型化できるとともに温度依存性も低いことが判った。
【符号の説明】
【００３９】
１…半導体素子、 １１…支持基板、 １２…ドープ層、 １３…グラフィン層、 １３ｈ…開口部、 １４…保護層、 ２１，２２…電極層
【技術分野】
【０００１】
本発明は、半絶縁性の炭化ケイ素の単結晶基板と電極層とを有する半導体素子、及びこの半導体素子の製造方法に関する。
【背景技術】
【０００２】
シリコン基板等の支持基板に、微細な機械部品、センサ、電子回路などを半導体製造プロセスを利用して作成されるＭＥＭＳ（Micro Electro-Mechanical Systems）が知られている。ＭＥＭＳは、インクジェットプリンタのヘッド、圧力センサ、ＤＮＡチップ等に応用されており、今後も光学分野、バイオテクノロジー分野などでの応用が期待されている。
【０００３】
炭化ケイ素は、ワイドバンドギャップを有することから、ＭＥＭＳの支持基板に好適に用いられる。炭化ケイ素を用いるＭＥＭＳの製造では、炭化ケイ素の不純物制御が重要になる。例えば、イオン注入と活性化アニール工程との組み合わせによって炭化ケイ素の不純物制御を行う方法が開示されている（特許文献１参照）。
【０００４】
特許文献１では、イオン注入装置によって炭化ケイ素基板に不純物となるイオンを必要な部分に注入する。次に、炭化ケイ素基板に、高周波誘導加熱装置等の高温アニール装置を用いて不純物を活性化するためのアニール処理が行われる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３１１６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、炭化ケイ素を用いたＭＥＭＳの製造に占めるイオン注入装置と高温アニール装置にかかるコストの割合が高いことや、炭化ケイ素は、不純物の拡散速度が小さく、これら装置を使用しても不純物制御が難しいことから、炭化ケイ素を用いたＭＥＭＳの製造に更なる改良が求められていた。また、炭化ケイ素にイオンを注入してイオン注入層を形成することから、炭化ケイ素の厚みに制約があり、ＭＥＭＳ全体の厚みを現状よりも薄くすることが困難であった。
【０００７】
そこで、本発明は、炭化ケイ素を用いたＭＥＭＳの、一層の小型化を実現することが可能な半導体素子、及びこの半導体素子の製造方法の提供を目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するため、本発明は、次の特徴を有している。半絶縁性の支持基板（支持基板１１）と、前記支持基板の表面における一部の領域に形成されたドープ層（ドープ層１２）と、前記支持基板の表面を覆うとともに前記ドープ層の一部が露呈されるように前記ドープ層を覆うコンタクト層（グラフィン層１３）と、前記コンタクト層の前記支持基板が配置される表面の反対の表面に形成された電極層（電極層２１，２２）とを有する半導体素子（半導体素子１）であって、前記コンタクト層は、グラフィン層で形成されていることを要旨とする。
【０００９】
本発明の特徴によれば、コンタクト層がグラフィン層で形成されていることにより、コンタクト層としてイオン注入層を形成する従来の半導体素子に比べて、半導体素子全体の厚みを薄くできる。また、半導体素子のサイズを小さくできることにより、温度変化などの外乱の影響を受けにくくすることができる。
【００１０】
本発明の特徴では、前記支持基板は、半絶縁性を有する炭化ケイ素の単結晶で形成されており、前記ドープ層は、炭化ケイ素の単結晶又は多結晶で形成されており、前記ドープ層には、ドーパントとして窒素が含まれており、前記コンタクト層及び前記電極は、保護層（保護層１４）により覆われていてもよい。
【００１１】
また、本発明は、次の特徴を有している。半絶縁性の炭化ケイ素の単結晶基板と電極層とを有する半導体素子の製造方法であって、前記炭化ケイ素単結晶基板の表面の一部の領域にドープ層をエピタキシャル成長により形成する工程と、前記形成されたドープ層の不要部分をリソグラフィにより除去する工程と、前記支持基板の表面及び前記ドープ層を覆うコンタクト層としてグラフィン層を形成する工程と、前記形成されたグラフィン層に前記ドープ層の一部が露呈するように開口部を形成する工程と、前記グラフィン層の前記支持基板が配置される表面の反対の表面に電極層を形成する工程とを有することを要旨とする。
【００１２】
本発明の特徴によれば、イオン注入装置によるイオン注入工程、及び高周波誘導加熱装置等の高温アニール装置によるアニール処理が不要であるため、製造工程を簡素化できる。
【発明の効果】
【００１３】
本発明によれば、炭化ケイ素を用いたＭＥＭＳの、一層の小型化を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の第１実施形態として示す半導体素子の構造を説明する断面図である。
【図２】図２は、本発明の実施形態として示す半導体素子の製造方法を説明する図である。
【発明を実施するための形態】
【００１５】
本発明に係る半導体素子の実施形態について、図面を参照しながら説明する。具体的に、（１）半導体素子の構成、（２）半導体素子の製造方法、（３）作用・効果、（４）その他の実施形態、（５）実施例について説明する。
【００１６】
なお、以下の図面の記載において、同一または類似の部分には、同一または類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１７】
（１）半導体素子の構成
図１は、本発明の実施形態に係る半導体素子１を説明する断面図である。実施形態では、半導体素子１は、半絶縁性の支持基板１１上に、ｎ型のドープ層１２と、グラフィン層１３と電極層２１，２２と、保護層１４とが形成されている。半導体素子１は、ＭＥＭＳ（Micro Electro Mechanical System）技術によって製造されるセンサである。
【００１８】
支持基板１１は、半絶縁性の炭化ケイ素の単結晶から形成されている。
【００１９】
ドープ層１２は、炭化ケイ素の単結晶又は多結晶で形成されており、実施形態では、ドーパントとして窒素が含まれる。ドープ層１２は、支持基板１１の表面の所定の領域にエピタキシャル成長により形成されている。ドープ層１３の厚みは、１０ｎｍ〜２０ｎｍ程度である。
【００２０】
グラフィン層１３は、複数のグラファイト単層膜から形成されている。すなわち、グラフィン層１３は、グラファイトがシート状に広がった２次元グラファイトシートから構成されている。グラフィン層１３は、支持基板１１の表面を覆うとともにドープ層１２の一部が露呈されるようにドープ層１２を覆っている。グラフィン層１３の厚みは、５ｎｍ以下とすることができる。グラフィン層１３は、電極層とのコンタクト層を構成する。
【００２１】
電極層２１，２２は、コンタクト層であるグラフィン層１３の表面に接触して形成される。電極層２１，２２は、スパッタリングにより形成される。電極層２１，２２としては、（Ａｌ，ＴａＳｉ２，Ｔｉ，Ｐｔ，Ａｕ等）を使用することができる。
【００２２】
（２）半導体素子の製造方法
図２は、本発明の実施形態に係る半導体素子の製造方法を説明する図である。
【００２３】
半導体素子１は、化学気相成長法、化学気相蒸着、又は化学蒸着により、半絶縁性の炭化ケイ素の単結晶基板の上に、結晶層を形成可能な反応炉を備えた反応装置（ＣＶＤ装置）によって製造される。
【００２４】
実施形態では、半導体素子１は、図２に示す一連の工程によって製造される。すなわち、工程Ｓ１において、ＣＶＤ装置にセットされた炭化ケイ素単結晶の支持基板１１上の表面の所定の領域を除く領域にレジスト膜を形成する。ＣＶＤ装置に、反応ガスと、キャリアガスとが導入される。実施形態では、反応ガスは、ケイ素源としてシラン（ＳｉＨ４）を含むとともに炭素源としてメタン（Ｃ３Ｈ８）を含む。また、キャリアガスは、水素を含む。
【００２５】
工程Ｓ１において、炭化ケイ素単結晶の支持基板１１の表面の所定の領域にエピタキシャル成長によってドープ層１２が形成される。
【００２６】
続いて、工程Ｓ２において、反応ガスが導入された後、反応ガス及びキャリアガスの供給を停止し、リソグラフィによるドープ層１２の不要部分を除去する。
【００２７】
次に、工程Ｓ３において、反応系を温度：１４００℃〜１８００℃、真空度：１×１０−4〜１×１０−8ｍｂａｒ以下で３０分〜１．５時間維持する。この工程Ｓ３において、グラフィン層１３が成長する。
【００２８】
工程Ｓ４において、電子ビームによってグラフィン層１３に開口部１３ｈが形成される。
【００２９】
続いて、工程Ｓ５において、開口部が形成されたグラフィン層１３の上にリソグラフィによって電極層２１，２２が形成される。続いて、グラフィン層１３及び電極層２１，２２の上に保護層１４が形成される。
【００３０】
（３）作用・効果
コンタクト層としてイオン注入層を形成する従来の半導体素子では、コンタクト層の厚みが１０ｎｍ〜１００ｎｍ程度になる。これに対して、実施形態に係る半導体素子１によれば、コンタクト層がグラフィン層１３で形成されていることにより、コンタクト層の厚みを０．５ｎｍ〜１０ｎｍとすることができる。これにより、半導体素子全体の厚みを薄くできる。また、半導体素子１のサイズを小さくできることにより、温度変化などの外乱の影響を受けにくくすることができる。
【００３１】
また、イオン注入装置によるイオン注入工程、及び高周波誘導加熱装置等の高温アニール装置によるアニール処理が不要であるため、製造工程を簡素化できる。
【００３２】
（４）その他の実施形態
上述したように、本発明の実施形態を通じて本発明の内容を開示したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００３３】
本発明は、ここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は、上述の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００３４】
（５）実施例
本発明に係る半導体素子を作製し、性能を評価した。
【００３５】
図２に示す一連の工程によって半導体素子（ＭＥＭＳ温度センサー）を製造した。工程Ｓ１に用いる反応ガスとして、シラン（ＳｉＨ４）ガスとメタン（Ｃ３Ｈ８）ガスと含む混合ガスを用いた。また、キャリアガスとしては、水素ガスを用いた。
工程Ｓ２における反応系の条件は、下記の通りに設定した。
温度：１６５０℃
真空度：１×１０−５ｍｂａｒ
反応時間：１．５時間
【００３６】
（５−１）半導体素子のサイズ
作製された半導体素子部のサイズを測定したところ１０ｎｍ×１０ｎｍであった。
【００３７】
（５−２）ゲージファクタの測定
作製された半導体素子のゲージファクタをＩ−Ｖ測定装置によって測定した。その結果、室温下において、ゲージファクターは３５であり、室温〜３００℃付近におけるゲージファクタの温度係数は、０．０１％あった。
【００３８】
従って、コンタクト層をグラフィンに置き換えた半導体素子は、従来のイオン注入方法によって作成されたコンタクト層を有する半導体素子に比べて、サイズが小型化できるとともに温度依存性も低いことが判った。
【符号の説明】
【００３９】
１…半導体素子、 １１…支持基板、 １２…ドープ層、 １３…グラフィン層、 １３ｈ…開口部、 １４…保護層、 ２１，２２…電極層
【特許請求の範囲】
【請求項１】
半絶縁性の支持基板と、
前記支持基板の表面における一部の領域に形成されたドープ層と、
前記支持基板の表面を覆うとともに前記ドープ層の一部が露呈されるように前記ドープ層を覆うコンタクト層と、
前記コンタクト層の前記支持基板が配置される表面の反対の表面に形成された電極層と
を有する半導体素子であって、
前記コンタクト層は、グラフィン層で形成されている
ことを特徴とする半導体素子。
【請求項２】
前記支持基板は、半絶縁性を有する炭化ケイ素の単結晶で形成されており、
前記ドープ層は、炭化ケイ素の単結晶又は多結晶で形成されるとともに、前記ドープ層にはドーパントとして窒素が含まれており、
前記コンタクト層及び前記電極層は、保護層により覆われている
ことを特徴とする請求項１に記載の半導体素子。
【請求項３】
半絶縁性の炭化ケイ素の単結晶基板と電極層とを有する半導体素子の製造方法であって、
前記炭化ケイ素単結晶基板の表面の一部の領域にドープ層をエピタキシャル成長により形成する工程と、
前記形成されたドープ層の不要部分をリソグラフィにより除去する工程と、
前記支持基板の表面及び前記ドープ層を覆うコンタクト層としてグラフィン層を形成する工程と、
前記ドープ層の一部が露呈するように前記グラフィン層に開口部を形成する工程と、
前記グラフィン層の前記支持基板が配置される表面の反対の表面に電極層を形成する工程と
を有する半導体素子の製造方法。
【請求項１】
半絶縁性の支持基板と、
前記支持基板の表面における一部の領域に形成されたドープ層と、
前記支持基板の表面を覆うとともに前記ドープ層の一部が露呈されるように前記ドープ層を覆うコンタクト層と、
前記コンタクト層の前記支持基板が配置される表面の反対の表面に形成された電極層と
を有する半導体素子であって、
前記コンタクト層は、グラフィン層で形成されている
ことを特徴とする半導体素子。
【請求項２】
前記支持基板は、半絶縁性を有する炭化ケイ素の単結晶で形成されており、
前記ドープ層は、炭化ケイ素の単結晶又は多結晶で形成されるとともに、前記ドープ層にはドーパントとして窒素が含まれており、
前記コンタクト層及び前記電極層は、保護層により覆われている
ことを特徴とする請求項１に記載の半導体素子。
【請求項３】
半絶縁性の炭化ケイ素の単結晶基板と電極層とを有する半導体素子の製造方法であって、
前記炭化ケイ素単結晶基板の表面の一部の領域にドープ層をエピタキシャル成長により形成する工程と、
前記形成されたドープ層の不要部分をリソグラフィにより除去する工程と、
前記支持基板の表面及び前記ドープ層を覆うコンタクト層としてグラフィン層を形成する工程と、
前記ドープ層の一部が露呈するように前記グラフィン層に開口部を形成する工程と、
前記グラフィン層の前記支持基板が配置される表面の反対の表面に電極層を形成する工程と
を有する半導体素子の製造方法。
【図１】
【図２】
【図２】
【公開番号】特開２０１２−１４８３９３（Ｐ２０１２−１４８３９３Ａ）
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願番号】特願２０１１−１０９７２（Ｐ２０１１−１０９７２）
【出願日】平成２３年１月２１日（２０１１．１．２１）
【出願人】（０００００５２７８）株式会社ブリヂストン (11,469)
【Ｆターム（参考）】
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願日】平成２３年１月２１日（２０１１．１．２１）
【出願人】（０００００５２７８）株式会社ブリヂストン (11,469)
【Ｆターム（参考）】
[ Back to top ]