半導体装置および半導体装置の製造方法
【課題】電極パッドのプローブ領域とボンディング領域とを、光学顕微鏡による拡大観察で明確に識別することができる半導体装置を提供する。
【解決手段】半導体基板に形成された回路と接続される下層メタル配線２０と、下層メタル配線２０の上に形成され、複数のビアホール３５、３６を有する層間絶縁膜３０と、複数のビアホール３５、３６を埋める複数の配線部４０と、層間絶縁膜３０及び複数の配線部４０の上に形成され、複数の配線部４０を介して下層メタル配線２０と電気的に接続する上層メタル配線５０とを具備する。層間絶縁膜３０は、複数の第１ビアホール３５を有する第１絶縁部３１と、複数の第２ビアホール３６を有する第２絶縁部３２と、第１絶縁部３１と第２絶縁部３２との間に位置し、上面が平らな第３絶縁部３３とを備える。
【解決手段】半導体基板に形成された回路と接続される下層メタル配線２０と、下層メタル配線２０の上に形成され、複数のビアホール３５、３６を有する層間絶縁膜３０と、複数のビアホール３５、３６を埋める複数の配線部４０と、層間絶縁膜３０及び複数の配線部４０の上に形成され、複数の配線部４０を介して下層メタル配線２０と電気的に接続する上層メタル配線５０とを具備する。層間絶縁膜３０は、複数の第１ビアホール３５を有する第１絶縁部３１と、複数の第２ビアホール３６を有する第２絶縁部３２と、第１絶縁部３１と第２絶縁部３２との間に位置し、上面が平らな第３絶縁部３３とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関し、特に、電極パッドに関する。
【背景技術】
【０００２】
半導体装置は回路が作り込まれると、プローブを用いて電気特性の検査が行われる。しかし、検査で使用される半導体装置の電極パッドは、プローブの接触に起因するプローブ跡などのダメージがあると、ボンディングワイヤとの接合不良を起こし易い。そこで、半導体装置の電極パッドは、プローブを接触させるプローブ領域と、ボンディングワイヤが接合するボンディング領域とを分けておくことが好ましい。
【０００３】
電極パッドを備える半導体装置に関する技術が、特許文献１に開示されている。特許文献１に記載の半導体装置は、ボンディングパッドと、ボンディングパッドに設けられたエリア識別マークとを含む。ボンディングパッドは、第一領域と、第二領域と、第一領域と第二領域との間に設けられた第三領域とを含む。エリア識別マークは、第一領域と第三領域との境界を示すエリア識別マークと、第二領域と第三領域との境界を示すエリア識別マークとを含む。そして、第一領域と第二領域とは、何れも、試験用プローブ接触領域とすることが出来るように構成されている。このような半導体装置は、第一領域と第三領域との境界、又は第二領域と第三領域との境界を検知して、第一領域と第二領域との何れか一方をボンディング領域として選択することができるというものである。
【０００４】
電極パッドを備える半導体装置に関する他の技術が、特許文献２に開示されている。特許文献２に記載の半導体装置は、電極パッドに対してテストプローブを当接させるプローブエリアマークを備える。プローブエリアマークは、電極パッドと離間して配設されることを特徴とする。このような半導体装置は、確実にプローブエリアマークを認識することができ、正確に検査を行うことが可能になるというものである。
【０００５】
その他、電極パッドを備える半導体装置に関する技術として、特許文献３〜特許文献５が挙げられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１０９９１７号公報
【特許文献２】特開２００６−６６５６１号公報
【特許文献３】特開２００５−２５１８３１号公報
【特許文献４】特開２００５−５１０５８号公報
【特許文献５】特開平５−１０９８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
プローブ領域とボンディング領域とが分けられた電極パッドは、ボンディング領域にプローブ跡などのダメージが及びにくく、ボンディングワイヤとの接合不良を防止することができる。しかし、ダメージがボンディング領域にまで及んでしまうこともあり、その場合、接合不良を十分に防止することはできない。そこで、半導体装置の製造工程では、光学顕微鏡を用いてボンディング領域にダメージが及んでいるか否かを確認する検査を行っている。しかし、電極パッドのどの領域がプローブ領域であり、どの領域がボンディング領域であるかを、光学顕微鏡による拡大観察で明確に識別することは大変困難である。
【課題を解決するための手段】
【０００８】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
本発明の半導体装置（１）は、半導体基板に形成された回路と接続される下層メタル配線（２０）と、下層メタル配線（２０）の上に形成され、複数のビアホール（３５、３６）を有する層間絶縁膜（３０）と、複数のビアホール（３５、３６）を埋める複数の配線部（４０）と、層間絶縁膜（３０）及び複数の配線部（４０）の上に形成され、複数の配線部（４０）を介して下層メタル配線（２０）と電気的に接続する上層メタル配線（５０）とを具備する。層間絶縁膜（３０）は、複数の第１ビアホール（３５）を有する第１絶縁部（３１）と、複数の第２ビアホール（３６）を有する第２絶縁部（３２）と、第１絶縁部（３１）と第２絶縁部（３２）との間に位置し、上面が平らな第３絶縁部（３３）とを備える。
【００１０】
本発明の半導体装置（１）の製造方法は、半導体基板の回路と接続している下層メタル配線（２０）の上に、層間絶縁膜（３０）を形成するステップと、層間絶縁膜（３０）をエッチングし、複数の第１ビアホール（３５）を有する第１絶縁部（３１）と、複数の第２ビアホール（３６）を有する第２絶縁膜（３２）と、第１絶縁部（３１）と第２絶縁部（３２）との間に上面が平らな第３絶縁部（３３）とを形成するステップと、複数の第１ビアホール（３５）及び複数の第２ビアホール（３６）を埋める金属（４５）を形成するステップと、複数の第１ビアホール（３５）及び複数の第２ビアホール（３６）よりも高く形成された金属（４５）を除去するステップと、第１絶縁部（３１）、第２絶縁部（３２）、複数の第１ビアホール（３５）を埋める複数の第１配線部（４１）、及び、複数の第２ビアホール（３６）を埋める複数の第２配線部（４２）の上に、プローブが接触するプローブ領域（５１）であり、且つ、ボンディングワイヤが接続されるボンディング領域（５２）である上層メタル配線（５０）を形成するステップとを具備する。
【発明の効果】
【００１１】
本発明の半導体装置は、電極パッドのプローブ領域とボンディング領域とを、光学顕微鏡による拡大観察で明確に識別することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施の形態による半導体装置１の平面図である。
【図２】図２は、図１に示した電極パッド１０ａのＡ−Ａ’断面図である。
【図３】図３は、図１に示した隣接する電極パッド１０ａと電極パッド１０ｂとを拡大した平面図である。
【図４】図４は、製造途中の電極パッド１０の部分断面図である。
【図５】図５は、図４の電極パッド１０に、配線部４０となる金属４５が形成された断面図である。
【図６】図６は、図５の電極パッド１０に配線部４１と配線部４２とが形成された断面図である。
【図７】図７は、図６の電極パッド１０に上層メタル配線５０が形成された断面図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して本発明の実施の形態による半導体装置および半導体装置の製造方法を説明する。
【００１４】
図１は、本発明の実施の形態による半導体装置１の平面図である。図１を参照すると、半導体装置１は、表面に複数の電極パッド１０を具備する。各電極パッド１０は、プローブが接触する場所であり、且つ、ボンディングワイヤが接合する場所である。各電極パッド１０には、プローブが接触したときのダメージを示すプローブ跡１００が模式的に示されている。半導体装置１は、複数の電極パッド１０として、複数の電極パッド１０ａと複数の電極パッド１０ｂとを含む。電極パッド１０ａと、電極パッド１０ｂとは、Ｘ方向に交互に隣接して配置される。電極パッド１０ａは、プローブが接触する領域（プローブ領域５１）が半導体装置１の内側に位置しており、プローブ跡１００が半導体装置１の内側に示されている。一方、電極パッド１０ｂは、プローブが接触する領域（プローブ領域５１）が半導体装置の外側に位置しており、プローブ跡１００が半導体装置１の外側に示されている。尚、図１に示した半導体装置１は一例であって、図１に示した電極パッド１０の数、及び電極パッド１０ａと電極パッド１０ｂとの位置関係に限定するものではない。
【００１５】
図２は、図１に示した電極パッド１０ａのＡ−Ａ’断面図である。図２を参照すると、電極パッド１０ａは、下層メタル配線２０と、層間絶縁膜３０と、複数のビアホールに埋め込まれた配線部４０と、上層メタル配線５０とを具備する。尚、図２の断面図は、プローブが接触する前の状態を示している。
【００１６】
下層メタル配線２０は、半導体基板（図示略）に形成された回路と電気的に接続される配線である。層間絶縁膜３０は、下層メタル配線２０の上に形成され、複数のビアホールを有する。層間絶縁膜３０は、絶縁部３１と、絶縁部３２と、絶縁部３３とを含む。絶縁部３１は、後述する複数の配線部４０を形成できるように、同じ内径、且つ、等間隔に配置された複数のビアホールを有する。同様に、絶縁部３２は、複数の配線部４０を形成できるように、絶縁部３１と同じ内径、且つ、同じ間隔に配置された複数のビアホールを有する。絶縁部３３は、ビアホールを含まず、上面が全て平らに形成されている。
【００１７】
複数の配線部４０は、層間絶縁膜３０の複数のビアホールを埋め、下層メタル配線２０と上層メタル配線５０とを電気的に接続する。複数の配線部４０は、複数の配線部４１と、複数の配線部４２とを含む。配線部４１は、絶縁部３１のビアホールを埋めるように形成される。配線部４２は、絶縁部３２のビアホールを埋めるように形成される。つまり、複数の配線部４１と複数の配線部４２とは、等間隔に配置されている。
【００１８】
上層メタル配線５０は、層間絶縁膜３０及び複数の配線部４０の上に形成される配線である。上層メタル配線５０は、半導体装置１の回路が検査される際、プローブが接触する場所であり、且つ、ボンディングワイヤが接合する場所である。上層メタル配線５０は、上面に、プローブ領域５１と、ボンディング領域５２と、境界部５３とを含む。
【００１９】
プローブ領域５１は、絶縁部３１と複数の配線部４１との上に位置し、プローブが接触する領域である。プローブ領域５１は、上面に複数の凹部５１ａを含む。各凹部５１ａは、配線部４１の上に位置している。複数の凹部５１ａは、電極パッド１０ａを製造する工程で形成される凹みである。プローブ領域５１の上面の平らな領域は、絶縁部３１の上に位置する。
【００２０】
ボンディング領域５２は、絶縁部３２と複数の配線部４２との上に位置し、ボンディングワイヤが接合する領域である。ボンディング領域５２は、上面に複数の凹部５２ａを含む。各凹部５２ａは、配線部４２の上に位置している。複数の凹部５２ａは、電極パッド１０ａを製造する工程で形成される凹みである。ボンディング領域５２の上面の平らな領域は、絶縁部３２の上に位置する。
【００２１】
境界部５３は、光学顕微鏡で識別しやすいように、電極パッド１０ａをプローブ領域５１とボンディング領域５２とに区分する上面が平らな領域である。境界部５３は、絶縁部３３の上に位置する領域である。言い換えると、境界部５３は、配線部４０を下層に含まない領域である。電極パッド１０ａの表面、即ち、上層メタル配線５０を上方から平面視するように光学顕微鏡で観察すると、凹部５１ａや凹部５２ａは凹んでいるため、光学顕微鏡の光が接眼レンズに到達せず暗く見える。一方、境界部５３は、凹部５１ａや凹部５２ａのような凹みがないため、光学顕微鏡の光がほぼ接眼レンズに到達し、観察した時に明るく見える。
【００２２】
図３は、図１に示した隣接する電極パッド１０ａと電極パッド１０ｂとを拡大した平面図である。尚、図３の平面図は、プローブが接触する前の状態を示している。電極パッド１０ａ及び電極パッド１０ｂは、同様の構成であるため電極パッド１０ａを参照して説明する。
【００２３】
電極パッド１０ａは矩形の平面形状を有する。プローブ領域５１の上面には、同じ径、且つ、等間隔に配置された複数の凹部５１ａが配置している。各凹部５１ａの下層には、配線部４１が配置されている。ボンディング領域５２の上面には、同じ径、且つ、等間隔に配置された複数の凹部５２ａが配置している。各凹部５２ａの下層には、配線部４２が配置されている。凹部５１ａと凹部５２ａの各径と、配置される各間隔はそれぞれ同じである。
【００２４】
境界部５３は、平面形状が矩形であり、詳細には、上層メタル配線５０の平面形状の長辺に対して垂直方向（Ｘ方向）で、且つ、上層メタル配線５０の平面形状の短辺と同じ長さの長辺を有する。境界部５３の短辺は、プローブ領域５１とボンディング領域５２とが識別できる長さがあればよい。境界部５３は、前述したように上層メタル配線５０の上面において、プローブ領域５１とボンディング領域５２とを区分する領域である。境界部５３は、上層メタル配線５０の上面において、プローブ領域５１とボンディング領域５２とを２対１に区分する。詳細には、境界部５３をＸ方向に２等分する仮想の線を中心線１１とすると、中心線１１によって分割された電極パッド１０ａの長さ１２は全体の長さに対して２／３となり、長さ１３は全体の長さに対して１／３となる。
【００２５】
本発明の半導体装置１における電極パッド１０を光学顕微鏡で観察すると、プローブ領域５１は複数の凹部５１ａによって暗く見え、同様にボンディング領域５２は複数の凹部５２ａによって暗く見える。一方、境界部５３は、上面に凹部がなく平らなため明るく見える。このとき、図３に示すように、境界部５３は等間隔に隣接する複数の配線部４０で挟まれた形状、即ち、Ｘ方向に延びる線状の領域として観察されることになる。このように、本発明の半導体装置１は、電極パッド１０を光学顕微鏡によって拡大観察した場合、プローブ領域５１とボンディング領域５２とを、境界部５３に基づいて明確に識別することができる。
【００２６】
本発明の実施の形態による半導体装置１の製造方法を説明する。図４は、製造途中の電極パッド１０の部分断面図である。半導体基板（図示略）の回路と接続している下層メタル配線２０の上に、層間絶縁膜３０が形成される。層間絶縁膜３０はエッチングされ、同じ内径、且つ、等間隔の複数のビアホール３５を有する絶縁部３１と、絶縁部３１と同じ内径、且つ、同じ間隔の複数のビアホール３６を有する絶縁膜３２とが形成される。同時に、絶縁部３１と絶縁部３２との間に上面が平らな絶縁部３３が形成される。
【００２７】
図５は、図４の電極パッド１０に、配線部４０となる金属４５が形成された断面図である。図５を参照すると、層間絶縁膜３０に形成された複数のビアホール３５、３６を埋めるように、金属４５が形成される。
【００２８】
図６は、図５の電極パッド１０に配線部４１と配線部４２とが形成された断面図である。図６を参照すると、ビアホール３５、３６よりも高く形成された金属４５は、ドライエッチングまたはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって除去される。その結果、ビアホール３５を埋める配線部４１と、ビアホール３６を埋める配線部４２とが残る。このとき、配線部４１と配線部４２の上面は、絶縁部３１及び絶縁部３２よりも低くなる。
【００２９】
図７は、図６の電極パッド１０に上層メタル配線５０が形成された断面図である。図７を参照すると、上層メタル配線５０は、絶縁部３１、絶縁部３２、複数の配線部４１、及び複数の配線部４２の上に形成される。上層メタル配線５０の配線部４１及び配線部４２の上に相当する部位には、凹部５１ａまたは凹部５２ａが形成されている。以上の方法によって、本発明の半導体装置１は製造される。半導体装置１に係るその他の製造工程は、周知の技術を用いることができる。
【００３０】
以上のように、本発明の半導体装置１は、電極パッド１０の表面に凹部のあるプローブ領域５１及びボンディング領域５２と、電極パッド１０の表面に凹部のない境界部５３とを含む。電極パッド１０を光学顕微鏡で観察すると、凹部によってプローブ領域５１及びボンディング領域５２は暗く見え、凹部のない境界部５３は明るく見える。つまり、本発明の半導体装置１による電極パッド１０は、製造工程における光学顕微鏡の拡大観察で、プローブ領域５１とボンディング領域５２とを、明るさで明確に識別することができる。従って、本発明の半導体装置１は、ボンディング領域５２にダメージが及んでいるか否かを容易に見分けることができ、電極パッド１０とボンディングワイヤとの接合不良を防止する効果を奏する。また、本発明の半導体装置１は、プローブ領域５１とボンディング領域５２とを明確に識別するための余分なパターンを必要とせず、特に、上層メタル配線５０の下層の構成に基づいて識別できるようになるため、チップ面積を増大させない効果も奏する。
【符号の説明】
【００３１】
１ 半導体装置
１０ 電極パッド
１１ 中心線
１２、１３ 長さ
１０ａ、１０ｂ 電極パッド
２０ 下層メタル配線
３０ 層間絶縁膜
３１ 絶縁部
３２ 絶縁部
３３ 絶縁部
３５ ビアホール
３６ ビアホール
４０ 配線部
４１ 配線部
４２ 配線部
４５ 金属
５０ 上層メタル配線
５１ プローブ領域
５１ａ 凹部
５２ ボンディング領域
５２ａ 凹部
５３ 境界部
１００ プローブ跡
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関し、特に、電極パッドに関する。
【背景技術】
【０００２】
半導体装置は回路が作り込まれると、プローブを用いて電気特性の検査が行われる。しかし、検査で使用される半導体装置の電極パッドは、プローブの接触に起因するプローブ跡などのダメージがあると、ボンディングワイヤとの接合不良を起こし易い。そこで、半導体装置の電極パッドは、プローブを接触させるプローブ領域と、ボンディングワイヤが接合するボンディング領域とを分けておくことが好ましい。
【０００３】
電極パッドを備える半導体装置に関する技術が、特許文献１に開示されている。特許文献１に記載の半導体装置は、ボンディングパッドと、ボンディングパッドに設けられたエリア識別マークとを含む。ボンディングパッドは、第一領域と、第二領域と、第一領域と第二領域との間に設けられた第三領域とを含む。エリア識別マークは、第一領域と第三領域との境界を示すエリア識別マークと、第二領域と第三領域との境界を示すエリア識別マークとを含む。そして、第一領域と第二領域とは、何れも、試験用プローブ接触領域とすることが出来るように構成されている。このような半導体装置は、第一領域と第三領域との境界、又は第二領域と第三領域との境界を検知して、第一領域と第二領域との何れか一方をボンディング領域として選択することができるというものである。
【０００４】
電極パッドを備える半導体装置に関する他の技術が、特許文献２に開示されている。特許文献２に記載の半導体装置は、電極パッドに対してテストプローブを当接させるプローブエリアマークを備える。プローブエリアマークは、電極パッドと離間して配設されることを特徴とする。このような半導体装置は、確実にプローブエリアマークを認識することができ、正確に検査を行うことが可能になるというものである。
【０００５】
その他、電極パッドを備える半導体装置に関する技術として、特許文献３〜特許文献５が挙げられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１０９９１７号公報
【特許文献２】特開２００６−６６５６１号公報
【特許文献３】特開２００５−２５１８３１号公報
【特許文献４】特開２００５−５１０５８号公報
【特許文献５】特開平５−１０９８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
プローブ領域とボンディング領域とが分けられた電極パッドは、ボンディング領域にプローブ跡などのダメージが及びにくく、ボンディングワイヤとの接合不良を防止することができる。しかし、ダメージがボンディング領域にまで及んでしまうこともあり、その場合、接合不良を十分に防止することはできない。そこで、半導体装置の製造工程では、光学顕微鏡を用いてボンディング領域にダメージが及んでいるか否かを確認する検査を行っている。しかし、電極パッドのどの領域がプローブ領域であり、どの領域がボンディング領域であるかを、光学顕微鏡による拡大観察で明確に識別することは大変困難である。
【課題を解決するための手段】
【０００８】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
本発明の半導体装置（１）は、半導体基板に形成された回路と接続される下層メタル配線（２０）と、下層メタル配線（２０）の上に形成され、複数のビアホール（３５、３６）を有する層間絶縁膜（３０）と、複数のビアホール（３５、３６）を埋める複数の配線部（４０）と、層間絶縁膜（３０）及び複数の配線部（４０）の上に形成され、複数の配線部（４０）を介して下層メタル配線（２０）と電気的に接続する上層メタル配線（５０）とを具備する。層間絶縁膜（３０）は、複数の第１ビアホール（３５）を有する第１絶縁部（３１）と、複数の第２ビアホール（３６）を有する第２絶縁部（３２）と、第１絶縁部（３１）と第２絶縁部（３２）との間に位置し、上面が平らな第３絶縁部（３３）とを備える。
【００１０】
本発明の半導体装置（１）の製造方法は、半導体基板の回路と接続している下層メタル配線（２０）の上に、層間絶縁膜（３０）を形成するステップと、層間絶縁膜（３０）をエッチングし、複数の第１ビアホール（３５）を有する第１絶縁部（３１）と、複数の第２ビアホール（３６）を有する第２絶縁膜（３２）と、第１絶縁部（３１）と第２絶縁部（３２）との間に上面が平らな第３絶縁部（３３）とを形成するステップと、複数の第１ビアホール（３５）及び複数の第２ビアホール（３６）を埋める金属（４５）を形成するステップと、複数の第１ビアホール（３５）及び複数の第２ビアホール（３６）よりも高く形成された金属（４５）を除去するステップと、第１絶縁部（３１）、第２絶縁部（３２）、複数の第１ビアホール（３５）を埋める複数の第１配線部（４１）、及び、複数の第２ビアホール（３６）を埋める複数の第２配線部（４２）の上に、プローブが接触するプローブ領域（５１）であり、且つ、ボンディングワイヤが接続されるボンディング領域（５２）である上層メタル配線（５０）を形成するステップとを具備する。
【発明の効果】
【００１１】
本発明の半導体装置は、電極パッドのプローブ領域とボンディング領域とを、光学顕微鏡による拡大観察で明確に識別することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施の形態による半導体装置１の平面図である。
【図２】図２は、図１に示した電極パッド１０ａのＡ−Ａ’断面図である。
【図３】図３は、図１に示した隣接する電極パッド１０ａと電極パッド１０ｂとを拡大した平面図である。
【図４】図４は、製造途中の電極パッド１０の部分断面図である。
【図５】図５は、図４の電極パッド１０に、配線部４０となる金属４５が形成された断面図である。
【図６】図６は、図５の電極パッド１０に配線部４１と配線部４２とが形成された断面図である。
【図７】図７は、図６の電極パッド１０に上層メタル配線５０が形成された断面図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して本発明の実施の形態による半導体装置および半導体装置の製造方法を説明する。
【００１４】
図１は、本発明の実施の形態による半導体装置１の平面図である。図１を参照すると、半導体装置１は、表面に複数の電極パッド１０を具備する。各電極パッド１０は、プローブが接触する場所であり、且つ、ボンディングワイヤが接合する場所である。各電極パッド１０には、プローブが接触したときのダメージを示すプローブ跡１００が模式的に示されている。半導体装置１は、複数の電極パッド１０として、複数の電極パッド１０ａと複数の電極パッド１０ｂとを含む。電極パッド１０ａと、電極パッド１０ｂとは、Ｘ方向に交互に隣接して配置される。電極パッド１０ａは、プローブが接触する領域（プローブ領域５１）が半導体装置１の内側に位置しており、プローブ跡１００が半導体装置１の内側に示されている。一方、電極パッド１０ｂは、プローブが接触する領域（プローブ領域５１）が半導体装置の外側に位置しており、プローブ跡１００が半導体装置１の外側に示されている。尚、図１に示した半導体装置１は一例であって、図１に示した電極パッド１０の数、及び電極パッド１０ａと電極パッド１０ｂとの位置関係に限定するものではない。
【００１５】
図２は、図１に示した電極パッド１０ａのＡ−Ａ’断面図である。図２を参照すると、電極パッド１０ａは、下層メタル配線２０と、層間絶縁膜３０と、複数のビアホールに埋め込まれた配線部４０と、上層メタル配線５０とを具備する。尚、図２の断面図は、プローブが接触する前の状態を示している。
【００１６】
下層メタル配線２０は、半導体基板（図示略）に形成された回路と電気的に接続される配線である。層間絶縁膜３０は、下層メタル配線２０の上に形成され、複数のビアホールを有する。層間絶縁膜３０は、絶縁部３１と、絶縁部３２と、絶縁部３３とを含む。絶縁部３１は、後述する複数の配線部４０を形成できるように、同じ内径、且つ、等間隔に配置された複数のビアホールを有する。同様に、絶縁部３２は、複数の配線部４０を形成できるように、絶縁部３１と同じ内径、且つ、同じ間隔に配置された複数のビアホールを有する。絶縁部３３は、ビアホールを含まず、上面が全て平らに形成されている。
【００１７】
複数の配線部４０は、層間絶縁膜３０の複数のビアホールを埋め、下層メタル配線２０と上層メタル配線５０とを電気的に接続する。複数の配線部４０は、複数の配線部４１と、複数の配線部４２とを含む。配線部４１は、絶縁部３１のビアホールを埋めるように形成される。配線部４２は、絶縁部３２のビアホールを埋めるように形成される。つまり、複数の配線部４１と複数の配線部４２とは、等間隔に配置されている。
【００１８】
上層メタル配線５０は、層間絶縁膜３０及び複数の配線部４０の上に形成される配線である。上層メタル配線５０は、半導体装置１の回路が検査される際、プローブが接触する場所であり、且つ、ボンディングワイヤが接合する場所である。上層メタル配線５０は、上面に、プローブ領域５１と、ボンディング領域５２と、境界部５３とを含む。
【００１９】
プローブ領域５１は、絶縁部３１と複数の配線部４１との上に位置し、プローブが接触する領域である。プローブ領域５１は、上面に複数の凹部５１ａを含む。各凹部５１ａは、配線部４１の上に位置している。複数の凹部５１ａは、電極パッド１０ａを製造する工程で形成される凹みである。プローブ領域５１の上面の平らな領域は、絶縁部３１の上に位置する。
【００２０】
ボンディング領域５２は、絶縁部３２と複数の配線部４２との上に位置し、ボンディングワイヤが接合する領域である。ボンディング領域５２は、上面に複数の凹部５２ａを含む。各凹部５２ａは、配線部４２の上に位置している。複数の凹部５２ａは、電極パッド１０ａを製造する工程で形成される凹みである。ボンディング領域５２の上面の平らな領域は、絶縁部３２の上に位置する。
【００２１】
境界部５３は、光学顕微鏡で識別しやすいように、電極パッド１０ａをプローブ領域５１とボンディング領域５２とに区分する上面が平らな領域である。境界部５３は、絶縁部３３の上に位置する領域である。言い換えると、境界部５３は、配線部４０を下層に含まない領域である。電極パッド１０ａの表面、即ち、上層メタル配線５０を上方から平面視するように光学顕微鏡で観察すると、凹部５１ａや凹部５２ａは凹んでいるため、光学顕微鏡の光が接眼レンズに到達せず暗く見える。一方、境界部５３は、凹部５１ａや凹部５２ａのような凹みがないため、光学顕微鏡の光がほぼ接眼レンズに到達し、観察した時に明るく見える。
【００２２】
図３は、図１に示した隣接する電極パッド１０ａと電極パッド１０ｂとを拡大した平面図である。尚、図３の平面図は、プローブが接触する前の状態を示している。電極パッド１０ａ及び電極パッド１０ｂは、同様の構成であるため電極パッド１０ａを参照して説明する。
【００２３】
電極パッド１０ａは矩形の平面形状を有する。プローブ領域５１の上面には、同じ径、且つ、等間隔に配置された複数の凹部５１ａが配置している。各凹部５１ａの下層には、配線部４１が配置されている。ボンディング領域５２の上面には、同じ径、且つ、等間隔に配置された複数の凹部５２ａが配置している。各凹部５２ａの下層には、配線部４２が配置されている。凹部５１ａと凹部５２ａの各径と、配置される各間隔はそれぞれ同じである。
【００２４】
境界部５３は、平面形状が矩形であり、詳細には、上層メタル配線５０の平面形状の長辺に対して垂直方向（Ｘ方向）で、且つ、上層メタル配線５０の平面形状の短辺と同じ長さの長辺を有する。境界部５３の短辺は、プローブ領域５１とボンディング領域５２とが識別できる長さがあればよい。境界部５３は、前述したように上層メタル配線５０の上面において、プローブ領域５１とボンディング領域５２とを区分する領域である。境界部５３は、上層メタル配線５０の上面において、プローブ領域５１とボンディング領域５２とを２対１に区分する。詳細には、境界部５３をＸ方向に２等分する仮想の線を中心線１１とすると、中心線１１によって分割された電極パッド１０ａの長さ１２は全体の長さに対して２／３となり、長さ１３は全体の長さに対して１／３となる。
【００２５】
本発明の半導体装置１における電極パッド１０を光学顕微鏡で観察すると、プローブ領域５１は複数の凹部５１ａによって暗く見え、同様にボンディング領域５２は複数の凹部５２ａによって暗く見える。一方、境界部５３は、上面に凹部がなく平らなため明るく見える。このとき、図３に示すように、境界部５３は等間隔に隣接する複数の配線部４０で挟まれた形状、即ち、Ｘ方向に延びる線状の領域として観察されることになる。このように、本発明の半導体装置１は、電極パッド１０を光学顕微鏡によって拡大観察した場合、プローブ領域５１とボンディング領域５２とを、境界部５３に基づいて明確に識別することができる。
【００２６】
本発明の実施の形態による半導体装置１の製造方法を説明する。図４は、製造途中の電極パッド１０の部分断面図である。半導体基板（図示略）の回路と接続している下層メタル配線２０の上に、層間絶縁膜３０が形成される。層間絶縁膜３０はエッチングされ、同じ内径、且つ、等間隔の複数のビアホール３５を有する絶縁部３１と、絶縁部３１と同じ内径、且つ、同じ間隔の複数のビアホール３６を有する絶縁膜３２とが形成される。同時に、絶縁部３１と絶縁部３２との間に上面が平らな絶縁部３３が形成される。
【００２７】
図５は、図４の電極パッド１０に、配線部４０となる金属４５が形成された断面図である。図５を参照すると、層間絶縁膜３０に形成された複数のビアホール３５、３６を埋めるように、金属４５が形成される。
【００２８】
図６は、図５の電極パッド１０に配線部４１と配線部４２とが形成された断面図である。図６を参照すると、ビアホール３５、３６よりも高く形成された金属４５は、ドライエッチングまたはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって除去される。その結果、ビアホール３５を埋める配線部４１と、ビアホール３６を埋める配線部４２とが残る。このとき、配線部４１と配線部４２の上面は、絶縁部３１及び絶縁部３２よりも低くなる。
【００２９】
図７は、図６の電極パッド１０に上層メタル配線５０が形成された断面図である。図７を参照すると、上層メタル配線５０は、絶縁部３１、絶縁部３２、複数の配線部４１、及び複数の配線部４２の上に形成される。上層メタル配線５０の配線部４１及び配線部４２の上に相当する部位には、凹部５１ａまたは凹部５２ａが形成されている。以上の方法によって、本発明の半導体装置１は製造される。半導体装置１に係るその他の製造工程は、周知の技術を用いることができる。
【００３０】
以上のように、本発明の半導体装置１は、電極パッド１０の表面に凹部のあるプローブ領域５１及びボンディング領域５２と、電極パッド１０の表面に凹部のない境界部５３とを含む。電極パッド１０を光学顕微鏡で観察すると、凹部によってプローブ領域５１及びボンディング領域５２は暗く見え、凹部のない境界部５３は明るく見える。つまり、本発明の半導体装置１による電極パッド１０は、製造工程における光学顕微鏡の拡大観察で、プローブ領域５１とボンディング領域５２とを、明るさで明確に識別することができる。従って、本発明の半導体装置１は、ボンディング領域５２にダメージが及んでいるか否かを容易に見分けることができ、電極パッド１０とボンディングワイヤとの接合不良を防止する効果を奏する。また、本発明の半導体装置１は、プローブ領域５１とボンディング領域５２とを明確に識別するための余分なパターンを必要とせず、特に、上層メタル配線５０の下層の構成に基づいて識別できるようになるため、チップ面積を増大させない効果も奏する。
【符号の説明】
【００３１】
１ 半導体装置
１０ 電極パッド
１１ 中心線
１２、１３ 長さ
１０ａ、１０ｂ 電極パッド
２０ 下層メタル配線
３０ 層間絶縁膜
３１ 絶縁部
３２ 絶縁部
３３ 絶縁部
３５ ビアホール
３６ ビアホール
４０ 配線部
４１ 配線部
４２ 配線部
４５ 金属
５０ 上層メタル配線
５１ プローブ領域
５１ａ 凹部
５２ ボンディング領域
５２ａ 凹部
５３ 境界部
１００ プローブ跡
【特許請求の範囲】
【請求項１】
半導体基板に形成された回路と接続される下層メタル配線と、
前記下層メタル配線の上に形成され、複数のビアホールを有する層間絶縁膜と、
前記複数のビアホールを埋める複数の配線部と、
前記層間絶縁膜及び前記複数の配線部の上に形成され、前記複数の配線部を介して前記下層メタル配線と電気的に接続する上層メタル配線と
を具備し、
前記層間絶縁膜は、
複数の第１ビアホールを有する第１絶縁部と、
複数の第２ビアホールを有する第２絶縁部と、
前記第１絶縁部と前記第２絶縁部との間に位置し、上面が平らな第３絶縁部と
を備える
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記上層メタル配線は、
前記複数の第１ビアホールを埋める前記複数の配線部としての複数の第１配線部と、前記第１絶縁部との上に位置するプローブ領域と、
前記複数の第２ビアホールを埋める前記複数の配線部としての複数の第２配線部と、前記第２絶縁部との上に位置するボンディング領域と、
前記第３絶縁部の上に位置する境界部と
を備え、
前記プローブ領域は、
前記複数の第１配線部の上に位置する上面に、複数の第１凹部
を含み、
前記ボンディング領域は、
前記複数の第２配線部の上に位置する上面に、複数の第２凹部
を含み、
前記境界部の上面は平らである
半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置であって、
前記上層メタル配線は、平面形状が矩形であり、
前記境界部は、平面形状が、前記上層メタル配線の平面形状の長辺に対して垂直方向で、且つ、前記上層メタル配線の平面形状の短辺と同じ長さである長辺を有する矩形である
半導体装置。
【請求項４】
半導体基板の回路と接続している下層メタル配線の上に、層間絶縁膜を形成するステップと、
前記層間絶縁膜をエッチングし、複数の第１ビアホールを有する第１絶縁部と、複数の第２ビアホールを有する第２絶縁膜と、前記第１絶縁部と前記第２絶縁部との間に上面が平らな第３絶縁部とを形成するステップと、
前記複数の第１ビアホール及び前記複数の第２ビアホールを埋める金属を形成するステップと、
前記複数の第１ビアホール及び前記複数の第２ビアホールよりも高く形成された前記金属を除去するステップと、
前記第１絶縁部、前記第２絶縁部、前記複数の第１ビアホールを埋める複数の第１配線部、及び、前記複数の第２ビアホールを埋める複数の第２配線部の上に、プローブが接触するプローブ領域であり、且つ、ボンディングワイヤが接続されるボンディング領域である上層メタル配線を形成するステップと
を具備する
半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法であって、
前記プローブ領域は、前記第１絶縁部と前記複数の第１配線部との上に位置し、前記複数の第１配線部の上に位置する上面には複数の第１凹部を含み、
前記ボンディング領域は、前記第２絶縁部と前記複数の第２配線部との上に位置し、前記複数の第２配線部の上に位置する上面には複数の第２凹部を含む
半導体装置の製造方法。
【請求項６】
請求項４又は５に記載の半導体装置の製造方法であって、
前記第３絶縁部を形成するステップは、
前記第３絶縁部の平面形状を、矩形の平面形状を有する前記上層メタル配線の長辺に対して垂直方向で、且つ、前記上層メタル配線の短辺と同じ長さである長辺を有する矩形状に形成するステップ
を備える
半導体装置の製造方法。
【請求項１】
半導体基板に形成された回路と接続される下層メタル配線と、
前記下層メタル配線の上に形成され、複数のビアホールを有する層間絶縁膜と、
前記複数のビアホールを埋める複数の配線部と、
前記層間絶縁膜及び前記複数の配線部の上に形成され、前記複数の配線部を介して前記下層メタル配線と電気的に接続する上層メタル配線と
を具備し、
前記層間絶縁膜は、
複数の第１ビアホールを有する第１絶縁部と、
複数の第２ビアホールを有する第２絶縁部と、
前記第１絶縁部と前記第２絶縁部との間に位置し、上面が平らな第３絶縁部と
を備える
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記上層メタル配線は、
前記複数の第１ビアホールを埋める前記複数の配線部としての複数の第１配線部と、前記第１絶縁部との上に位置するプローブ領域と、
前記複数の第２ビアホールを埋める前記複数の配線部としての複数の第２配線部と、前記第２絶縁部との上に位置するボンディング領域と、
前記第３絶縁部の上に位置する境界部と
を備え、
前記プローブ領域は、
前記複数の第１配線部の上に位置する上面に、複数の第１凹部
を含み、
前記ボンディング領域は、
前記複数の第２配線部の上に位置する上面に、複数の第２凹部
を含み、
前記境界部の上面は平らである
半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置であって、
前記上層メタル配線は、平面形状が矩形であり、
前記境界部は、平面形状が、前記上層メタル配線の平面形状の長辺に対して垂直方向で、且つ、前記上層メタル配線の平面形状の短辺と同じ長さである長辺を有する矩形である
半導体装置。
【請求項４】
半導体基板の回路と接続している下層メタル配線の上に、層間絶縁膜を形成するステップと、
前記層間絶縁膜をエッチングし、複数の第１ビアホールを有する第１絶縁部と、複数の第２ビアホールを有する第２絶縁膜と、前記第１絶縁部と前記第２絶縁部との間に上面が平らな第３絶縁部とを形成するステップと、
前記複数の第１ビアホール及び前記複数の第２ビアホールを埋める金属を形成するステップと、
前記複数の第１ビアホール及び前記複数の第２ビアホールよりも高く形成された前記金属を除去するステップと、
前記第１絶縁部、前記第２絶縁部、前記複数の第１ビアホールを埋める複数の第１配線部、及び、前記複数の第２ビアホールを埋める複数の第２配線部の上に、プローブが接触するプローブ領域であり、且つ、ボンディングワイヤが接続されるボンディング領域である上層メタル配線を形成するステップと
を具備する
半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法であって、
前記プローブ領域は、前記第１絶縁部と前記複数の第１配線部との上に位置し、前記複数の第１配線部の上に位置する上面には複数の第１凹部を含み、
前記ボンディング領域は、前記第２絶縁部と前記複数の第２配線部との上に位置し、前記複数の第２配線部の上に位置する上面には複数の第２凹部を含む
半導体装置の製造方法。
【請求項６】
請求項４又は５に記載の半導体装置の製造方法であって、
前記第３絶縁部を形成するステップは、
前記第３絶縁部の平面形状を、矩形の平面形状を有する前記上層メタル配線の長辺に対して垂直方向で、且つ、前記上層メタル配線の短辺と同じ長さである長辺を有する矩形状に形成するステップ
を備える
半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−２１６５３７（Ｐ２０１１−２１６５３７Ａ）
【公開日】平成２３年１０月２７日（２０１１．１０．２７）
【国際特許分類】
【出願番号】特願２０１０−８０７９６（Ｐ２０１０−８０７９６）
【出願日】平成２２年３月３１日（２０１０．３．３１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年１０月２７日（２０１１．１０．２７）
【国際特許分類】
【出願日】平成２２年３月３１日（２０１０．３．３１）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]