半導体装置および回路基板
【課題】補強ランドを有し、かつＢＧＡとして構成可能な半導体装置を提供する。
【解決手段】半導体装置１００は、基板１０１の裏面に回路基板との接続のための複数の電極ランド１０２を備え、基板１０１の裏面の外周部に設けられた補強ランド１０３と、補強ランド１０３上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部１０５とを備え、補強ランド１０３上でオーバーレジスト部１０５に被覆されていない複数の開孔部１０６の各々は、電極ランド１０２の形状および大きさと略等しい。
【解決手段】半導体装置１００は、基板１０１の裏面に回路基板との接続のための複数の電極ランド１０２を備え、基板１０１の裏面の外周部に設けられた補強ランド１０３と、補強ランド１０３上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部１０５とを備え、補強ランド１０３上でオーバーレジスト部１０５に被覆されていない複数の開孔部１０６の各々は、電極ランド１０２の形状および大きさと略等しい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータ、デジタルカメラおよびビデオカメラ等の電子機器に使用される半導体装置および回路基板に関し、より詳細には、回路基板との電気的接続用の電極ランドを有するエリアアレイ型の半導体装置、およびこれを実装するための電極ランドを有する回路基板に関する。
【背景技術】
【０００２】
近年、電子機器の小型化に伴い、マルチチップモジュール等の半導体装置が開発され、回路基板へ実装使用されている。以下、従来の半導体装置について説明する。回路基板については、電極ランドの構成に関して基本的に半導体装置と同等であるため、ここでの説明は省略する。
【０００３】
図６は、従来の半導体装置の構成を示す図である。図６（ａ）は、半導体装置の製造過程において、半導体装置の基板裏面に電極ランドを形成した状態を示す平面図である。図６（ｂ）は、図６（ａ）の状態からさらにソルダレジストを塗布した状態を示す平面図である。図６（ｃ）は、図６（ａ）の状態を示す部分断面図である。図６（ｄ）は、図６（ｂ）の状態を示す部分断面図である。半導体装置５００は、インターポーザ基板５０１（以下、単に基板５０１と記載する）の表面中央部に半導体チップ（図示せず）が固定され、半導体チップからの配線（図示せず）は、裏面の電極ランド５０２（図において右上がりの斜線部）に接続される。基板５０１のうち電極ランド５０２が形成されていない領域には、ソルダレジスト５０４（右下がりの斜線部）が塗布される。
【０００４】
図７は、従来の半導体装置の回路基板への実装状態を示す図である。図７（ａ）は、半導体装置をＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）として構成した場合の回路基板への実装状態を示す部分断面図である。図７（ｂ）は、半導体装置をＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）として構成した場合の回路基板への実装状態を示す部分断面図である。基板５０１の各電極ランド５０２に対して半田ボール５０７が取り付けられたものがＢＧＡである。回路基板６００は、半導体装置５００の基板５０１と同様に、基板６０１に対して電極ランド６０２およびソルダレジスト６０４が形成されている。半田ボール５０７が取り付けられた半導体装置５００が回路基板６００に対してリフロー半田付けされることにより、図７（ａ）に示すような実装状態となる。
【０００５】
一方、図７（ｂ）に示す状態の半導体装置がＬＧＡである。ＬＧＡは、半導体装置５００裏面の電極ランド５０２にクリーム半田５０８を塗布した後、回路基板６００に対してリフロー半田付けされ、図７（ｂ）に示すような実装状態となる。
【０００６】
このような従来の半導体装置において、半導体装置の四隅に応力が加わることにより断線が発生するという課題があった。この課題を解決するため、他の従来の半導体装置として、電極ランドの最外周近傍に、円形、矩形、鈎形等の形状をなし、かつ電極ランド１ケの面積の３倍以上の面積を持つ補強ランドを設けた構成が提案されている（例えば、特許文献１参照。）。
【０００７】
図８は、そのような他の従来の半導体装置の構成を示す図である。図８（ａ）は、他の従来の半導体装置の平面図である。図８（ｂ）は、図８（ａ）に示す半導体装置をＬＧＡとして回路基板に実装した状態を示す部分断面図である。半導体装置５００ａの基板５０１には、その裏面の四隅に補強ランド５０３が形成されている。裏面の他の部分には通常の電極ランド５０２が形成されている。裏面のうち補強ランド５０３および電極ランド５０２が形成されない部分にはソルダレジスト５０４が塗布されている。一方、半導体装置５００ａが実装される回路基板６００ａにも、同様に補強ランド６０３、電極ランド６０２およびソルダレジスト６０４が形成されている。そして半導体装置５００ａ裏面の補強ランド５０３および電極ランド５０２にクリーム半田５０８を塗布した後、回路基板６００ａに対してリフロー半田付けされ、図８（ｂ）に示すような実装状態となる。他の従来の半導体装置によれば、補強ランドを設けることにより、補強ランド５０３および基板５０１の間の接続強度が向上する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平８−１３９２３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら図８に示すような従来の補強ランドを有する半導体装置は、ＬＧＡとしては実装可能なものの、ＢＧＡとして実装することが困難であるという課題があった。以下、その理由について説明する。
【００１０】
補強ランドは、その面積が電極ランドに対して大きい。したがって、裏面の各ランドに半田ボールを搭載する際に、補強ランドには、半田付けに必要な半田の量を確保するため、通常の電極ランドに搭載する半田ボールよりも直径が大きい半田ボールを搭載する必要がある。しかしながら、電極ランドに搭載する半田ボールと補強ランドに搭載する半田ボールの直径が異なると、リフロー半田付けによる安定した半田付けが困難となってしまう。すなわち、半導体装置を基板に実装する際、補強ランドに搭載する大径の半田ボールによって実装高さが高く制限されてしまい半田溶融時の部品ズレが大きくなる上、電極ランドに搭載する小径の半田ボールは基板に印刷したクリーム半田と接することができない。このため、半導体装置が基板に対してセルフアライメントし難い為、半田ショートし易くなり、その結果安定した半田付けが困難となる。
【００１１】
本発明は、上記従来の課題を解決するもので、補強ランドを有し、かつＢＧＡとして構成可能な半導体装置および、補強ランドを有し、ＢＧＡを実装可能な回路基板を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的は、以下の構成により達成される。
半導体装置は、
基板の裏面に回路基板との接続のための複数の電極ランドを備え、
基板の裏面の外周部に設けられた補強ランドと、
補強ランド上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部とを備え、
補強ランド上でオーバーレジスト部に被覆されていない複数の開孔部の各々は、電極ランドの形状および大きさと略等しい。
【００１３】
また上記目的は、以下の構成により達成される。
回路基板は、
半導体装置を実装するための領域を備えた基板と、
基板の表面に形成された半導体装置との接続のための複数の電極ランドと、
前記領域の外周部に設けられた補強ランドと、
補強ランド上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部とを備え、
補強ランド上でオーバーレジスト部に被覆されていない複数の開孔部は、電極ランドの形状および大きさと略等しい。
【発明の効果】
【００１４】
本発明によれば、半導体装置の四隅に補強ランドを設けることにより補強ランドおよび基板の間の接続強度を向上させ、かつ、従来のＢＧＡのための実装装置にて実装が可能な半導体装置および回路基板を提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１における半導体装置の構成を示す図
【図２】補強ランドを備えた半導体装置の回路基板への実装状態を示す図
【図３】半導体装置の、補強ランドを備えた回路基板への実装状態を示す図
【図４】補強ランドを備えた半導体装置の、補強ランドを備えた回路基板への実装状態を示す図
【図５】他の実施形態の半導体装置および回路基板の構成を示す図
【図６】従来の半導体装置の構成を示す図
【図７】従来の半導体装置の回路基板への実装状態を示す図
【図８】他の従来の半導体装置の構成を示す図
【発明を実施するための形態】
【００１６】
以下、本発明の一実施形態における半導体装置について、図面を参照しながら説明する。
【００１７】
１．実施の形態１
１．１．本実施形態の半導体装置の構成
図１は、実施の形態１における半導体装置の構成を示す図である。図１（ａ）は、半導体装置の製造過程において、半導体装置の基板裏面（または底面）に電極ランドおよび補強ランドを形成した状態を示す平面図である。図１（ｂ）は、図１（ａ）の状態からさらにソルダレジストを塗布した状態を示す平面図である。図１（ｃ）は、図１（ｂ）の状態からさらに半田ボールを搭載した状態を示す部分断面図である。
【００１８】
本実施の形態の半導体装置１００は、正方形の形状をしたインターポーザ基板１０１(以下、単に基板１０１と記載する）の表面（または上面）中央部に半導体チップ（図示せず）が固定され、半導体チップからの各配線（図示せず）は、裏面の電極ランド１０２および補強ランド１０３に接続される。基板１０１裏面には、半田付け可能な厚膜導体やメッキ金属からなる電極ランド１０２が正方形の領域内に格子状に配置、形成される。本実施の形態では模式的に、基板上に８×８の格子を想定し、外周部、より具体的には四隅の２×２の領域を除く各格子点上に電極ランド１０２を形成する。また、基板１０１裏面の四隅近傍（上記格子における２×２の領域）には、電極ランド１０２よりも大きな面積となる、同じく半田付け可能な厚膜導体やメッキ金属からなる補強ランド１０３が形成される。なお、図において電極ランド１０２および補強ランド１０３は、いずれも右上がりの斜線部として示される。本実施の形態において、補強ランドの形状および大きさは、格子状に配置された電極ランドの縦２個、横２個分の大きさを包含する形状および大きさとする。言い換えると、四隅の２×２の格子上に電極ランドを４つ配置したと仮定したときに、その４つの電極ランドを包含する形状および大きさとする。
【００１９】
基板１０１のうち電極ランド１０２および補強ランド１０３が形成されていない領域には、ソルダレジスト１０４（右下がりの斜線部）が塗布される。また、ソルダレジストはさらに、補強ランド１０３上の一部を被覆するように塗布され、オーバーレジスト部１０５（右上がりの斜線と右下がりの斜線が重なった部分）を形成する。ここでソルダレジスト１０４は、電極ランド１０２に対して非ソルダ・マスク定義（ＮＳＭＤ：Ｎｏｎ Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）とする。すなわち、ソルダレジスト１０４（ソルダ・マスク）の開孔を、電極ランド１０２の直径よりも大きくする。これにより、電極ランド１０２の表面および側面がすべて半田と接触可能となり、電極ランド１０２と半田ボール（後述）との間の接続強度が向上する。
【００２０】
一方、ソルダレジストは補強ランド１０３に対してはソルダ・マスク定義（ＳＭＤ：Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）とする。すなわち、ソルダレジスト（ソルダ・マスク）は補強ランド１０３に対してオーバーレジストとし、その開孔が、補強ランド１０３の外周部より内側になるようにする。このように補強ランド１０３とソルダレジストがオーバーラップすることにより、補強ランド１０３と基板１０１との間の接続強度が向上する。また、補強ランド１０３上のオーバーレジスト部１０５に被覆されていない開孔部１０６の各々は、電極ランド１０２と同じ形状および大きさ（同じ直径）とする。また、開孔部１０６は、補強ランド１０３上において、格子状に配置された電極ランド１０２と同じピッチとなるような位置に配置される。すなわち、補強ランド１０３の形状および大きさは、電極ランド１０２と同じピッチで開孔部１０６を設けたときに、開孔部１０６を包含できる形状および大きさとなる。補強ランド１０３および開孔部１０６の位置関係をこのようにすることで、開孔部１０６からは補強ランド１０３が露出することになる。その結果、基板１０１の裏面には、電極ランド１０２および開孔部１０６（補強ランド１０３のうちの露出部分）が格子状に配置されることになる。
【００２１】
電極ランド１０２および開孔部１０６の各々に対して同じ直径の半田ボール１０７を搭載すると、図１（ｃ）に示すような状態となる。電極ランド１０２よりも大きな面積を持つ補強ランド１０３に対し、その露出部分が電極ランド１０２と同等の面積やピッチとなるようにオーバーレジスト部１０５の開孔部１０６を設けることにより、半田ボール１０７は電極ランド１０２、開孔部１０６の区別なく格子状に搭載され、かつ各半田ボール１０７の基板１０１に対する高さは略等しくなる。すなわち、本実施の形態の半導体装置は、半田ボール１０７の搭載状態が従来のＢＧＡと同等になる。
【００２２】
１．２．半導体装置の回路基板への実装
図２は、本実施の形態の半導体装置１００の、回路基板６００への実装状態を示す図である。この回路基板６００は、従来の回路基板と同等の構成である。すなわち、基板６０１には、電極ランド６０２およびソルダレジスト６０４が形成されている。ソルダレジスト６０４は、電極ランド６０２に対してＮＳＭＤとする。また、電極ランド６０２のピッチは、半導体装置１００のそれと同じである。半導体装置１００において、電極ランド１０２に搭載された半田ボール１０７、および、補強ランド１０３の開孔部１０６に搭載された半田ボール１０７は、共に回路基板６００の電極ランド６０２に対してリフロー半田付けされる。半田付け後も、電極ランド１０２および補強ランド１０３の開孔部１０６に搭載された半田ボールは互いに合体することなく、各々独立して半導体装置１００および回路基板６００の間を半田接続し、導通させる。
【００２３】
このように、本実施の形態の半導体装置１００は、基板１０１の四隅に補強ランドを設け、その上に電極ランド１０２の形状やピッチと同等となるようにオーバーレジストの開孔部１０６を形成することにより、半田ボール１０７の搭載状態が従来のＢＧＡと同等となるため、従来のＢＧＡを実装するためのものと同じ構成の回路基板に対し、従来と同じ実装装置を使用してリフロー半田付けにより実装することが可能となる。
【００２４】
２．実施の形態２
本実施の形態の回路基板の構成は、基本的に実施の形態１の半導体装置の構成を回路基板側に適用したものである。したがって、以下では本実施の形態の回路基板の概要について説明し、詳細な説明は省略する。
【００２５】
２．１．本実施の形態の回路基板の構成
図３は、本実施の形態の、補強ランドを備えた回路基板へ半導体装置を実装した状態を示す部分断面図である。本実施の形態の回路基板２００においては、基板２０１の表面のうち、半導体装置を実装する領域に、半田付け可能な厚膜導体やメッキ金属からなる電極ランド２０２が格子状に配置、形成される。本実施の形態の回路基板２００では、８×８の格子状に半田ボールが配置された半導体装置を実装することを想定する。そして基板２０１の表面の、半導体装置を実装する領域のうち外周部、より具体的には四隅の２×２の領域を除く各格子点上に電極ランド２０２を形成する。また、基板２０１表面の四隅近傍（上記格子における２×２の領域）には、電極ランド２０２よりも大きな面積となる、同じく半田付け可能な厚膜導体やメッキ金属からなる補強ランド２０３が形成される。本実施の形態において、補強ランドの形状および大きさは、格子状に配置された電極ランドの縦２個、横２個分の大きさを包含する形状および大きさとする。
【００２６】
基板２０１のうち電極ランド２０２および補強ランド２０３が形成されていない領域には、ソルダレジスト２０４が塗布される。また、ソルダレジストはさらに、補強ランド２０３上の一部を被覆するように塗布され、オーバーレジスト部２０５を形成する。ここでソルダレジスト２０４は、電極ランド２０２に対してＮＳＭＤとする。一方、ソルダレジストは補強ランド２０３に対してはＳＭＤとする。また、補強ランド２０３上のオーバーレジスト部２０５に被覆されていない開孔部２０６は、電極ランド２０２と同じ形状および大きさ（同じ直径）とする。また、開孔部２０６は、補強ランド２０３上において、格子状に配置された電極ランド２０２と同じピッチとなるような位置に配置される。すなわち、補強ランド２０３の形状および大きさは、電極ランド２０２と同じピッチで開孔部２０６を設けたときに、開孔部２０６を包含できる形状および大きさとなる。補強ランド２０３および開孔部２０６の位置関係をこのようにすることで、開孔部２０６からは補強ランド２０３が露出することになる。その結果、基板２０１の裏面には、電極ランド２０２および開孔部２０６（補強ランド２０３のうちの露出部分）が格子状に配置されることになる。
【００２７】
２．２．半導体装置の、本実施形態の回路基板への実装
図３における半導体装置５００は、従来の半導体装置と同等の構成である。すなわち、基板５０１に電極ランド５０２およびソルダレジスト５０４が設けられ、各電極ランド５０２に対して半田ボール５０７が取り付けられたＢＧＡである。半田ボール５０７が取り付けられた半導体装置５００が回路基板２００に対してリフロー半田付けされることにより、図３に示すような実装状態となる。
【００２８】
このように、本実施の形態の回路基板２００は、基板２０１のうち、半導体装置５００を実装する領域の四隅に補強ランドを設け、その上に電極ランド２０２の形状やピッチと同等となるようにオーバーレジストの開孔部２０６を形成することにより、半導体装置側に搭載された半田ボール５０７の各々が回路基板２００の電極ランド２０２および開孔部２０６と当接し、従来のＢＧＡを従来の回路基板に実装するのと同様に、従来と同じ実装装置を使用してリフロー半田付けにより実装することが可能となる。
【００２９】
３．他の実施形態
図４は、補強ランドを備えた半導体装置の、補強ランドを備えた回路基板への実装状態を示す図である。これはすなわち、実施の形態１の半導体装置を、実施の形態２の回路基板に対して実装した状態である。このように、半導体装置および回路基板の両方に本発明を適用して実装することも可能である。
【００３０】
図５は、他の実施形態の半導体装置および回路基板の構成を示す図である。実施の形態１および実施の形態２においては、補強ランドは２×２個分の電極ランドに相当する大きさであるものとして説明したが、本発明はこれに限定されず、補強ランドが電極ランド２個分以上の大きさに相当するものに対して適用可能である。例えば図５（ａ）に示すように、補強ランドが電極ランド２個分に相当する大きさであってもよい。また、図５（ｂ）に示すように、補強ランドを、電極ランド３個分がＬ字形に並んだものに相当する形状、大きさに構成してもよい。また、これらの構成を半導体装置および回路基板のうちいずれに適用してもよい。また、半導体装置と、これを実装する回路基板との間で補強ランドの形状が互いに異なっていてもよい。
【００３１】
また、上記実施の形態においては、半導体装置内の半導体チップからの配線は、基板１０１裏面の電極ランド１０２および補強ランド１０３に接続されるものとしたが、必ずしも一対一に対応する必要はない。例えば、補強ランドについては半導体チップからの配線を行わないようにしてもよい。また、半導体チップからの同一の信号（例えばＧＮＤ）を４隅の補強ランドのうち複数に接続してもよい。
【００３２】
また、上記実施の形態においては、半導体装置の基板１０１の形状は正方形であり、電極ランド１０２および補強ランド１０３も、基板１０１上において正方形の領域内に配置されるものとしたが、本発明はこれには限定されない。例えば、基板１０１および各ランドの配置される領域の形状を矩形、円形、その他の多角形形状としてもよい。また、基板１０１の形状と、各ランドの配置される領域を異なる形状としてもよい。例えば、基板１０１の形状を円形とし、各ランドの配置される領域をそれに内包される正方形としてもよい。各ランドの配置される領域が正方形または矩形以外の形状の場合、複数の補強ランドはその領域の外周部に等間隔で配置するようにすればよい。また、多角形形状である場合には、その各頂点の一部またはすべてに補強ランドを配置するようにすればよい。
【００３３】
また、上記実施の形態においては、半導体装置および回路基板としてその構成を説明したが、例えばパッケージ・オン・パッケージ（ＰｏＰ：Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）におけるインターポーザ基板間の接続部分に使用することも可能である。
【００３４】
４．まとめ
上記実施形態において特徴的な部分を以下に列記する。なお、上記実施形態に含まれる発明は以下に限定されるものではない。
【００３５】
（１）
半導体装置１００は、
基板１０１の裏面に回路基板との接続のための複数の電極ランド１０２を備え、
基板１０１の裏面の外周部に設けられた補強ランド１０３と、
補強ランド１０３上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部１０５とを備え、
補強ランド１０３上でオーバーレジスト部１０５に被覆されていない複数の開孔部１０６の各々は、電極ランド１０２の形状および大きさと略等しい。
【００３６】
（２）
（１）に記載の半導体装置１００において、
電極ランド１０２および補強ランド１０３上の開孔部１０６が、基板１０１上に格子状に配置されている。
【００３７】
（３）
（２）に記載の半導体装置１００において、
半導体装置１００は、
電極ランド１０２および補強ランド１０３上の開孔部１０６の各々に半田ボール１０７を備える。
【００３８】
（４）
回路基板２００は、
半導体装置を実装するための領域を備えた基板２０１と、
基板２０１の表面に形成された半導体装置との接続のための複数の電極ランド２０２と、
前記領域の外周部に設けられた補強ランド２０３と、
補強ランド２０３上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部２０５とを備え、
補強ランド２０３上でオーバーレジスト部２０５に被覆されていない複数の開孔部２０６は、電極ランド２０２の形状および大きさと略等しい。
【００３９】
（５）
（４）に記載の回路基板２００において、
電極ランド２０２および補強ランド２０３上の開孔部２０６が、基板２０１上に格子状に配置されている。
【産業上の利用可能性】
【００４０】
本発明によれば、半導体装置の四隅に補強ランドを設けることにより補強ランドおよび基板の間の接続強度を向上させ、かつ、従来のＢＧＡのための実装装置にて実装が可能な半導体装置および回路基板を提供することができるため、デジタルカメラ、ビデオレコーダ、テレビ、車載機器、携帯電話、パーソナルコンピュータ等の電子機器にも適用可能である。
【符号の説明】
【００４１】
１００ 半導体装置
１０１ 基板
１０２ 電極ランド
１０３ 補強ランド
１０４ ソルダレジスト
１０５ オーバーレジスト部
１０６ 開孔部
１０７ 半田ボール
２００ 回路基板
２０１ 基板
２０２ 電極ランド
２０３ 補強ランド
２０４ ソルダレジスト
２０５ オーバーレジスト部
２０６ 開孔部
５００ 半導体装置
５０１ 基板
５０２ 電極ランド
５０３ 補強ランド
５０４ ソルダレジスト
５０７ 半田ボール
５０８ クリーム半田
６００ 回路基板
６０１ 基板
６０２ 電極ランド
６０３ 補強ランド
６０４ ソルダレジスト
【技術分野】
【０００１】
本発明は、コンピュータ、デジタルカメラおよびビデオカメラ等の電子機器に使用される半導体装置および回路基板に関し、より詳細には、回路基板との電気的接続用の電極ランドを有するエリアアレイ型の半導体装置、およびこれを実装するための電極ランドを有する回路基板に関する。
【背景技術】
【０００２】
近年、電子機器の小型化に伴い、マルチチップモジュール等の半導体装置が開発され、回路基板へ実装使用されている。以下、従来の半導体装置について説明する。回路基板については、電極ランドの構成に関して基本的に半導体装置と同等であるため、ここでの説明は省略する。
【０００３】
図６は、従来の半導体装置の構成を示す図である。図６（ａ）は、半導体装置の製造過程において、半導体装置の基板裏面に電極ランドを形成した状態を示す平面図である。図６（ｂ）は、図６（ａ）の状態からさらにソルダレジストを塗布した状態を示す平面図である。図６（ｃ）は、図６（ａ）の状態を示す部分断面図である。図６（ｄ）は、図６（ｂ）の状態を示す部分断面図である。半導体装置５００は、インターポーザ基板５０１（以下、単に基板５０１と記載する）の表面中央部に半導体チップ（図示せず）が固定され、半導体チップからの配線（図示せず）は、裏面の電極ランド５０２（図において右上がりの斜線部）に接続される。基板５０１のうち電極ランド５０２が形成されていない領域には、ソルダレジスト５０４（右下がりの斜線部）が塗布される。
【０００４】
図７は、従来の半導体装置の回路基板への実装状態を示す図である。図７（ａ）は、半導体装置をＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）として構成した場合の回路基板への実装状態を示す部分断面図である。図７（ｂ）は、半導体装置をＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）として構成した場合の回路基板への実装状態を示す部分断面図である。基板５０１の各電極ランド５０２に対して半田ボール５０７が取り付けられたものがＢＧＡである。回路基板６００は、半導体装置５００の基板５０１と同様に、基板６０１に対して電極ランド６０２およびソルダレジスト６０４が形成されている。半田ボール５０７が取り付けられた半導体装置５００が回路基板６００に対してリフロー半田付けされることにより、図７（ａ）に示すような実装状態となる。
【０００５】
一方、図７（ｂ）に示す状態の半導体装置がＬＧＡである。ＬＧＡは、半導体装置５００裏面の電極ランド５０２にクリーム半田５０８を塗布した後、回路基板６００に対してリフロー半田付けされ、図７（ｂ）に示すような実装状態となる。
【０００６】
このような従来の半導体装置において、半導体装置の四隅に応力が加わることにより断線が発生するという課題があった。この課題を解決するため、他の従来の半導体装置として、電極ランドの最外周近傍に、円形、矩形、鈎形等の形状をなし、かつ電極ランド１ケの面積の３倍以上の面積を持つ補強ランドを設けた構成が提案されている（例えば、特許文献１参照。）。
【０００７】
図８は、そのような他の従来の半導体装置の構成を示す図である。図８（ａ）は、他の従来の半導体装置の平面図である。図８（ｂ）は、図８（ａ）に示す半導体装置をＬＧＡとして回路基板に実装した状態を示す部分断面図である。半導体装置５００ａの基板５０１には、その裏面の四隅に補強ランド５０３が形成されている。裏面の他の部分には通常の電極ランド５０２が形成されている。裏面のうち補強ランド５０３および電極ランド５０２が形成されない部分にはソルダレジスト５０４が塗布されている。一方、半導体装置５００ａが実装される回路基板６００ａにも、同様に補強ランド６０３、電極ランド６０２およびソルダレジスト６０４が形成されている。そして半導体装置５００ａ裏面の補強ランド５０３および電極ランド５０２にクリーム半田５０８を塗布した後、回路基板６００ａに対してリフロー半田付けされ、図８（ｂ）に示すような実装状態となる。他の従来の半導体装置によれば、補強ランドを設けることにより、補強ランド５０３および基板５０１の間の接続強度が向上する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平８−１３９２３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら図８に示すような従来の補強ランドを有する半導体装置は、ＬＧＡとしては実装可能なものの、ＢＧＡとして実装することが困難であるという課題があった。以下、その理由について説明する。
【００１０】
補強ランドは、その面積が電極ランドに対して大きい。したがって、裏面の各ランドに半田ボールを搭載する際に、補強ランドには、半田付けに必要な半田の量を確保するため、通常の電極ランドに搭載する半田ボールよりも直径が大きい半田ボールを搭載する必要がある。しかしながら、電極ランドに搭載する半田ボールと補強ランドに搭載する半田ボールの直径が異なると、リフロー半田付けによる安定した半田付けが困難となってしまう。すなわち、半導体装置を基板に実装する際、補強ランドに搭載する大径の半田ボールによって実装高さが高く制限されてしまい半田溶融時の部品ズレが大きくなる上、電極ランドに搭載する小径の半田ボールは基板に印刷したクリーム半田と接することができない。このため、半導体装置が基板に対してセルフアライメントし難い為、半田ショートし易くなり、その結果安定した半田付けが困難となる。
【００１１】
本発明は、上記従来の課題を解決するもので、補強ランドを有し、かつＢＧＡとして構成可能な半導体装置および、補強ランドを有し、ＢＧＡを実装可能な回路基板を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的は、以下の構成により達成される。
半導体装置は、
基板の裏面に回路基板との接続のための複数の電極ランドを備え、
基板の裏面の外周部に設けられた補強ランドと、
補強ランド上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部とを備え、
補強ランド上でオーバーレジスト部に被覆されていない複数の開孔部の各々は、電極ランドの形状および大きさと略等しい。
【００１３】
また上記目的は、以下の構成により達成される。
回路基板は、
半導体装置を実装するための領域を備えた基板と、
基板の表面に形成された半導体装置との接続のための複数の電極ランドと、
前記領域の外周部に設けられた補強ランドと、
補強ランド上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部とを備え、
補強ランド上でオーバーレジスト部に被覆されていない複数の開孔部は、電極ランドの形状および大きさと略等しい。
【発明の効果】
【００１４】
本発明によれば、半導体装置の四隅に補強ランドを設けることにより補強ランドおよび基板の間の接続強度を向上させ、かつ、従来のＢＧＡのための実装装置にて実装が可能な半導体装置および回路基板を提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１における半導体装置の構成を示す図
【図２】補強ランドを備えた半導体装置の回路基板への実装状態を示す図
【図３】半導体装置の、補強ランドを備えた回路基板への実装状態を示す図
【図４】補強ランドを備えた半導体装置の、補強ランドを備えた回路基板への実装状態を示す図
【図５】他の実施形態の半導体装置および回路基板の構成を示す図
【図６】従来の半導体装置の構成を示す図
【図７】従来の半導体装置の回路基板への実装状態を示す図
【図８】他の従来の半導体装置の構成を示す図
【発明を実施するための形態】
【００１６】
以下、本発明の一実施形態における半導体装置について、図面を参照しながら説明する。
【００１７】
１．実施の形態１
１．１．本実施形態の半導体装置の構成
図１は、実施の形態１における半導体装置の構成を示す図である。図１（ａ）は、半導体装置の製造過程において、半導体装置の基板裏面（または底面）に電極ランドおよび補強ランドを形成した状態を示す平面図である。図１（ｂ）は、図１（ａ）の状態からさらにソルダレジストを塗布した状態を示す平面図である。図１（ｃ）は、図１（ｂ）の状態からさらに半田ボールを搭載した状態を示す部分断面図である。
【００１８】
本実施の形態の半導体装置１００は、正方形の形状をしたインターポーザ基板１０１(以下、単に基板１０１と記載する）の表面（または上面）中央部に半導体チップ（図示せず）が固定され、半導体チップからの各配線（図示せず）は、裏面の電極ランド１０２および補強ランド１０３に接続される。基板１０１裏面には、半田付け可能な厚膜導体やメッキ金属からなる電極ランド１０２が正方形の領域内に格子状に配置、形成される。本実施の形態では模式的に、基板上に８×８の格子を想定し、外周部、より具体的には四隅の２×２の領域を除く各格子点上に電極ランド１０２を形成する。また、基板１０１裏面の四隅近傍（上記格子における２×２の領域）には、電極ランド１０２よりも大きな面積となる、同じく半田付け可能な厚膜導体やメッキ金属からなる補強ランド１０３が形成される。なお、図において電極ランド１０２および補強ランド１０３は、いずれも右上がりの斜線部として示される。本実施の形態において、補強ランドの形状および大きさは、格子状に配置された電極ランドの縦２個、横２個分の大きさを包含する形状および大きさとする。言い換えると、四隅の２×２の格子上に電極ランドを４つ配置したと仮定したときに、その４つの電極ランドを包含する形状および大きさとする。
【００１９】
基板１０１のうち電極ランド１０２および補強ランド１０３が形成されていない領域には、ソルダレジスト１０４（右下がりの斜線部）が塗布される。また、ソルダレジストはさらに、補強ランド１０３上の一部を被覆するように塗布され、オーバーレジスト部１０５（右上がりの斜線と右下がりの斜線が重なった部分）を形成する。ここでソルダレジスト１０４は、電極ランド１０２に対して非ソルダ・マスク定義（ＮＳＭＤ：Ｎｏｎ Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）とする。すなわち、ソルダレジスト１０４（ソルダ・マスク）の開孔を、電極ランド１０２の直径よりも大きくする。これにより、電極ランド１０２の表面および側面がすべて半田と接触可能となり、電極ランド１０２と半田ボール（後述）との間の接続強度が向上する。
【００２０】
一方、ソルダレジストは補強ランド１０３に対してはソルダ・マスク定義（ＳＭＤ：Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）とする。すなわち、ソルダレジスト（ソルダ・マスク）は補強ランド１０３に対してオーバーレジストとし、その開孔が、補強ランド１０３の外周部より内側になるようにする。このように補強ランド１０３とソルダレジストがオーバーラップすることにより、補強ランド１０３と基板１０１との間の接続強度が向上する。また、補強ランド１０３上のオーバーレジスト部１０５に被覆されていない開孔部１０６の各々は、電極ランド１０２と同じ形状および大きさ（同じ直径）とする。また、開孔部１０６は、補強ランド１０３上において、格子状に配置された電極ランド１０２と同じピッチとなるような位置に配置される。すなわち、補強ランド１０３の形状および大きさは、電極ランド１０２と同じピッチで開孔部１０６を設けたときに、開孔部１０６を包含できる形状および大きさとなる。補強ランド１０３および開孔部１０６の位置関係をこのようにすることで、開孔部１０６からは補強ランド１０３が露出することになる。その結果、基板１０１の裏面には、電極ランド１０２および開孔部１０６（補強ランド１０３のうちの露出部分）が格子状に配置されることになる。
【００２１】
電極ランド１０２および開孔部１０６の各々に対して同じ直径の半田ボール１０７を搭載すると、図１（ｃ）に示すような状態となる。電極ランド１０２よりも大きな面積を持つ補強ランド１０３に対し、その露出部分が電極ランド１０２と同等の面積やピッチとなるようにオーバーレジスト部１０５の開孔部１０６を設けることにより、半田ボール１０７は電極ランド１０２、開孔部１０６の区別なく格子状に搭載され、かつ各半田ボール１０７の基板１０１に対する高さは略等しくなる。すなわち、本実施の形態の半導体装置は、半田ボール１０７の搭載状態が従来のＢＧＡと同等になる。
【００２２】
１．２．半導体装置の回路基板への実装
図２は、本実施の形態の半導体装置１００の、回路基板６００への実装状態を示す図である。この回路基板６００は、従来の回路基板と同等の構成である。すなわち、基板６０１には、電極ランド６０２およびソルダレジスト６０４が形成されている。ソルダレジスト６０４は、電極ランド６０２に対してＮＳＭＤとする。また、電極ランド６０２のピッチは、半導体装置１００のそれと同じである。半導体装置１００において、電極ランド１０２に搭載された半田ボール１０７、および、補強ランド１０３の開孔部１０６に搭載された半田ボール１０７は、共に回路基板６００の電極ランド６０２に対してリフロー半田付けされる。半田付け後も、電極ランド１０２および補強ランド１０３の開孔部１０６に搭載された半田ボールは互いに合体することなく、各々独立して半導体装置１００および回路基板６００の間を半田接続し、導通させる。
【００２３】
このように、本実施の形態の半導体装置１００は、基板１０１の四隅に補強ランドを設け、その上に電極ランド１０２の形状やピッチと同等となるようにオーバーレジストの開孔部１０６を形成することにより、半田ボール１０７の搭載状態が従来のＢＧＡと同等となるため、従来のＢＧＡを実装するためのものと同じ構成の回路基板に対し、従来と同じ実装装置を使用してリフロー半田付けにより実装することが可能となる。
【００２４】
２．実施の形態２
本実施の形態の回路基板の構成は、基本的に実施の形態１の半導体装置の構成を回路基板側に適用したものである。したがって、以下では本実施の形態の回路基板の概要について説明し、詳細な説明は省略する。
【００２５】
２．１．本実施の形態の回路基板の構成
図３は、本実施の形態の、補強ランドを備えた回路基板へ半導体装置を実装した状態を示す部分断面図である。本実施の形態の回路基板２００においては、基板２０１の表面のうち、半導体装置を実装する領域に、半田付け可能な厚膜導体やメッキ金属からなる電極ランド２０２が格子状に配置、形成される。本実施の形態の回路基板２００では、８×８の格子状に半田ボールが配置された半導体装置を実装することを想定する。そして基板２０１の表面の、半導体装置を実装する領域のうち外周部、より具体的には四隅の２×２の領域を除く各格子点上に電極ランド２０２を形成する。また、基板２０１表面の四隅近傍（上記格子における２×２の領域）には、電極ランド２０２よりも大きな面積となる、同じく半田付け可能な厚膜導体やメッキ金属からなる補強ランド２０３が形成される。本実施の形態において、補強ランドの形状および大きさは、格子状に配置された電極ランドの縦２個、横２個分の大きさを包含する形状および大きさとする。
【００２６】
基板２０１のうち電極ランド２０２および補強ランド２０３が形成されていない領域には、ソルダレジスト２０４が塗布される。また、ソルダレジストはさらに、補強ランド２０３上の一部を被覆するように塗布され、オーバーレジスト部２０５を形成する。ここでソルダレジスト２０４は、電極ランド２０２に対してＮＳＭＤとする。一方、ソルダレジストは補強ランド２０３に対してはＳＭＤとする。また、補強ランド２０３上のオーバーレジスト部２０５に被覆されていない開孔部２０６は、電極ランド２０２と同じ形状および大きさ（同じ直径）とする。また、開孔部２０６は、補強ランド２０３上において、格子状に配置された電極ランド２０２と同じピッチとなるような位置に配置される。すなわち、補強ランド２０３の形状および大きさは、電極ランド２０２と同じピッチで開孔部２０６を設けたときに、開孔部２０６を包含できる形状および大きさとなる。補強ランド２０３および開孔部２０６の位置関係をこのようにすることで、開孔部２０６からは補強ランド２０３が露出することになる。その結果、基板２０１の裏面には、電極ランド２０２および開孔部２０６（補強ランド２０３のうちの露出部分）が格子状に配置されることになる。
【００２７】
２．２．半導体装置の、本実施形態の回路基板への実装
図３における半導体装置５００は、従来の半導体装置と同等の構成である。すなわち、基板５０１に電極ランド５０２およびソルダレジスト５０４が設けられ、各電極ランド５０２に対して半田ボール５０７が取り付けられたＢＧＡである。半田ボール５０７が取り付けられた半導体装置５００が回路基板２００に対してリフロー半田付けされることにより、図３に示すような実装状態となる。
【００２８】
このように、本実施の形態の回路基板２００は、基板２０１のうち、半導体装置５００を実装する領域の四隅に補強ランドを設け、その上に電極ランド２０２の形状やピッチと同等となるようにオーバーレジストの開孔部２０６を形成することにより、半導体装置側に搭載された半田ボール５０７の各々が回路基板２００の電極ランド２０２および開孔部２０６と当接し、従来のＢＧＡを従来の回路基板に実装するのと同様に、従来と同じ実装装置を使用してリフロー半田付けにより実装することが可能となる。
【００２９】
３．他の実施形態
図４は、補強ランドを備えた半導体装置の、補強ランドを備えた回路基板への実装状態を示す図である。これはすなわち、実施の形態１の半導体装置を、実施の形態２の回路基板に対して実装した状態である。このように、半導体装置および回路基板の両方に本発明を適用して実装することも可能である。
【００３０】
図５は、他の実施形態の半導体装置および回路基板の構成を示す図である。実施の形態１および実施の形態２においては、補強ランドは２×２個分の電極ランドに相当する大きさであるものとして説明したが、本発明はこれに限定されず、補強ランドが電極ランド２個分以上の大きさに相当するものに対して適用可能である。例えば図５（ａ）に示すように、補強ランドが電極ランド２個分に相当する大きさであってもよい。また、図５（ｂ）に示すように、補強ランドを、電極ランド３個分がＬ字形に並んだものに相当する形状、大きさに構成してもよい。また、これらの構成を半導体装置および回路基板のうちいずれに適用してもよい。また、半導体装置と、これを実装する回路基板との間で補強ランドの形状が互いに異なっていてもよい。
【００３１】
また、上記実施の形態においては、半導体装置内の半導体チップからの配線は、基板１０１裏面の電極ランド１０２および補強ランド１０３に接続されるものとしたが、必ずしも一対一に対応する必要はない。例えば、補強ランドについては半導体チップからの配線を行わないようにしてもよい。また、半導体チップからの同一の信号（例えばＧＮＤ）を４隅の補強ランドのうち複数に接続してもよい。
【００３２】
また、上記実施の形態においては、半導体装置の基板１０１の形状は正方形であり、電極ランド１０２および補強ランド１０３も、基板１０１上において正方形の領域内に配置されるものとしたが、本発明はこれには限定されない。例えば、基板１０１および各ランドの配置される領域の形状を矩形、円形、その他の多角形形状としてもよい。また、基板１０１の形状と、各ランドの配置される領域を異なる形状としてもよい。例えば、基板１０１の形状を円形とし、各ランドの配置される領域をそれに内包される正方形としてもよい。各ランドの配置される領域が正方形または矩形以外の形状の場合、複数の補強ランドはその領域の外周部に等間隔で配置するようにすればよい。また、多角形形状である場合には、その各頂点の一部またはすべてに補強ランドを配置するようにすればよい。
【００３３】
また、上記実施の形態においては、半導体装置および回路基板としてその構成を説明したが、例えばパッケージ・オン・パッケージ（ＰｏＰ：Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）におけるインターポーザ基板間の接続部分に使用することも可能である。
【００３４】
４．まとめ
上記実施形態において特徴的な部分を以下に列記する。なお、上記実施形態に含まれる発明は以下に限定されるものではない。
【００３５】
（１）
半導体装置１００は、
基板１０１の裏面に回路基板との接続のための複数の電極ランド１０２を備え、
基板１０１の裏面の外周部に設けられた補強ランド１０３と、
補強ランド１０３上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部１０５とを備え、
補強ランド１０３上でオーバーレジスト部１０５に被覆されていない複数の開孔部１０６の各々は、電極ランド１０２の形状および大きさと略等しい。
【００３６】
（２）
（１）に記載の半導体装置１００において、
電極ランド１０２および補強ランド１０３上の開孔部１０６が、基板１０１上に格子状に配置されている。
【００３７】
（３）
（２）に記載の半導体装置１００において、
半導体装置１００は、
電極ランド１０２および補強ランド１０３上の開孔部１０６の各々に半田ボール１０７を備える。
【００３８】
（４）
回路基板２００は、
半導体装置を実装するための領域を備えた基板２０１と、
基板２０１の表面に形成された半導体装置との接続のための複数の電極ランド２０２と、
前記領域の外周部に設けられた補強ランド２０３と、
補強ランド２０３上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部２０５とを備え、
補強ランド２０３上でオーバーレジスト部２０５に被覆されていない複数の開孔部２０６は、電極ランド２０２の形状および大きさと略等しい。
【００３９】
（５）
（４）に記載の回路基板２００において、
電極ランド２０２および補強ランド２０３上の開孔部２０６が、基板２０１上に格子状に配置されている。
【産業上の利用可能性】
【００４０】
本発明によれば、半導体装置の四隅に補強ランドを設けることにより補強ランドおよび基板の間の接続強度を向上させ、かつ、従来のＢＧＡのための実装装置にて実装が可能な半導体装置および回路基板を提供することができるため、デジタルカメラ、ビデオレコーダ、テレビ、車載機器、携帯電話、パーソナルコンピュータ等の電子機器にも適用可能である。
【符号の説明】
【００４１】
１００ 半導体装置
１０１ 基板
１０２ 電極ランド
１０３ 補強ランド
１０４ ソルダレジスト
１０５ オーバーレジスト部
１０６ 開孔部
１０７ 半田ボール
２００ 回路基板
２０１ 基板
２０２ 電極ランド
２０３ 補強ランド
２０４ ソルダレジスト
２０５ オーバーレジスト部
２０６ 開孔部
５００ 半導体装置
５０１ 基板
５０２ 電極ランド
５０３ 補強ランド
５０４ ソルダレジスト
５０７ 半田ボール
５０８ クリーム半田
６００ 回路基板
６０１ 基板
６０２ 電極ランド
６０３ 補強ランド
６０４ ソルダレジスト
【特許請求の範囲】
【請求項１】
基板の裏面に回路基板との接続のための複数の電極ランドを備える半導体装置であって、
前記基板の裏面の外周部に設けられた補強ランドと、
前記補強ランド上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部とを備え、
前記補強ランド上で前記オーバーレジスト部に被覆されていない複数の開孔部は、前記電極ランドの形状および大きさと略等しい、半導体装置。
【請求項２】
前記電極ランドおよび前記補強ランド上の前記開孔部が、前記基板上に格子状に配置されている、請求項１記載の半導体装置。
【請求項３】
前記電極ランドおよび前記補強ランド上の前記開孔部の各々に半田ボールを備えた、請求項２記載の半導体装置。
【請求項４】
半導体装置を実装するための回路基板であって、
前記半導体装置を実装するための領域を備えた基板と、
前記基板の表面に形成された前記半導体装置との接続のための複数の電極ランドと、
前記領域の外周部に設けられた補強ランドと、
前記補強ランド上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部とを備え、
前記補強ランド上で前記オーバーレジスト部に被覆されていない複数の開孔部は、前記電極ランドの形状および大きさと略等しい、回路基板。
【請求項５】
前記電極ランドおよび前記補強ランド上の前記開孔部が、前記基板上に格子状に配置されている、請求項４記載の回路基板。
【請求項１】
基板の裏面に回路基板との接続のための複数の電極ランドを備える半導体装置であって、
前記基板の裏面の外周部に設けられた補強ランドと、
前記補強ランド上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部とを備え、
前記補強ランド上で前記オーバーレジスト部に被覆されていない複数の開孔部は、前記電極ランドの形状および大きさと略等しい、半導体装置。
【請求項２】
前記電極ランドおよび前記補強ランド上の前記開孔部が、前記基板上に格子状に配置されている、請求項１記載の半導体装置。
【請求項３】
前記電極ランドおよび前記補強ランド上の前記開孔部の各々に半田ボールを備えた、請求項２記載の半導体装置。
【請求項４】
半導体装置を実装するための回路基板であって、
前記半導体装置を実装するための領域を備えた基板と、
前記基板の表面に形成された前記半導体装置との接続のための複数の電極ランドと、
前記領域の外周部に設けられた補強ランドと、
前記補強ランド上の一部を被覆するようにソルダレジストが塗布されたオーバーレジスト部とを備え、
前記補強ランド上で前記オーバーレジスト部に被覆されていない複数の開孔部は、前記電極ランドの形状および大きさと略等しい、回路基板。
【請求項５】
前記電極ランドおよび前記補強ランド上の前記開孔部が、前記基板上に格子状に配置されている、請求項４記載の回路基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−９６８１９（Ｐ２０１１−９６８１９Ａ）
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願番号】特願２００９−２４８７１９（Ｐ２００９−２４８７１９）
【出願日】平成２１年１０月２９日（２００９．１０．２９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願日】平成２１年１０月２９日（２００９．１０．２９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]